CN112992857A - 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备 - Google Patents

侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备 Download PDF

Info

Publication number
CN112992857A
CN112992857A CN202110181463.2A CN202110181463A CN112992857A CN 112992857 A CN112992857 A CN 112992857A CN 202110181463 A CN202110181463 A CN 202110181463A CN 112992857 A CN112992857 A CN 112992857A
Authority
CN
China
Prior art keywords
layer
semiconductor device
forming
heat dissipation
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110181463.2A
Other languages
English (en)
Other versions
CN112992857B (zh
Inventor
朱慧珑
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110181463.2A priority Critical patent/CN112992857B/zh
Priority to CN202310993834.6A priority patent/CN116864481A/zh
Publication of CN112992857A publication Critical patent/CN112992857A/zh
Priority to US17/666,790 priority patent/US11929304B2/en
Application granted granted Critical
Publication of CN112992857B publication Critical patent/CN112992857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。根据实施例，半导体装置可以包括：承载衬底，具有彼此相邻的第一区和第二区；第一区上的半导体器件；以及第二区上的互连结构。互连结构可以包括：电隔离层；电隔离层中的导电结构，其中，半导体器件中的至少一部分需要电连接的部件与互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及电隔离层中的散热管道。

Description

侧壁互连结构中带散热管道的半导体装置及其制造方法及电 子设备
技术领域
本公开涉及半导体领域，更具体地，涉及侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。
背景技术
随着半导体器件的不断小型化，越来越难以制造高密度的互连结构，因为在横向上难以缩减尺寸。另外，为增加集成度，可以堆叠多层器件。期望能够以灵活的方式为这种堆叠器件设置互连。
另外，在高密度的器件中，散热成为问题。
发明内容
有鉴于此，本公开的目的至少部分地在于提供一种侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。
根据本公开的一个方面，提供了一种半导体装置，包括：承载衬底，具有彼此相邻的第一区和第二区；第一区上的半导体器件；以及第二区上的互连结构。互连结构可以包括：电隔离层；电隔离层中的导电结构，其中，半导体器件中的至少一部分需要电连接的部件与互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及电隔离层中的散热管道。
根据本公开的另一方面，提供了一种制造半导体装置的方法，包括：在承载衬底上设置器件叠层；在承载衬底上与器件叠层相邻的区域处形成与器件叠层横向邻接的互连结构，互连结构包括电隔离层以及电隔离层中的导电结构，其中，在形成互连结构时控制互连结构中的导电结构的高度，使得器件叠层中的至少一部分需要电连接的部件与互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及在电隔离层中形成散热管道。
根据本公开的另一方面，提供了一种电子设备，包括上述半导体装置。
根据本公开的实施例，对于半导体器件特别是竖直型半导体器件，可以设置与之横向上邻接的侧壁互连结构。这可以减少制造工艺中的光刻步骤并降低制造成本。制造工艺步骤在叠置的(竖直型)半导体器件之间可以共享，从而可以降低制造成本。另外，三维构造使得器件之间的互连可以由更多空间，并因此可以具有低电阻和高带宽。由于侧壁互连结构的存在，半导体装置可以具有引出端子，因此可以将半导体装置的制造与金属化叠层的制造相分离，从而可以得到类似现场可编程门阵列(FPGA)的芯片。在侧壁互连结构中，可以嵌入散热管道，以增强散热性能。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1至37示意性示出了根据本公开实施例的制造半导体装置特别是其中的互连结构的流程中的一些阶段，其中，
图2(a)(其中示出了AA′线、BB′线的位置)、2(b)、3(a)、4(a)、5(a)、12、16(a)(其中示出了CC′线、DD′线的位置)、17(a)是俯视图，
图1、2(c)、5(b)、6至11、13至15是沿AA′线的截面图，
图3(b)、4(b)、5(c)是沿BB′线的截面图，
图16(b)、17(b)、18(a)、19、20(a)、21至27、28(a)、34(b)、36(b)是沿CC′线的截面图，
图16(c)、17(c)、18(b)、20(b)、28(b)、29至33、34(a)、35、36(a)、37是沿DD′线的截面图。
贯穿附图，相同或相似的附图标记表示相同或相似的部件。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
根据本公开的实施例，提供了一种带有侧壁互连结构的半导体装置。在此，所谓“侧壁”互连结构，是指这种互连结构形成在需要互连的器件的侧向(例如，大致平行于衬底表面的方向)，并因此可以通过器件的侧壁与器件(中需要互连的部件，如源/漏层或其中形成的源/漏区、栅电极等)相互连接。由于需要互连的部件在高度和/或方位上的差异，可以在这些部件的侧壁上分别形成与之互连的导电结构。
例如，在平面型器件如平面金属氧化物半导体场效应晶体管(MOSFET)中，栅电极设于有源区之上，因此栅电极和有源区(特别是其中的源/漏区)可处于不同的高度(相对于器件所形成于的衬底)。于是，源/漏区可以与互连结构中第一高度处的导电结构(例如，互连线和/或过孔)相接，且栅电极可以与互连结构中高于第一高度的第二高度处的导电结构相接。另一方面，源/漏区可以处于栅电极的相对两侧(称作“第一侧”和“第二侧”)。于是，源/漏区可以在第一侧和/或第二侧与互连结构中的相应导电结构相接。通常，在器件的第一侧和第二侧，栅电极的侧壁相对于源/漏区的侧壁向内凹进，于是栅电极可以在另外的第三侧和/或第四侧与互连结构中的相应导电结构相接。
类似地，在竖直型器件中，源/漏层或其中形成的源/漏区和栅电极在竖直方向上叠置，且因此也可以处于不同的高度。因此，可以通过互连结构中不同高度处的导电结构，实现与竖直型器件的互连。
例如，竖直型器件可以具有在衬底上竖直(例如，沿大致垂直于衬底表面的方向)设置的有源区，例如包括在竖直方向上叠置的第一源/漏层、沟道层和第二源/漏层。沟道层可以是竖直纳米片或纳米线。在第一源/漏层和第二源/漏层中可以形成源/漏区，且沟道区可以形成在沟道层中。沟道层可以包括单晶半导体材料。当然，源/漏层也可以包括单晶半导体材料。例如，它们都可以通过外延生长来形成。竖直型器件还可以包括设置在沟道层外周的栅电极，栅电极可以围绕沟道层的外周。因此，根据本公开实施例的器件可以是围栅器件。根据本公开的实施例，栅电极可以自对准于沟道层。例如，栅电极的至少靠近沟道层一侧的部分可以与沟道层实质上共面，例如栅电极的所述部分与沟道层的上表面和/或下表面彼此实质上共面。
器件可以彼此叠置从而形成器件叠层，以增加集成密度。可以在衬底上设置多个器件叠层。互连结构可以在这些器件叠层之间形成，从而将这些器件叠层内或之间需要互连的器件彼此电连接。更具体地，在互连结构与需要电连接的部件相邻接之处，互连结构中的导电结构(的侧壁)露出，且所述部件(的侧壁)也露出，从而两者可以彼此接触并因此电连接。互连结构与器件之间可以存在可观察的界面。为实现各个方向上的互连，互连结构可以环绕各器件叠层。当然，部分器件叠层可以仅在需要电连接的侧壁处存在互连结构即可。
为方便布局，器件叠层可以沿第一方向以及与第一方向相交(例如，垂直)的第二方向排列，从而形成阵列。于是，互连结构可以在器件叠层之间沿第一方向和第二方向延伸，并因此可以在第一方向和第二方向上与器件叠层相邻接。
互连结构可以包括设置在电隔离层(例如，电介质层)中的导电结构如互连线和过孔。例如，互连结构可以包括交替设置的互连线层与过孔层。互连线层中设置有互连线以实现同一层内的互连，过孔层中设置有过孔以实现不同层之间的互连。互连线可以包括在相应互连线层内延伸的主体部分以及包围主体部分的阻挡层。
为增强散热性能，可以在电隔离层中形成散热管道。散热管道可以从电隔离层内部延伸到外部，以便将内部的热量耗散到外部。散热管道可以与外部的冷却剂源连通，从而可以引导冷却剂如气体和/或液体流过散热管道，以更高效地散热。散热管道可以呈现各种形状。例如，散热管道可以为两端开口的管道如U形管道，从而便于冷却剂从中流过。
这种半导体装置可以如下制作。例如，可以在承载衬底上设置器件叠层，其中叠置有多个半导体器件层。器件叠层中的器件(中需要电连接的部件)可以在叠层的侧壁处露出。在承载衬底上与器件叠层相邻的区域处，可以形成与器件叠层横向邻接的互连结构，从而与在器件叠层的侧壁处露出的器件(中需要电连接的部件)互连。
互连结构中的导电结构可以分层形成，以便与不同高度处的器件相连。例如，可以在所述区域上形成互连线。可以进一步形成电介质材料以掩埋互连线，并可以在电介质材料中形成过孔。通过多次重复这样的操作，形成包括多层互连线和多层过孔的互连结构。可以通过电介质材料的形成高度，来控制互连线和过孔所在的高度。
在互连结构中可以嵌入散热管道。散热管道可以通过先开孔然后经由孔来挖出。孔可以相对较小，以便于封闭。竖直延伸的管道可以经由孔直接向下刻蚀而形成。由于孔加上竖直延伸管道具有大的深宽比，从而可以将孔封闭。横向延伸的管道可以经由孔来选择性刻蚀孔的下方具有刻蚀选择性的结构(例如，虚设导电结构)来形成。孔可以相对于横向延伸管道形成“瓶颈”，从而也可以将孔封闭。
本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离，导电材料用于形成互连线和过孔)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。
图1至37示意性示出了根据本公开实施例的制造半导体装置特别是其中的互连结构的流程中的一些阶段。
如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。以下以体Si衬底如硅晶片为例进行描述。
在衬底1001上，可以通过例如外延生长，形成用于限定隔离层的牺牲层10031、用于限定下源/漏区的第一源/漏层10051、用于限定沟道部的沟道限定层10071、用于限定上源/漏区的第二源/漏层10091。第一源/漏层10051、沟道限定层10071和第二源/漏层10091随后将限定器件的有源区，可以将它们称作“器件层”，图中标示为L1。
牺牲层10031随后可以被替换为用于将器件与衬底隔离的隔离层，其厚度可以对应于希望形成的隔离层的厚度，例如为约10nm-20nm。根据电路设计，也可以不设置牺牲层10031。第一源/漏层10051和第二源/漏层10091随后可以通过掺杂(或者在生长时原位掺杂)而形成源/漏区，其厚度例如可以为约20nm-50nm。沟道限定层10071可以限定栅长，其厚度可以对应于希望形成的栅长，例如为约15nm-100nm。考虑以下将牺牲层10031替换为隔离层的工艺，在此沟道限定层10071的厚度应大于牺牲层10031的厚度，这将在以下进一步详细说明。
衬底1001上所生长的各层可以是单晶的半导体层，且相邻的层之间可以具有刻蚀选择性。例如，牺牲层10031可以包括SiGe(Ge的原子百分比例如为约10％-30％，优选为15％)，第一源/漏层10051可以包括Si，沟道限定层10071可以包括SiGe(Ge的原子百分比例如为约10％-30％，优选为15％)，第二源/漏层10091可以包括Si。
为增加集成密度，可以设置多个器件层。例如，可以通过外延生长，在器件层L1上依次设置器件层L2和L3，各器件层之间分别通过用于限定隔离层的牺牲层10032、10033间隔开。根据电路设计，某些器件层之间也可以不设置隔离层。类似地，器件层L2可以具有第一源/漏层10052、沟道限定层10072和第二源/漏层10092，器件层L3可以具有第一源/漏层10053、沟道限定层10073和第二源/漏层10093。各器件层中相应的层可以具有相同或相似的厚度和/或材料，也可以具有不同的厚度和/或材料。特别是，不同器件层中沟道限定层的厚度可以不同，从而可以调节所得到的器件的电气特性。在此，仅为方便描述起见，假设各器件层L1、L2和L3具有相同的配置。
在衬底1001上形成的这些层上，可以设置硬掩模层1011，以方便构图。例如，硬掩模层1011可以包括氮化物(例如，氮化硅)，厚度为约50nm-200nm。
接下来，可以在这些器件层中限定有源区。
例如，如图2(a)所示，可以在硬掩模层1011上形成光刻胶1013，并通过光刻将其构图为有源区的形状。在图2(a)的示例中，光刻胶1013被构图为沿x方向和y方向布置的阵列形式，阵列中每一元素呈大致矩形(用以限定单独器件的有源区，将呈柱状)，例如短边沿x方向、长边沿y方向的矩形。当然，本公开不限于此。光刻胶1013可以构图为各种合适的形状。例如，如图2(b)所示，为避免柱状有源区在制造中坍塌，阵列中的元素可以呈曲折形或之字形。以下，为方便起见，参照图2(a)所示的情形为例描述。
可以如此构图的光刻胶1013作为刻蚀掩模，通过选择性刻蚀如反应离子刻蚀(RIE)，来依次刻蚀衬底1001上的各层。RIE可以沿大致竖直的方向(例如，垂直于衬底表面的方向)进行，并可以停止于衬底1001的表面。于是，在衬底1001上留下了一系列柱体的阵列，如图2(c)所示。每一柱体分别限定了彼此叠置的多个(在该示例中，三个)竖直器件的有源区。各柱体在顶视图中可以呈如图2(a)所示的矩形，或者如图2(b)所示的曲折形或之字形。之后，可以去除光刻胶1013。
可以这些有源区为基础，进行下述的器件制作。考虑到以下工艺的需要，例如对沟道层形貌的控制等，可以在柱体周围形成遮蔽材料。在制作过程中可以暴露有源区的一侧或多侧以对有源区进行处理，同时有源区的另外一侧或多侧被遮蔽材料所遮蔽。遮蔽材料也可以在制作过程中支撑细长柱体，特别是在将牺牲层替换为隔离层的处理中，以防止其坍塌。
例如，如图3(a)和3(b)所示，可以通过例如淀积在衬底1001上形成遮蔽材料(参见图4(a)中的1017)。考虑到刻蚀选择性(例如，相对于例如氮化物的硬掩模层1011以及随后形成的例如氧化物(例如，氧化硅)的位置保持层)，遮蔽材料1017可以包括SiC。可以对淀积的遮蔽材料1017进行平坦化如化学机械抛光(CMP)，CMP可以停止于硬掩模层1011。于是，各柱体被遮蔽材料1017所围绕。
在此，为控制随后形成的沟道层在y方向上的长度以及y方向上端部的形貌，可以先对有源区在y方向上的相对两侧进行处理。于是，需要露出这两侧。为此，可以在硬掩模层1011以及遮蔽材料1017上形成光刻胶1015，并将其构图为至少能够露出各柱体在y方向上的相对两侧。例如，光刻胶1015中可以包括在各柱体之间沿着x方向延伸的开口。可以如此构图的光刻胶1015作为刻蚀掩模，通过选择性刻蚀如RIE对遮蔽材料1017进行刻蚀。RIE可以沿大致竖直的方向进行，并可以停止于衬底1001的表面。于是，各柱体在y方向上的侧壁被露出(参见图3(b))，同时在x方向上的侧壁至少部分地(取决于光刻胶1015中的开口在y方向上的尺寸)由遮蔽材料1017遮蔽(参见图4(a))。之后，可以去除光刻胶1015。
为形成自对准的栅堆叠，可以基于沟道限定层来限定用于形成栅堆叠的间隙(可以称为“栅间隙”)。例如，如图4(a)和4(b)所示，可以对沟道限定层10071、10072、10073露出的侧壁进行选择性刻蚀，使其(相对于上下的源/漏层)相对凹入。为实现良好的刻蚀控制，在此可以采用原子层刻蚀(ALE)。于是，对于每一器件层L1、L2、L3，在上、下源/漏层之间限定了一个间隙(即，栅间隙)，该间隙原本被沟道限定层所占据，从而自对准于沟道限定层。沟道限定层在y方向上相对两侧的栅间隙可以具有大致相同的维度(在竖直方向上的高度对应于沟道限定层的厚度，在y方向上的宽度可以彼此大致相等)。
刻蚀配方对于各沟道限定层10071、10072、10073的刻蚀程度可以实质上相同，从而刻蚀之后各沟道限定层10071、10072、10073的侧壁可以在竖直方向上仍然基本对准或者基本共面。另外，与沟道限定层同为SiGe的牺牲层10031、10032、10033也可以被刻蚀从而相对凹入，并因此形成相应的间隙(可以称为“隔离间隙”)。
在所形成的栅间隙中，为避免后继处理在其中残留材料而影响栅堆叠的形成，可以在其中填充第一位置保持层1019(也可以称为“牺牲栅”)。例如，可以通过淀积然后回蚀(例如，RIE)的方式，在这些栅间隙中填充例如氧化物的第一位置保持层1019。类似地，隔离间隙也会被第一位置保持层1019填充。
然后，可以对有源区在x方向上的相对两侧进行处理。同样地，首先可以形成遮蔽材料，并将遮蔽材料构图为露出要处理的这两侧。例如，如图5(a)、5(b)和5(c)所示，可以通过例如淀积然后平坦化的工艺在衬底1001上形成遮蔽材料。考虑到后继刻蚀工艺的方便，在此形成的遮蔽材料可以与之前的遮蔽材料1017包括相同的材料如SiC，并因此可以与之前的遮蔽材料1017被一体示出为1017′。这样，遮蔽材料1017′围绕各柱体。
在露出x方向上的相对两侧时，考虑到替换隔离层时所需的支撑功能，可以对这两侧分别进行处理。
例如，可以形成光刻胶1021，并将其构图为能够露出各柱体在x方向上的一侧。例如，光刻胶1021可以包括在各对相邻柱体之间沿着y方向延伸的开口。可以如此构图的光刻胶1021作为刻蚀掩模，通过选择性刻蚀如RIE对遮蔽材料1017′进行刻蚀。RIE可以沿大致竖直的方向进行，并可以停止于衬底1001的表面。于是，各柱体在x方向上的一个侧壁被露出，同时在y方向上的侧壁至少部分地(取决于光刻胶1021中的开口在x方向上的尺寸)以及在x方向上的另一侧壁由遮蔽材料1017′遮蔽。之后，可以去除光刻胶1021。
对于各柱体当前露出的侧壁，可以进行与图4(a)和4(b)类似的处理，以限定栅间隙。例如，如图6所示，可以对沟道限定层10071、10072、10073露出的侧壁进行选择性刻蚀，使其(相对于上下的源/漏层)相对凹入。同样，可以采用ALE。于是，形成了自对准于沟道限定层的栅间隙。之后，可以形成位置保持层来填充这些栅间隙。
在此，同样地牺牲层10031、10032、10033也会相对凹入，从而形成隔离间隙。在以上结合图4(a)和4(b)描述的处理中，位置保持层也会填充在隔离间隙中，这将影响后继对牺牲层的替换。为避免位置保持层填充到隔离间隙中，可以先将隔离间隙填满。
例如，可以通过外延生长，形成填充层1023。填充层1023的生长厚度可以大于各牺牲层10031、10032、10033的厚度的一半，从而可以完全填满各隔离间隙。另外，填充层1023不应填满栅间隙(其中应当形成位置保持层或者说牺牲栅)。为此，一方面如上所述沟道限定层的厚度应大于牺牲层的厚度(填充层1023的生长厚度可以小于沟道限定层的厚度的一半)。另一方面，形成栅间隙时沟道限定层的刻蚀深度优选大于牺牲层的厚度的一半(填充层1023的生长厚度可以小于沟道限定层的刻蚀深度)。于是，可以使得填充层1023可以填满各隔离间隙，而不会填满各栅间隙，如图6所示。
填充层1023的材料可以与牺牲层的材料具有相似或基本相同的刻蚀选择性，以便随后可以被相同的刻蚀配方一起去除。例如，填充层1023可以包括SiGe，Ge的原子百分比例如为约10％-40％。
之后，如图7所示，可以通过选择性刻蚀，去除一定厚度的填充层1023。例如，去除厚度可以基本上等于或略大于填充层1023的生长厚度。于是，填充层1023可以从栅间隙中去除，而留于隔离间隙中。为良好地控制去除厚度，可以采用ALE。
然后，如图8所示，可以如上所述形成第二位置保持层1019′。第二位置保持层1019′的材料可以与第一位置保持层1019的材料具有相似或基本相同的刻蚀选择性，以便随后可以被相同的刻蚀配方一起去除。例如，第二位置保持层1019′可以包括氧化物。
在上述实施例中，第一位置保持层1019与第二位置保持层1019′在不同的步骤中形成。这有助于控制随后生长的沟道层在y方向上的长度以及y方向上端部的形貌。但是，本公开不限于此。第一位置保持层1019与第二位置保持层1019′也可以在相同的步骤中形成，特别是在利用沟道限定层自身来形成沟道层的情况下。例如，可以对各沟道限定层在y方向上的相对两侧以及x方向上的一侧(x方向上的另一侧可以被遮蔽材料遮蔽)进行选择性刻蚀以使其相对凹入，并在由此得到的间隙中形成位置保持层。
当前，各沟道限定层被遮蔽材料、位置保持层、源/漏层围绕，而填充层1023的侧壁外露。可以通过选择性刻蚀，去除填充层1023以及由于其去除而露出的牺牲层。刻蚀可以停止于遮蔽材料1017′。这样，在各器件层之间去除了牺牲层(同时各器件层仍然被遮蔽材料1017′所保持)。在由于牺牲层的去除而留下的空隙中，可以通过例如淀积(例如，化学气相淀积(CVD)、原子层淀积(ALD)等)然后回蚀(例如，RIE)的工艺，填充电介质材料以形成隔离层。可以出于各种目的例如优化隔离的可靠性、漏电流或电容等，选择合适的电介质材料，例如氧化物、氮化物、SiC或其组合。于是，各器件层之间可以彼此隔离。在此，仅为方便描述起见，填充的电介质材料可以包括SiC，并因此与遮蔽材料1017′被一体示出为1017″。
接下来，可以形成沟道层。
例如，如图9所示，可以通过选择性刻蚀，去除位置保持层1019′。在此，位置保持层1019由于被遮蔽材料1017″覆盖，可以保留。于是，位置保持层1019′所占据的栅间隙被释放。在释放的栅间隙中，可以通过选择性外延生长，形成半导体层。该半导体层可以沿着沟道限定层和源/漏层的表面生长。在以下，仅为图示和描述方便起见，单独示出该半导体层位于沟道限定层的侧壁上的部分并将之称作沟道层1025(沟道部将主要形成在这一部分中)，而该半导体层位于源/漏层表面上的部分可以与源/漏层一体示出并将之称作源/漏层(其中将形成源/漏区)(参见图10中的虚线)。沟道层1025可以形成在沟道限定层在x方向上的一个侧壁(原本被位置保持层1019′覆盖的侧壁)上。各器件层中的沟道层1025可以在竖直方向上实质上对准或者实质上共面。
在实施例中，为使沟道层1025两侧具有实质上相同的栅长，在生长半导体层之前，可以将沟道限定层和源/漏层回蚀一定的厚度。半导体层的生长厚度可以选择为与源/漏层被回蚀的厚度大致相等，于是在生长半导体层之后栅间隙的高度可以与沟道限定层的厚度实质上相同。可以选择沟道层1025的材料，以实现期望的器件性能。例如，沟道层1025可以包括与源/漏层相同的材料如Si，或者可以包括与源/漏层不同的材料如SiGe。
在该实施例中，另外生长沟道层1025。这有助于控制沟道层1025的厚度，且后继的选择性刻蚀也比较容易控制。于是，可以获得沟道层厚度和栅长的双重精确控制，而不需要借助光刻和选择性ALE。但是，本公开不限于此。例如，可以直接利用沟道限定层来形成沟道部。
接下来，可以对各柱体在x方向上的另一侧进行处理。
例如，如图10所示，可以通过例如淀积然后平坦化的处理，在衬底1001上形成另一遮蔽材料1027。另一遮蔽材料1027可以填充衬底1001上遮蔽材料1017″之间的间隙。为了去除遮蔽材料1017″而露出需要处理的一侧，另一遮蔽材料1027可以包括相对于遮蔽材料1017″具有刻蚀选择性的材料，例如氧化物。之后，可以对遮蔽材料1017″进行选择性刻蚀如RIE。RIE可以沿大致竖直的方向进行，并可以停止于衬底1001。于是，除了遮蔽材料1017″处于硬掩模层之下的部分可以留下(形成隔离层，并示出为1017″′)，遮蔽材料1017″的其余部分可以被去除。这样，沟道限定层在x方向上的另一侧露出(尽管在y方向上的另外两侧上遮蔽材料1017″也被去除，但是由于位置保持层1019的存在，沟道层1025在y方向上的相对两侧可以被遮蔽)。
在x方向上当前露出的这一侧，也可以限定栅间隙。例如，如图11所示，可以对沟道限定层10071、10072、10073进行选择性刻蚀。同样地，可以采用ALE。在此，对沟道限定层的刻蚀可以停止于沟道层1025，从而留下沟道层1025在上、下源/漏层之间。于是，形成了栅间隙。沟道层1025在x方向上相对两侧的栅间隙可以具有大致相同的维度(在竖直方向上的高度对应于沟道限定层的厚度，在x方向上的宽度可以彼此大致相等)。
在不另外生长沟道层1025，而是利用沟道限定层10071、10072、10073本身形成沟道部的情况下，可以在沟道限定层10071、10072、10073周围类似地形成栅间隙。例如，沟道限定层10071、10072、10073可以通过选择性刻蚀如ALE而留下如同沟道层1025一样的残留部分。
同样，在如此形成的栅间隙中，可以类似地形成第三位置保持层1027″。例如，可以通过淀积然后回蚀(例如，RIE)氧化物的方式，来形成第三位置保持层1027″。RIE可以沿大致竖直的方向进行，并可以停止于衬底1001的表面。
如图11所示，在衬底1001上形成有排列为阵列的多个柱体(例如，如图2(a)或2(b)所示的形式)。每个柱体中叠置了多个器件层，每一器件层可以包括第一源/漏层和第二源/漏层以及它们之间的沟道层。沟道层四周形成有栅间隙，栅间隙被位置保持层所占据。栅间隙自对准于沟道层。各器件层之间通过隔离层彼此隔离。
当前，各源/漏层的侧壁暴露于外。可以通过这些露出的侧壁对源/漏层进行掺杂，以形成源/漏区。
在图11所示的实施例中，在形成第三位置保持层1027″时的回蚀过程中，硬掩模层1011作为掩模。于是，各源/漏层在x方向和y方向中每一个方向上的相对侧壁均暴露于外，从而掺杂可以通过这些侧壁中的每一个进行。根据本公开的另一实施例，如图12所示，在形成第三位置保持层1027″时的回蚀过程中，还可以另外形成光刻胶1029，光刻胶1029可以被构图为遮挡各柱体在y方向上的相对侧壁。于是，所形成的第三位置保持层1027″除了占据栅间隙之外，还遮挡各柱体在y方向上的相对侧壁。这样，掺杂可以通过各源/漏层在x方向上的侧壁进行，从而可以抑制由于x方向上相对两侧的栅间隙与y方向上相对两侧的栅间隙各自的宽度不同而造成的掺杂特性变化。
为进行掺杂，如图13所示，可以通过例如淀积，在各柱体的表面上形成掺杂剂源层。掺杂剂源层可以大致共形的方式形成。在此，以形成两种类型(n型和p型)的器件为例进行描述，因此需要进行n型掺杂和p型掺杂。例如，可以先形成n型掺杂剂源层1031，并将其构图为覆盖要在其中形成n型器件的柱体。然后，可以形成p型掺杂剂源层1035。为避免n型掺杂剂源层1031与p型掺杂剂源层1035之间的相互扩散，可以在它们之间形成扩散阻挡层1033。例如，扩散阻挡层1033可以形成在n型掺杂剂源层1031上，并可以与n型掺杂剂源层1031一起构图。n型掺杂剂源层1031可以包括n型掺杂剂，例如P或As掺杂的氧化物，掺杂剂的浓度可以为约0.1％-10％，厚度可以为约1nm-10nm。类似地，p型掺杂剂源层1035可以包括p型掺杂剂，例如B掺杂的氧化物，掺杂剂的浓度可以为约0.1％-10％，厚度可以为约1nm-10nm。扩散阻挡层1033可以包括氮化物，厚度为约2nm-10nm。
然后，如图14所示，可以通过例如退火处理将掺杂剂从掺杂剂源层驱入到源/漏层中，从而在源/漏层中形成源/漏区。在此，示出了n型源/漏区S/D1以及p型源/漏区S/D2。衬底1001也可能被掺杂。位置保持层可以防止掺杂剂直接进入沟道层1025中。当然，沟道层1025靠近源/漏层的端部可能存在经由源/漏层而进入的少量掺杂剂。之后，可以去除n型掺杂剂源层1031、p型掺杂剂源层1035以及扩散阻挡层1033。
在该示例中，每一柱体中的源/漏层均被掺杂为相同导电类型。但是，本公开不限于此。例如，通过掺杂剂源层的适当设计，每一柱体中不同器件层中的源/漏层可以被掺杂为不同导电类型。
在实施例中，可以对源/漏层的表面进行硅化处理，以降低接触电阻。例如，可以在各柱体的表面形成金属如NiPt，并进行退火，使其与源/漏层中的Si发生反应，从而生成金属硅化物如NiPtSi。之后，可以去除未反应的金属。
之后，可以进行替代栅工艺，以将位置保持层替换为栅堆叠。例如，如图15所示，可以通过选择性刻蚀，去除位置保持层1019、1027″，从而释放栅间隙。可以通过例如淀积、ALD，以大致共形的方式，形成栅介质层1037。在栅介质层1037上，可以通过例如淀积、ALD，形成栅导体层。在此，以先形成n型器件的栅导体层10391为例进行描述。淀积的栅导体层10391可以填满栅间隙。可以通过回蚀如RIE，去除栅导体层10391在栅间隙之外的部分，从而栅导体层10391可以留于栅间隙中。然后，可以利用例如光刻胶，覆盖n型器件，而露出p型器件。可以通过选择性刻蚀，去除p型器件的栅间隙中形成的栅导体层10391，以释放其栅间隙。可以类似的方式在p型器件的栅间隙中形成p型器件的栅导体层10392。栅介质层1037可以包括高k栅介质如HfO2，栅导体层10391、10392可以包括具有相应功函数的金属栅导体。在此，n型器件和p型器件具有相同的栅介质层1037，但是本公开不限于此。例如，它们可以具有不同的栅介质层。另外，形成栅导体层的顺序可以交换。
这样，在各柱体的每一器件层中，形成了竖直型器件。各竖直型器件可以包括沟道层1025以及位于沟道层1025上下侧的第一源/漏层和第二源/漏层。栅堆叠(栅介质层与栅导体层的叠层)可以围绕并自对准于沟道层1025。每一柱体可以称作器件叠层。在器件叠层之间，衬底1001相对凹入，成为槽。
当前，各器件需要电连接的部件如栅导体层(也可称为栅电极)、源/漏区(或其表面上形成的硅化物)的侧壁暴露于外。于是，可以形成与各器件横向邻接的互连结构，用以将各器件叠层中的器件彼此互连。在此，由于互连结构与器件在横向上邻接，并与器件中需要电连接的部件的侧壁相接触，因此可以称作侧壁互连结构。
另外，在形成互连结构时，为了避免不期望的电短路，不同高度处的导电结构可以在不同侧与器件相接。例如，器件在某一高度处需要电连接的第一部件可以在第一侧与互连结构中的导电结构相接，而在竖直方向上与该第一部件相邻的需要电连接的第二部件可以在不同于第一侧(例如，与第一侧相对)的第二侧与互连结构中的导电结构相接。另外，第一部件在第二侧的侧壁可以被隔离层覆盖，第二部件在第一侧的侧壁可以被隔离层覆盖，以避免短路。
下面将描述形成这种隔离层的实施例。
例如，如图16(a)、16(b)和16(c)所示，可以在衬底1001上形成光刻胶1041，并将其构图为遮蔽每个器件叠层的一侧(图16(a)中y方向上的上侧)，而露出每个器件叠层的另一侧(图16(a)中y方向上的下侧)。在每个器件叠层露出的这一侧，可以通过选择性刻蚀，使栅导体层相对凹入一定深度，例如约5nm-20nm，以释放一些栅间隙。在这些栅间隙中，随后可以形成自对准的隔离层。之后，可以去除光刻胶1041。
然后，如图17(a)、17(b)和17(c)所示，可以在衬底1001上形成光刻胶1043，并将其构图为遮蔽每个器件叠层的一侧(图17(a)中y方向上的下侧)，而露出每个器件叠层的另一侧(图17(a)中y方向上的上侧)。在每个器件叠层露出的这一侧，可以通过选择性刻蚀，使源/漏层相对凹入一定深度，例如约5nm-20nm(可以与之前释放的栅间隙的深度相同，以便随后填充的隔离层可以具有大致相同的厚度)，以释放一些空间。在这些空间中，随后可以形成自对准的隔离层。之后，可以去除光刻胶1043。
于是，在各器件叠层中，源/漏层在一侧相对突出，而栅导体层在另一侧相对突出。在各自的相对凹入中，可以形成隔离层。例如，如图18(a)和18(b)所示，可以通过淀积然后回蚀的处理，在这些凹入中填充隔离层1045。考虑到与随后形成的层间电介质层的刻蚀选择性，隔离层1045可以包括介质材料如SiC。不同器件层中的隔离层1045可以在竖直方向上实质上对准或者说实质上共面。
接下来，可以进行互连结构的制作。在制作互连结构中的互连线时，为避免常规工艺中刻蚀槽，然后在槽中填充导电材料如金属的困难，根据本公开的实施例，可以先形成导电结构，然后再填充电介质材料。
对于当前的器件叠层，最下方是器件层L1的第一源/漏层或者说源/漏区。可以首先形成针对该第一源/漏层的导电结构。
考虑到与衬底1001之间的电隔离以及与第一源/漏层之间高度上的匹配，可以先在各器件叠层之间的槽中形成一定厚度的电隔离层，这样随后在该电隔离层上形成的导电结构能够处于与第一源/漏层相对应的高度，以便与之横向邻接。另外，希望这样形成的电隔离层应该露出各器件叠层的侧壁，避免影响与侧壁互连结构之间的电接触。
例如，可以下述方式形成这样的电隔离层。如图19所示，可以通过淀积电介质材料如氧化物，形成预备隔离层1047。为形成如上所述的电隔离层，预备隔离层1047可以形成为其横向延伸部分较厚，而竖直延伸部分较薄。例如，这可以通过高密度等离子体(HDP)淀积来实现。在此，预备隔离层1047较厚部分的厚度可以为约20nm-150nm。
然后，如图20(a)和20(b)所示，可以对预备隔离层1047进行各向同性刻蚀，刻蚀的厚度可以去除预备隔离层1047的竖直延伸部分，但留下其横向延伸部分。例如，留下部分的厚度可以为约15nm-100nm。于是，预备隔离层1047可以留于各隔离器件之间的槽中(也有一部分留于各器件叠层的顶部，这不会影响后继工艺的进行)，形成电隔离层1047′。
接下来，可以在电隔离层1047′上制作导电结构。
例如，如图21所示，可以通过淀积，以大致共形的方式，依次形成导电阻挡层1049和导电主体层1051。导电阻挡层1049可以防止导电主体层1051向周围的扩散，例如可以包括导电氮化物如TiN、TaN等。导电主体层1051可以用于实现器件间的电连接，例如可以包括金属如钨(W)、钴(Co)、铷(Ru)、铜(Cu)、铝(Al)、镍(Ni)等。所形成的导电阻挡层1049和导电主体层1051可以与各器件叠层中最下层器件的第一源/漏层相接触并连接。
然后，可以将导电阻挡层1049和导电主体层1051构图为针对各器件叠层中最下层器件的第一源/漏层的导电结构。在该示例中，要留下导电阻挡层1049和导电主体层1051位于槽底部的部分，因此可以形成覆盖该部分的掩模。
这种形式的掩模例如可以通过以上结合图19至20(b)描述的方法进行。
或者，如图22所示，可以通过淀积，以大致共形的方式，依次形成掩模层1053和构图辅助层1055。例如，考虑到刻蚀选择性，掩模层1053可以包括氧化物，厚度可以为约1nm-5nm；考虑到局部改性(改变刻蚀选择性)的方便，构图辅助层1055可以包括多晶硅或非晶硅，厚度可以为约5nm-20nm。可以通过沿竖直方向的离子注入，在构图辅助层1055的水平延伸部分1055a中注入杂质如B并在例如约550℃-约900℃下退火，以改变其(相对于竖直延伸部分的)刻蚀选择性。然后，如图23所示，可以通过选择性刻蚀如利用TMAH的湿法腐蚀，去除构图辅助层1055的未掺杂部分，从而留下其掺杂部分1055a。可以掺杂部分1055a为刻蚀掩模，对掩模层1053进行选择性刻蚀，得到所需形式的掩模。为良好地控制刻蚀量，可以采用ALE。之后，可以通过选择性刻蚀如RIE，去除掺杂部分1055a。
如图24所示，可以掩模层1053作为刻蚀掩模，对导电阻挡层1049和导电主体层1051进行各向同性刻蚀，从而它们可以留于槽的底部(还有部分留于各器件叠层的顶面，在随后的工艺中将会被去除)。在此，可以采用ALE，以实现良好的刻蚀控制。之后，可以通过选择性刻蚀如RIE，去除掩模层1053。
在该示例中，在构图导电图案之前，去除了掺杂部分1055a。但是，本公开不限于此。例如，可以在构图导电图案之后，再去除掺杂部分1055a。
导电主体层1051的顶表面目前暴露于外。为防止其扩散，可以在其顶表面上形成阻挡层。例如，如图25所示，可以通过淀积，以大致共形的方式，形成导电阻挡层1057。导电阻挡层1057可以与导电阻挡层1049包括相同或不同的材料。然后，可以利用例如以上结合图22至24描述的方法，形成例如氧化物的掩模层1059，并利用掩模层1059对导电阻挡层1057进行各向同性刻蚀，使其可以留于槽的底部(还有部分留于各器件叠层的顶面，在随后的工艺中将会被去除)。
接下来，可以对被导电阻挡层1049、1057包裹的导电主体层1051进行构图。可以基于器件层L1的对准标记来帮助图案定位。例如，如图26所示，可以在槽内形成用于构图导电结构的掩模层1061。例如，可以通过旋涂并回蚀光刻胶，以减薄光刻胶以便于曝光，并使光刻胶留于槽中，然后在器件层L1的对准标记的帮助下对光刻胶构图(例如，光刻或电子束曝光等)，来形成掩模层1061。掩模层1061中各开口的最小间隙Wt可以保持基本上一致。这有助于后继工艺的一致性。为保证这种一致性，由如此构图的光刻胶限定的导电结构中有一部分可以是虚设导电结构。
可以掩模层1061作为刻蚀掩模，依次对掩模层1059、导电阻挡层1057、导电主体层1051和导电阻挡层1049进行选择性刻蚀如RIE。RIE可以沿大致竖直的方向进行，并可以停止于电隔离层1047″(或者可以稍微进入电隔离层1047′，以确保切断各导电层)。这样，在槽的底部与器件层L1的第一源/漏层相对应的高度处形成了横向延伸的导电结构，这些导电结构中的至少一部分与各器件叠层中最下层的第一源/漏层相接触并因此电连接。另外，由于刻蚀步骤，之前的工艺在各器件叠层的顶面处的残留物可以被去除。之后，可以去除掩模层1061。
由于这种刻蚀，导电主体层1051的部分侧壁暴露于外。为防止扩散，可以在导电主体层1051的侧壁上形成导电阻挡层。例如，如图27所示，可以通过淀积，以大致共形的方式，形成导电阻挡层1063，并通过各向异性刻蚀如竖直方向的RIE，去除其横向延伸部分而留下其竖直延伸部分，从而形成为侧墙形式并留于导电主体层1051的侧壁上。导电阻挡层1063可以包括与导电阻挡层1049、1057相同或不同的材料。为保持一致性，导电阻挡层1049、1057和1063可以具有相同的材料以及实质上相同的膜厚。
侧墙形式的导电阻挡层1063只要能覆盖导电主体层1051即可。为此，如图28(a)和28(b)所示，可以在槽内特别是导电结构的间隙之间填充电介质层1065(例如，氧化物)。电介质层1065可以通过淀积然后回蚀的方式形成。淀积的电介质层1065的厚度可以大于Wt/2，从而可以完全填满导电结构之间的间隙。
由于电介质层1065处于槽内部，难以对其进行平坦化处理如CMP。为确保电介质层1065的顶面具有一定的平坦度以方便后继的光刻，导电结构可以包括一些虚设图案(即，并不实现真正电连接的互连线和/或过孔)，使得最小间隙如上所述能够保持基本上一致。另外，淀积的膜厚可以大于该最小间隙的一半。为更好地控制电介质层1065的平坦性，其淀积可以采用原子层淀积(ALD)，其回蚀可以采用ALE。
然后，可以通过选择性刻蚀如RIE，去除电介质层1065露出的导电阻挡层1063部分。这样，导电主体层1051被导电阻挡层1049、1057、1063所包封。由此形成的导电结构与器件叠层(例如，需要连接的部件，如源/漏区、栅电极等)之间由于材料不同、上下或前后位置的错位等因素而具有界面或边界。另外，电介质层1065与器件叠层(例如，其中的层间电介质层)之间也可以具有界面或边界。电介质层1065也形成电隔离层的一部分，且在以下被称作电隔离层。
以上形成了一层导电结构。可以按相同或类似的方式，逐一形成多层导电结构。
接下来，可以形成例如针对各器件叠层中最下方器件的栅导体层的导电结构。所要形成的针对栅导体层的导电结构应该位于与栅导体层相应的高度处。为此，如图29所示，可以通过例如以上结合图19至20(b)所述的方法，淀积然后回蚀电介质材料例如氧化物，将电隔离层1065的顶面抬升至与栅导体层相应的高度。抬升后的电隔离层在图中被标示为1065′。需要指出的是，尽管在此将电隔离层1065′示出为一体，但是先后形成的层之间可以存在界面或边界。在此，各器件叠层顶面上的残留物也可以增厚(图中仅为方便起见，没有示出这种增厚)。
在此，电隔离层1065′的顶面高度可以使得：一方面，第一源/漏层在槽中露出的侧壁被遮挡，以避免随后在电隔离层1065′的顶面上形成的导电结构与第一源/漏层相接触；另一方面，栅导体层的侧壁可以在槽中露出，从而随后在电隔离层1065′的顶面上形成的导电结构可以与栅导体层相接触。
为增强散热性能，可以在电隔离层中形成散热管道。在此，以形成U形散热管道为例进行描述，但是本公开不限于成。例如，散热管道也可以形成为其他形状，例如进入电隔离层中的竖直线形或L形等。
如图30所示，在电隔离层1065′中，可以通过刻蚀如RIE，形成孔H。随后，可以通过该孔H，在电隔离层中挖出横向延伸的管道。另外，该孔H可以形成为相对较窄，以便随后可以在基本上不影响横向延伸管道的同时被封闭。
如图31所示，可以经由孔H，通过选择性刻蚀如湿法腐蚀，去除通过孔H可以到达的导电结构，具体地，可以选择性刻蚀导电结构中各导电阻挡层和导电主体层。由于刻蚀选择性，电隔离层1065′可以基本不受影响，并因此可以在其中形成与被刻蚀的导电结构相对应的横向延伸管道。也即，在如以上结合图21至28(b)所述形成导电结构时，可以形成用于限定横向延伸管道的虚设导电结构。孔H可以形成在该虚设导电结构上，且在横向上可以窄于该虚设导电结构(及由此得到的横向延伸管道)。
然后，如图32所示，可以在孔H中形成插塞1069，以封闭孔H。例如，可以通过例如CVD来淀积插塞材料，可以控制插塞材料的淀积厚度大于孔H的宽度的一半，从而插塞材料可以完全填满孔H。另外，由于孔相对于横向延伸管道比较狭窄，从而在淀积时孔会形成瓶颈效应，抑制插塞材料进入横向延伸管道，于是横向延伸管道中基本上没有或很少有插塞材料并保持中空。插塞材料可以相对于电隔离层1065′具备刻蚀选择性，例如氮化物。对淀积的插塞材料可以进行选择性刻蚀(例如，刻蚀深度与淀积厚度大致相同)，使其留于孔H内而形成插塞1069。为更好地控制刻蚀深度，可以使用ALE。
在该示例中，仅仅示出了单个孔H以及由此得到的单个横向延伸管道，但是，本公开不限于此。例如，可以形成多个孔，并可以经由这些孔分别形成横向延伸管道。如上所述，为保证一定的平坦度，各孔H的宽度可以基本上一致。
接下来可以继续导电结构的形成。
如图33所示，在电隔离层1065′中，可以通过例如刻蚀孔并向孔中填充导电阻挡层如导电氮化物以及导电材料如金属，来形成过孔1067。过孔1067可以实现上下两层之间的电连接。这些过孔中邻近器件叠层的侧壁的一个或多个过孔可以与第一源/漏层直接接触。
另外，如图34(a)和34(b)所示，可以如以上结合图21至28(b)所述，在电隔离层1065′上形成导电结构。然后，进一步抬升电隔离层1065′的高度。在此，电隔离层1065′的顶面高度可以使得：一方面，栅导体层在槽中露出的侧壁被遮挡，以避免随后在电隔离层1065′的顶面上形成的导电结构与栅导体层相接触；另一方面，第二源/漏层的侧壁可以在槽中露出，从而随后在电隔离层1065′的顶面上形成的导电结构可以与第二源/漏层相接触。类似地，可以在电隔离层1065′形成过孔。
如图35所示，可以如以上结合图30所述，在电隔离层1065′中形成孔，并通过孔(例如，沿大致竖直方向)向下刻蚀如RIE，以形成分别与横向延伸管道的相对两端连通的竖直延伸管道。这些管道相互连通，从而形成散热管道P。另外，可以如以上结合图32所述，在孔中形成插塞1069′。在此，由于竖直延伸管道细且深，故而插塞1069′可以形成在其顶端而将其封闭，而其下部可以保持中空结构。
以这种方式，如图36(a)和36(b)所示，可以逐层形成导电结构，从而形成互连结构。在此，针对每一器件层中的第一源/漏层、栅导体层和第二源/漏层，均在相应高度处形成了相应的导电结构，以实现所需的互连。在图36(a)和36(b)中，将互连结构中导电结构之间的电隔离层示出为1065″。各层中的上述界面或边界中至少一部分可以实质上共面，例如在竖直方向上实质上对准。
另外，可以按照上述方式，在电隔离层1065″中形成散热管道P1和P2。在该示例中，散热管道P1和P2具有竖直延伸管道以及在竖直延伸管道之间延伸的横向延伸管道。竖直延伸管道之间的横向延伸管道数目不限于1，而是可以更多(例如，图中示出了P1具有两个横向延伸管道)。可以根据需要，在电隔离层1065″中设置更多或更少的散热管道，至少一些散热管道可以具有不同的尺寸，例如，不同的深度、粗细、横向延伸管道长度等。
竖直延伸管道也可以在电隔离层1065″完成之后，通过竖直刻蚀来形成。在上述实施方式中，竖直延伸管道分段形成，这可以避免刻蚀深且细的孔的困难。竖直延伸管道的每一段在形成之后，顶部被插塞封闭，在为形成下一段管道而进行刻蚀时，可以将前一段中的插塞也刻蚀掉，从而使得前后两段可以连通。
形成的散热管道P1和P2的顶端可以具有插塞，以免后继形成层间电介质层时影响散热管道。
之后，可以制作互连结构的引出端子。例如，如图37所示，可以通过例如淀积并平坦化电介质材料如氧化物来形成层间电介质层(在此与电隔离层一体示出为1065″′)，并在层间电介质层1065″′中形成互连结构1071如互连线或过孔。互连结构1071与之前在槽中形成的互连结构可以相接触并电连接。
另外，可以在层间电介质层1065″′中，通过刻蚀如RIE，形成与之前形成的散热管道P1和P2相连通的竖直管道，这些连通的管道(仅为方便起见，仍然示出为P1和P2)形成了散热通道，如图37中的带箭头虚线所示。根据实施例，可以使冷却剂如加压的冷气体和/或液体从散热管道P1和P2的一段引入，并从另一端引出，并因此更高效地耗散器件散发的热量。
在以上实施例中，在相邻的器件层之间均设置了隔离层。但是，本公开不限于此。例如，部分器件层之间可以直接邻接，特别是在互补金属氧化物半导体(CMOS)工艺的情况下。
根据本公开实施例的半导体装置可以应用于各种电子设备。因此，本公开还提供了一种包括上述半导体装置的电子设备。电子设备还可以包括显示屏幕以及无线收发器等部件。这种电子设备例如智能电话、个人计算机(PC)、平板电脑、人工智能设备、可穿戴设备、移动电源等。
根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (24)

1.一种半导体装置，包括：
承载衬底，具有彼此相邻的第一区和第二区；
所述第一区上的半导体器件；以及
所述第二区上的互连结构，所述互连结构包括：
电隔离层；
所述电隔离层中的导电结构，其中，所述半导体器件中的至少一部分需要电连接的部件与所述互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及
所述电隔离层中的散热管道。
2.根据权利要求1所述的半导体装置，其中，所述散热管道与外部连通。
3.根据权利要求2所述的半导体装置，其中，所述散热管道被配置为引导气体和/或液体流过其中。
4.根据权利要求1所述的半导体装置，其中，所述承载衬底还具有与所述第二区相邻的第三区，
所述半导体装置还包括：
所述第三区上的半导体器件，
其中，所述第三区上的半导体器件中的至少一部分需要电连接的部件与所述互连结构中相应高度处的导电结构在横向上相接触并因此电连接。
5.根据权利要求1至4中任一项所述的半导体装置，其中，所述散热管道包括第一竖直延伸部分、第二竖直延伸部分以及将所述第一竖直延伸部分与所述第二竖直延伸部分彼此连接的横向延伸部分。
6.根据权利要求5所述的半导体装置，其中，所述互连结构还包括设于所述横向延伸部分上的插塞，所述插塞相对于所述电隔离层具有刻蚀选择性。
7.根据权利要求6所述的半导体装置，其中，所述插塞在横向上窄于所述横向延伸部分。
8.根据权利要求5所述的半导体装置，其中，所述散热管道包括将所述第一竖直延伸部分与所述第二竖直延伸部分彼此连接的多个横向延伸部分。
9.根据权利要求5所述的半导体装置，其中，设置有多个所述散热管道，其中至少一部分散热管道的尺寸不同。
10.根据权利要求9所述的半导体装置，其中，所述尺寸包括所述散热管道的深度、所述散热管道的粗细、所述横向延伸部分的长度中至少之一。
11.根据权利要求1至4中任一项所述的半导体装置，其中，所述散热管道围绕所述互连结构中的一个或多个导电结构。
12.根据权利要求1至4中任一项所述的半导体装置，其中，所述部件与所述导电结构之间存在界面。
13.根据权利要求1至4中任一项所述的半导体装置，其中，所述电隔离层与所述第一区中的层间电介质层之间存在界面。
14.根据权利要求12或13所述的半导体装置，其中，不同高度处的所述界面中的至少一部分实质上共面。
15.根据权利要求1至4中任一项所述的半导体装置，其中，所述互连结构还包括虚设导电结构，其中，同一层中的导电结构与导电结构、导电结构与虚设导电结构以及虚设导电结构与虚设导电结构之间的最小间距在该层中保持实质上一致。
16.一种制造半导体装置的方法，包括：
在承载衬底上设置器件叠层；
在所述承载衬底上与所述器件叠层相邻的区域处形成与所述器件叠层横向邻接的互连结构，所述互连结构包括电隔离层以及所述电隔离层中的导电结构，其中，在形成所述互连结构时控制所述互连结构中的导电结构的高度，使得所述器件叠层中的至少一部分需要电连接的部件与所述互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及
在所述电隔离层中形成散热管道。
17.根据权利要求16所述的方法，其中，所述散热管道形成为两端开口的管道。
18.根据权利要求16所述的方法，其中，形成所述散热管道包括：
在所述区域中在第一高度处形成第一导电结构，其中所述第一高度使得所述第一导电结构与相应的部件处在实质上相同的高度；
在所述区域中形成第一电介质材料，以掩埋所述第一导电结构，其中所述第一电介质材料的顶面处于第二高度，所述第二高度使得随后在所述第一电介质材料上形成的第二导电结构与相应的部件处在实质上相同的高度；
在所述第一电介质材料中形成第一宽度的第一开口；
通过所述第一开口，经刻蚀，在所述第一开口下方形成比所述第一宽度大的第二宽度的横向通道；
在所述第一开口中形成第一插塞；
在所述第一电介质材料上形成所述第二导电结构；
在所述区域中进一步形成第二电介质材料，其中所述第二电介质材料的顶面处于第三高度；
在所述第二电介质材料中形成第二开口；以及
通过所述第二开口，经刻蚀，形成与所述横向通道的相对两端相连通的竖直通道。
19.根据权利要求18所述的方法，其中，形成所述第一插塞包括：
淀积厚度大于所述第一宽度的一半的插塞材料，以填满所述第一开口，而实质上不填充所述横向通道；
刻蚀一定厚度的所述插塞材料，使得所述插塞材料留于所述第一开口中而形成所述所述第一插塞。
20.根据权利要求19所述的方法，其中，所述淀积包括化学气相淀积，所述刻蚀包括原子层刻蚀。
21.根据权利要求18所述的方法，其中，所述第三高度使得随后在所述第二电介质材料上形成的第三导电结构与相应的部件处在实质上相同的高度，该方法还包括：
在所述第二开口中形成第二插塞；
在所述第二电介质材料上形成所述第三导电结构；
在所述区域中进一步形成第三电介质材料；
在所述第三电介质材料中形成第三开口；以及
通过所述第三开口，经刻蚀，使得所述第三开口与所述竖直通道连通。
22.根据权利要求18所述的方法，其中，形成横向通道包括：
通过所述第二开口，刻蚀所述第一导电结构中的一部分第一导电结构。
23.一种电子设备，包括如权利要求1至15中任一项所述的半导体装置。
24.根据权利要求23所述的电子设备，其中，所述电子设备包括智能电话、个人计算机、平板电脑、人工智能设备、可穿戴设备或移动电源。
CN202110181463.2A 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备 Active CN112992857B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110181463.2A CN112992857B (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
CN202310993834.6A CN116864481A (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
US17/666,790 US11929304B2 (en) 2021-02-09 2022-02-08 Semiconductor apparatus with heat dissipation conduit in sidewall interconnection structure, method of manufacturing the same, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110181463.2A CN112992857B (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310993834.6A Division CN116864481A (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备

Publications (2)

Publication Number Publication Date
CN112992857A true CN112992857A (zh) 2021-06-18
CN112992857B CN112992857B (zh) 2023-08-25

Family

ID=76392998

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110181463.2A Active CN112992857B (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
CN202310993834.6A Pending CN116864481A (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310993834.6A Pending CN116864481A (zh) 2021-02-09 2021-02-09 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备

Country Status (2)

Country Link
US (1) US11929304B2 (zh)
CN (2) CN112992857B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189925A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus
US20220189853A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure and method for manufacturing the same, and electronic apparatus
US20220189926A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117306A1 (en) * 2005-11-21 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN101366115A (zh) * 2005-12-23 2009-02-11 皇家飞利浦电子股份有限公司 使用牺牲互连部分的芯片上的互连叠层冷却
FR2982074A1 (fr) * 2012-04-12 2013-05-03 Commissariat Energie Atomique Dispositif microelectronique comprenant un ou plusieurs conduits metalliques formes par des lignes d'interconnexion de composants
CN107887387A (zh) * 2016-09-30 2018-04-06 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN109449121A (zh) * 2018-10-26 2019-03-08 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769002B (zh) * 2011-04-30 2016-09-14 中国科学院微电子研究所 半导体器件及其形成方法、封装结构
US10910290B2 (en) * 2017-10-19 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070117306A1 (en) * 2005-11-21 2007-05-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
CN101366115A (zh) * 2005-12-23 2009-02-11 皇家飞利浦电子股份有限公司 使用牺牲互连部分的芯片上的互连叠层冷却
FR2982074A1 (fr) * 2012-04-12 2013-05-03 Commissariat Energie Atomique Dispositif microelectronique comprenant un ou plusieurs conduits metalliques formes par des lignes d'interconnexion de composants
CN107887387A (zh) * 2016-09-30 2018-04-06 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备
CN109449121A (zh) * 2018-10-26 2019-03-08 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189925A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus
US20220189853A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure and method for manufacturing the same, and electronic apparatus
US20220189926A1 (en) * 2020-12-11 2022-06-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus
US11749650B2 (en) * 2020-12-11 2023-09-05 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus
US11810902B2 (en) * 2020-12-11 2023-11-07 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure, method of manufacturing the same, and electronic apparatus
US11961787B2 (en) * 2020-12-11 2024-04-16 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with sidewall interconnection structure and method for manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
CN116864481A (zh) 2023-10-10
US20220254702A1 (en) 2022-08-11
US11929304B2 (en) 2024-03-12
CN112992857B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US20210384351A1 (en) Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US11335682B2 (en) Integrated circuit device and method of manufacturing the same
CN112992857B (zh) 侧壁互连结构中带散热管道的半导体装置及其制造方法及电子设备
US11705454B2 (en) Active regions via contacts having various shaped segments off-set from gate via contact
CN112582377B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
TW202109629A (zh) 半導體裝置及其形成方法
CN110970379B (zh) 金属化叠层及其制造方法及包括金属化叠层的电子设备
CN112582375B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN112582374B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
CN112582376B (zh) 带侧壁互连结构的半导体装置及其制造方法及电子设备
TWI731390B (zh) 互連結構、電路及包括該互連結構或電路的電子設備
CN114975270A (zh) 半导体装置
TW202220168A (zh) 半導體元件及其形成方法
TW202412177A (zh) 半導體裝置及其形成方法
CN117374076A (zh) 3ds fet及其制造方法
CN113270367A (zh) 半导体装置的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant