CN112992737A - 晶圆级芯片的可转移结构及其转移方法 - Google Patents
晶圆级芯片的可转移结构及其转移方法 Download PDFInfo
- Publication number
- CN112992737A CN112992737A CN202110184293.3A CN202110184293A CN112992737A CN 112992737 A CN112992737 A CN 112992737A CN 202110184293 A CN202110184293 A CN 202110184293A CN 112992737 A CN112992737 A CN 112992737A
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- chips
- corrosion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 239000000463 material Substances 0.000 claims abstract description 79
- 238000002161 passivation Methods 0.000 claims abstract description 12
- 238000005536 corrosion prevention Methods 0.000 claims abstract description 8
- 238000005260 corrosion Methods 0.000 claims description 101
- 230000007797 corrosion Effects 0.000 claims description 99
- 238000006056 electrooxidation reaction Methods 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 26
- 239000003792 electrolyte Substances 0.000 claims description 21
- 238000003892 spreading Methods 0.000 claims description 20
- 230000007480 spreading Effects 0.000 claims description 20
- 239000002061 nanopillar Substances 0.000 claims description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052980 cadmium sulfide Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- PFNQVRZLDWYSCW-UHFFFAOYSA-N (fluoren-9-ylideneamino) n-naphthalen-1-ylcarbamate Chemical compound C12=CC=CC=C2C2=CC=CC=C2C1=NOC(=O)NC1=CC=CC2=CC=CC=C12 PFNQVRZLDWYSCW-UHFFFAOYSA-N 0.000 claims description 4
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 10
- 238000001039 wet etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 234
- 238000005530 etching Methods 0.000 description 40
- 230000008569 process Effects 0.000 description 36
- 238000012546 transfer Methods 0.000 description 16
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 235000006408 oxalic acid Nutrition 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000003112 inhibitor Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000002073 nanorod Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
- H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Led Devices (AREA)
Abstract
本申请提供了一种晶圆级芯片的可转移结构，其包括依次设置的衬底、腐蚀牺牲层、芯片本体层和芯片驱动电路板，其中，所述腐蚀牺牲层为连续的层结构，且包含掺杂的第一半导体材料，所述掺杂的第一半导体材料中的载流子浓度为1×1018‑50×1018cm‑3，所述芯片本体层包括多个经钝化防腐蚀处理的芯片，所述多个芯片彼此分离且至少部分芯片通过固定其上的芯片电极与所述芯片驱动电路板连接。该结构可以实现一次性将大量的芯片转移到芯片驱动电路板上。由于本申请的晶圆级芯片的可转移结构可以通过湿法腐蚀的方式实现晶圆级芯片的巨量转移，因此避免了激光剥离技术存在的引入大的应力等问题。
Description
技术领域
本申请涉及半导体材料制备领域，特别涉及晶圆级芯片的可转移结构及其转移方法。
背景技术
近年来，随着半导体微LED和电子器件技术的发展，高速度高良率的巨量芯片的集成转移技术随之兴起，特别对应于巨量芯片的晶圆级芯片制备转移封装技术，引起了研究者的格外关注。目前通常是先采用激光剥离整片芯片后再进行巨量转移。但激光剥离容易引入大的应力，从而导致芯片可靠性降低，影响器件的使用寿命。
发明内容
本申请的目的在于提供一种晶圆级芯片的可转移结构及其转移方法，至少用于避免激光剥离技术所存在的问题。
本申请第一方面提供了一种晶圆级芯片的可转移结构，包括依次设置的衬底、腐蚀牺牲层、芯片本体层和芯片驱动电路板，其中，
所述腐蚀牺牲层为连续的层结构，且包含掺杂的第一半导体材料，所述掺杂的第一半导体材料中的载流子浓度为1×1018-50×1018cm-3，
所述芯片本体层包括多个经钝化防腐蚀处理的芯片，所述多个芯片彼此分离且至少部分芯片通过固定其上的芯片电极与所述芯片驱动电路板连接。
在本申请的一些实施方式中，所述衬底上形成有微纳米柱结构。
在本申请的一些实施方式中，在所述衬底上生长有模板层，所述模板层包含第二半导体材料，优选地，所述模板层形成有微纳米柱结构。
在本申请的一些实施方式中，所述微纳米柱结构满足如下至少一项特征：
所述微纳米柱的高度为0.5-50um，
所述微纳米柱的横截面尺寸为0.1-50um，
相邻两个微纳米柱的间隙为0.1-10um。
在本申请的一些实施方式中，还包括形成于腐蚀牺牲层和芯片本体层之间的腐蚀阻挡层；所述腐蚀阻挡层包含掺杂的第三半导体材料或非掺杂的第四半导体材料，其中所述掺杂的第三半导体材料中的载流子浓度为1×1015-1×1018cm-3，且掺杂的第三半导体材料中的载流子浓度不大于掺杂的第一半导体材料中的载流子浓度的1/10。
在本申请的一些实施方式中，还包括形成于腐蚀牺牲层和腐蚀阻挡层之间的电流扩展层，所述电流扩展层包含掺杂的第五半导体材料，所述掺杂的第五半导体材料中的载流子浓度为0.4×1019-10×1019cm-3；优选地，所述电流扩展层满足如下至少一项特征：
所述电流扩展层的厚度为5-100nm；
所述掺杂的第五半导体材料中的载流子浓度至少为所述掺杂的第一半导体材料中的载流子浓度的4倍，优选为4-10倍。
在本申请的一些实施方式中，所述衬底选自蓝宝石衬底、氮化物衬底、碳化硅衬底、硅衬底、硒化锌衬底或硫化镉衬底。
在本申请的一些实施方式中，所述芯片具体为发光二极管芯片、电子器件芯片、激光器芯片或探测器芯片。
在本申请的一些实施方式中，其特征在于，所述第一半导体材料、第二半导体材料、第三半导体材料、第四半导体材料和第五半导体材料分别独立地选自Ⅲ-Ⅴ族半导体材料或Ⅱ-Ⅵ族半导体材料。
本申请第二方面提供了前述的晶圆级芯片的可转移结构的转移方法，包括：
将所述晶圆级芯片的可转移结构置于电解液中，
将芯片驱动电路板连接电源的阳极，在电解液中插入电极连接电源的阴极，
使至少部分芯片通电，以使所述至少部分芯片对应的腐蚀牺牲层进行电化学腐蚀，从而实现所述至少部分芯片与所述衬底剥离。
有益效果
本申请提供的晶圆级芯片的可转移结构，包括依次设置的衬底、腐蚀牺牲层、芯片本体层和芯片驱动电路板，该结构可以采用电化学腐蚀方法，通过电解液去除腐蚀牺牲层，从而实现芯片本体层与衬底的剥离，由此可以实现一次性将大量的芯片转移到芯片驱动电路板上。由于本申请的晶圆级芯片的可转移结构可以通过湿法腐蚀的方式实现晶圆级芯片的巨量转移，因此避免了激光剥离技术存在的引入大的应力等问题。
附图说明
图1为实施例1中形成的彼此分离的芯片的示意图；
图2为实施例1中芯片与芯片驱动电路板连接后的结构示意图；
图3为实施例2中形成的彼此分离的芯片的示意图；
图4为实施例2中芯片与芯片驱动电路板连接后的结构示意图。
图中，110-衬底；120-模板层；120A-微纳米柱；120B-微纳米柱间隙；130-腐蚀牺牲层；140-芯片；150-芯片间隙；160-芯片驱动电路板；170-芯片电极；170A-芯片N电极；170B-芯片P电极；180-电流扩展层；190-腐蚀阻挡层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将对本申请的技术方案进行清楚、完整地描述。
需要说明的是，本申请中所用的术语一般为本领域技术人员常用的术语，如果与常用术语不一致，以本申请中的术语为准。
本文中，术语“微纳米柱”是指至少一个维度尺寸在10纳米～100微米的柱状晶体。
本文中，术语“微纳米柱的高度”是指微纳米柱的顶面至衬底表面之间的距离。
本文中，术语“微纳米柱的横截面尺寸”是指微纳米柱的横截面上任意两点之间的距离的最大值。
本文中，术语“多个”是指两个或两个以上。
本文中，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面对本申请提供的可转移结构进行具体的说明。
衬底
本申请对于衬底没有特别的限定。可以采用公知且合适的任何衬底。示例性地，可以采用公知的蓝宝石衬底、氮化物衬底(例如AlN单晶衬底或GaN单晶衬底)、碳化硅衬底、硅衬底、硒化锌衬底或硫化镉衬底。可以根据具体的半导体材料种类选择合适的衬底。例如，Ⅲ-Ⅴ族半导体材料可以选择蓝宝石衬底、氮化物衬底、碳化硅衬底、硅衬底等。Ⅱ-Ⅵ族半导体材料可以选择硒化锌衬底或硫化镉衬底等。
在本申请的一些实施方式中，可以在衬底上直接生长腐蚀牺牲层。
在本申请的一些优选实施方式中，可以采用形成有微纳米柱，优选为微纳米柱阵列的衬底。例如，在采用GaN或者AlN作为衬底时，可以直接在这些衬底上刻蚀出微纳米柱，然后在其上生长腐蚀牺牲层。由于微纳米柱之间存在一定的空隙，因此在采用电化学腐蚀工艺剥离并转移芯片时，电解液可以进入到这些空隙中，从腐蚀牺牲层的下方与腐蚀牺牲层充分的接触。这样，电解液不仅可以从侧面对腐蚀牺牲层进行腐蚀，更可以从腐蚀牺牲层的下方进行腐蚀，腐蚀速度更快，有效地提高了腐蚀效率。
模板层
在本申请的另一些实施方式中，可以先在衬底上生长模板层，继而在该模板层上形成腐蚀牺牲层。在此实施方式中，衬底可以不进行图形化处理。
本申请的模板层可以包含第二半导体材料或由其组成。可以采用公知的材料沉积技术在衬底上生长第二半导体材料的外延层作为模板层。在本申请的一些优选实施方式中，可以采用本领域公知的刻蚀技术在该外延层上刻蚀出微纳米柱结构，优选为微纳米柱阵列结构，从而形成表面具有微纳米柱形貌的模板层。如前所述，由于微纳米柱之间存在一定的空隙，因此在采用电化学腐蚀工艺剥离并转移芯片时，电解液可以进入到这些空隙中，从腐蚀牺牲层的下方与腐蚀牺牲层充分的接触。这样，电解液不仅可以从侧面对腐蚀牺牲层进行腐蚀，更可以从腐蚀牺牲层的下方进行腐蚀，腐蚀速度更快，有效地提高了腐蚀效率。
此外，由于被腐蚀的半导体材料需要一定浓度的掺杂，才能保证形成电化学腐蚀所需要电回路。因此为防止电化学腐蚀工艺腐蚀模板层或衬底(例如GaN或者AlN衬底)，第二半导体材料不掺杂特定元素。这样模板或衬底层不会被腐蚀，从而使得模板层或衬底可以重复利用，降低剥离成本。
在本申请的一些实施方式中，模板层的微纳米柱可以裸露出衬底。在此实施方式中，对第二半导体材料的外延层的刻蚀程度高，微纳米柱之间彼此分离，并不相连。
在本申请的另一些实施方式中，微纳米柱可以不裸露出衬底。在此实施方式中，对第二半导体材料的外延层的刻蚀程度低，各微纳米柱的底部通过一层残余的第二半导体外延彼此连接。
对于微纳米柱的形貌没有特别的限定。其可以是圆柱型，棱柱型，也可以上下尺寸有所不同，其侧面也可以倾斜，均不影响后续的腐蚀效果。
在本申请的一些实施方式中，微纳米柱的高度为0.5～50um，
微纳米柱的横截面尺寸为0.1-50um，和/或
相邻两个微纳米柱的间隙为0.1-10um。
发明人发现，当微纳米柱的高度在0.5um以上、横截面尺寸在0.1um以上、和/或微纳米柱的间隙在0.1um以上时，电化学腐蚀的效率更高。但是当微纳米柱的高度高于50um、横截面尺寸大于50um、和/或微纳米柱的间隙大于10um时，可转移结构的制备成本过高。
腐蚀牺牲层
本申请的腐蚀牺牲层包含掺杂的第一半导体材料或由其组成。第一半导体材料中的载流子浓度为1×1018-50×1018cm-3。发明人发现，当掺杂的第一半导体材料中的载流子浓度在上述范围内时，可以保证电化学腐蚀工序快速、高效地进行，从而实现芯片的剥离。
腐蚀牺牲层可以采用公知的外延生长技术来形成。并可以通过控制调整外延生长工艺的相关参数来获得不同形貌的腐蚀牺牲层。可以根据半导体芯片的具体要求来选择生长不同形貌的腐蚀牺牲层。
由于电化学腐蚀需要腐蚀牺牲层有连续电流，因此腐蚀牺牲层必须是具有一定厚度的连续层结构，为进一步保证化学腐蚀过程的可靠性，在本申请的一些实施方式中，连续成膜的腐蚀牺牲层厚度优选大于100nm。进一步地，考虑到微纳米柱的间距以及成本等因素，腐蚀牺牲层厚度更优选为1-3μm。
腐蚀阻挡层
在本申请的一些实施方式中，可以在腐蚀牺牲层上生长腐蚀阻挡层，然后在腐蚀阻挡层上形成芯片本体层。
本申请的腐蚀阻挡层可以包含掺杂的第三半导体材料或非掺杂的第四半导体材料或由其组成。具体可以根据芯片的结构来选择合适的半导体材料形成腐蚀阻挡层。其中掺杂的第三半导体材料中的载流子浓度为1×1015-1×1018cm-3，且掺杂的第三半导体材料中的载流子浓度不大于掺杂的第一半导体材料中的载流子浓度的1/10。而对于非掺杂的第四半导体材料，由于没有掺杂，所以其载流子浓度通常都不大于掺杂的第一半导体材料中的载流子浓度的1/10。
本申请的晶圆级芯片的可转移结构经过剥离后，分为两部分，其中第一部分包括衬底和任选的模板层，第二部分包括芯片本体层和芯片驱动电路板和任选的腐蚀阻挡层。其中，在腐蚀阻挡层存在的情况下，腐蚀阻挡层无需除，可以与芯片和芯片驱动电路板一起进行后续的半导体器件加工工序。
电流扩展层
在本申请的一些实施方式中，可以直接在腐蚀牺牲层上生长电流扩展层，然后在电流扩展层上生长本腐蚀阻挡层。电流扩展层包含掺杂的第五半导体材料，第五半导体材料中的载流子浓度为0.4×1019-10×1019cm-3。在本申请的一些实施方式中，第五半导体中的载流子浓度至少为第一半导体材料中的载流子浓度的4倍，优选为4-10倍。在本申请的另一些实施方式中，电流扩展层厚度为5-100nm。通过设置电流扩展层，可以使得在电化学腐蚀过程中，腐蚀电流在被腐蚀的结构中分布的更均匀，从而使得被腐蚀结构的不同位置处的腐蚀速率更均匀。可以想到的是，在腐蚀完毕后，电流扩展层与腐蚀牺牲成一起被腐蚀去除。
芯片本体层
在本申请的一些实施方式中，芯片本体层包括多个经钝化防腐蚀处理的芯片，所述多个芯片彼此分离且至少部分芯片通过固定其上的芯片电极与所述芯片驱动电路板连接。
在本申请的一些实施方式中，芯片本体层中的全部芯片均通过固定其上的芯片电极与芯片驱动电路板连接。对于这种连接结构，在后续的剥离、转移过程中，全部的芯片将被转移到驱动电路板上。
在本申请的另一些实施方式中，芯片本体层中只有部分芯片通过固定其上的芯片电极与芯片驱动电路板连接。可以根据转移需要选择与芯片驱动电路板连接的芯片。来对于这种连接结构，在后续的剥离、转移过程中，只有需要转移的芯片会被转移到驱动电路板上。
对于芯片的类型，本申请没有特别的限定。示例性地，芯片可以为发光二极管芯片、电子器件芯片、激光器芯片或探测器芯片。这些半导体芯片的结构是公知的。例如发光二极管的结构包括P型半导体层、有源区和N型半导体层。电子器件的结构包括沟道层和势垒层。激光器的结构包括光波导层、N型半导体层、有源区和P型半导体层。探测器的结构包括P型半导体层(或金属半导体形成肖特基势垒)、有源层和N型半导体层。由于本领域技术人员熟知这些芯片的结构以及其形成技术，因此，在腐蚀阻挡层上形成所需要的半导体芯片对于本领域技术人员来说是完全可以实现的，本发明在此无需赘述。
半导体材料
本申请对于半导体材料的种类没有具体的限定。可以采用公知且合适的半导体材料。在本申请的一些实施方式中，第一半导体材料、第二半导体材料、第三半导体材料、第四半导体材料和第五半导体材料分别独立地选自Ⅲ-Ⅴ族半导体材料。更为具体地，Ⅲ-Ⅴ族半导体材料可以选自GaN、AlN、InN及其三元、四元化合物，以及GaAs、AlAs、GaP、InP及其三元、四元化合物。
在本申请的另一些实施方式中，第一半导体材料、第二半导体材料、第三半导体材料、第四半导体材料和第五半导体材料分别独立地选自Ⅱ-Ⅵ族半导体材料；更为具体地，Ⅱ-Ⅵ族半导体材料可以选自ZnO、ZnS、CdS、CdSe及其三元、四元化合物。
此外，本申请的晶圆级芯片的可转移结构的一些组成部分，例如腐蚀牺牲层、腐蚀阻挡层以及电流扩展层等需要使用掺杂的半导体材料。对于掺杂物的种类没有特别的限定。通常可以用于掺杂的杂质包括但不限于硅等。通过掺杂可以在半导体材料中形成载流子，以使各组成部分达到相应的载流子浓度。
芯片驱动电路板
本申请中，芯片驱动电路板上形成有芯片的驱动电路，在芯片的后续应用中，芯片通过驱动电路实现其功能。对于芯片驱动电路板以及具体的驱动电路，本发明没有特别的限定。本领域技术人员可以采用已知的技术来实现。
在本申请中，可以先在腐蚀阻挡层上生成芯片所需的外延层，然后按照预先设计的芯片图形，在芯片外延层上进行刻蚀，使该外延层形成多个具有预设图形的芯片，各芯片之间彼此分离。然后在各芯片上按芯片所需固定相应的电极，并对芯片的其余部分进行钝化防腐蚀处理。最后根据需要将至少部分芯片通过芯片电极与芯片驱动电路板连接。
晶圆级芯片的可转移结构的制备
在本申请的一些实施方式中，晶圆级芯片的可转移结构的制备方法可以包括：
在衬底上形成腐蚀牺牲层，
在腐蚀牺牲层上形成芯片本体层，所述芯片本体层包括多个经钝化防腐蚀处理的芯片，所述多个芯片彼此分离；
将至少部分芯片通过固定其上的芯片电极与所述芯片驱动电路板连接。
在本申请的一些实施方式中，可以在衬底上直接生长腐蚀牺牲层。优选地，所述衬底为形成有微纳米柱结构的衬底。
在本申请的另一些实施方式中，在衬底上形成腐蚀牺牲层包括在衬底上生长模板层，然后在该模板成上生长腐蚀牺牲层。优选地，模板层形成有微纳米柱结构。
在本申请的一些实施方式中，在腐蚀牺牲层上形成芯片本体层包括：
在腐蚀牺牲层上生长腐蚀阻挡层，然后在腐蚀阻挡层上生长芯片本体层。
在本申请的另一些实施方式中，在腐蚀牺牲层上形成芯片本体层包括：在腐蚀牺牲层上生长电流扩展层，在电流扩展层上生长腐蚀阻挡层，在腐蚀阻挡层上生长芯片本体层。
在本申请的又一些实施方式中，形成芯片本体层包括：先形成芯片所需的外延层，然后按照预先设计的芯片图形，在外延层上进行刻蚀，使外延层形成多个具有预设图形的芯片，各芯片之间彼此分离。然后在各芯片上按芯片所需固定相应的电极，并对芯片的其余部分进行钝化处理。最后将芯片通过电极与芯片驱动电路板连接。
在本申请的一些实施方式中，可以采用金属共晶焊接、导电胶粘接等方式将芯片通过芯片电极与芯片驱动电路板连接。
本申请的晶圆级芯片的可转移结构可以按照上述的步骤，使用公知的相关技术来制备。
示例性地，模板层、腐蚀牺牲层、腐蚀阻挡层、电流扩展层和芯片本体层等可以采用氢化物气相外延(HVPE)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或化学气相沉积(CVD)等工艺制备。优选采用MOCVD技术。MOCVD具有薄膜控制精度高、材料质量好、产能高、成本低等诸多优势，非常适合薄膜外延层的产业化生产，其生长条件包括外延生长的过程中的反应室温度、压力、Ⅲ-Ⅴ族源或Ⅱ-Ⅵ族源流量比、载气、气流等。通过控制这些条件，就可以得到想要的半导体外延层。
在本申请的一些实施方式中，采用MOCVD技术来生长腐蚀牺牲层。在存在微纳米柱的情况下，根据半导体材料的MOCVD外延生长特性，腐蚀牺牲层会从微纳米柱上开始生长，生长方向包括横向和纵向，此种侧向外延生长过程会有利于从微纳米柱上延伸的位错转弯，转弯的位错在生长过程中会湮灭，从而大大降低了腐蚀牺牲层及其上层芯片本体层的位错密度，提高了半导体芯片的晶体质量。
衬底以及模板层的微纳米柱结构，以及优选的微纳米柱阵列结构的形成可以采用公知的技术来现实。示例性地，对于衬底而言，可以通过公知的刻蚀方式在衬底，例如GaN或者AlN衬底上形成微纳米柱结构。
对于模板层而言，可以在衬底上生长一定厚度的第二半导体外延层后，在其上形成二氧化硅掩膜层。然后根据预设的微纳米柱阵列形状在掩膜层上进行光刻，形成相应的裸露出第二半导体外延层的窗口。进一步通过湿法或干法刻蚀技术对窗口下方的第二半导体外延层进行刻蚀，控制刻蚀条件从而刻蚀出所需深度。最后，将剩余的二氧化硅掩膜层去除，即得到包含微纳米柱结构的模板层。
对芯片的钝化防腐蚀处理工艺，本申请没有特别的限定。可以采用公知且合适的工艺来实现。示例性地，可以用等离子体增强化学气相沉积(PECVD)蒸镀氮化硅(或氧化硅)保护层的方式来对芯片进行钝化防腐蚀处理。
晶圆级芯片的转移
本申请通过在衬底上一次性构建出晶圆级的芯片，然后根据所需将芯片与驱动电路板连接，再通过电化学腐蚀工艺，将芯片与衬底相剥离，最终实现了将巨量芯片转移到芯片驱动电路板上。
电化学腐蚀是一种公知的腐蚀工艺。其具体的操作过程以及工艺参数也是技术人员所熟知的。发明人设计将已知的电化学腐蚀工艺应用于本申请的具有特定结构的可转移结构中，从而实现了晶圆级芯片的转移。
在本申请的一些实施方式中，晶圆级芯片的可转移结构的转移方法，可以包括：
将所述晶圆级芯片的可转移结构置于电解液中，
将芯片驱动电路板连接电源的阳极，在电解液中插入一电极连接电源的阴极，
使与芯片驱动电路板连接的芯片通电，以使该部分芯片对应的腐蚀牺牲层进行电化学腐蚀，从而实现该部分芯片与所述衬底剥离。
在本申请的一些实施方式中，在芯片本体层中的全部芯片均与芯片驱动电路板连接的情况下，可以通过芯片驱动电路控制每个芯片均通电，由此，所有的芯片对应的腐蚀牺牲层与电解液形成电回路，进行电化学腐蚀，从而将所有芯片对应的腐蚀牺牲层去除(即晶圆级芯片的可转移结构的全部腐蚀牺牲层)，最终实现将全部的芯片转移到芯片驱动电路板上。
在本申请的另一些实施方式中，在芯片本体层中的部分芯片与芯片驱动电路板连接，且在晶圆级芯片的可转移结构存在微纳米柱结构的情况下，可以通过芯片驱动电路控制该部分芯片通电，由此，通电芯片对应的腐蚀牺牲层连入电化学腐蚀的通电电路中进行电化学腐蚀，当芯片对应的腐蚀牺牲层完全去除后，即可实现所需芯片的转移。
采用电化学腐蚀技术进行腐蚀，通过控制腐蚀电压、以及调整被腐蚀半导体的晶体质量、掺杂量、电解液浓度等参数能够实现腐蚀过程可控。
此外，传统激光剥离工艺对芯片产生的热损伤和应力损伤会导致部分芯片失效，而部分芯片的失效会导致晶圆级芯片器件的制备出现部分芯片不良，从而严重影响晶圆级芯片的批量转移可靠性。本申请通过电化学腐蚀方法剥离芯片，通过对芯片的钝化防腐蚀处理，可以保证仅腐蚀牺牲层以及任选的电流扩展层，能够实现高效率、低成本、高良率地从衬底上剥离并转移芯片，腐蚀过程可控且无芯片损伤，因此可以大幅提升晶圆级芯片批量转移的可靠性。而且相比于激光剥离技术，其剥离成本更低。
进一步地，在电化学腐蚀牺牲层之前根据预先设计的芯片图形进行芯片间隙的刻蚀，可以刻蚀到腐蚀牺牲层为止，也可以直至刻蚀穿腐蚀牺牲层为止。基于此，当腐蚀牺牲层被去除后，可以直接实现相邻芯片的分离，无需再采用传统的工艺再进行芯片的切割。相比传统的芯片切割工艺所需数十微米间隙，本申请提供的可转移结构的芯片间隙范围可低至几百纳米或1-2微米，由此可以大幅减小芯片外延层上无效面积，减少浪费。特别有利的是，对于小尺寸芯片(如微LED等微米级芯片器件)而言，可以大幅提升有效面积和外延层利用率。由于在电化学腐蚀前芯片均通过固定于其上的电极连接在驱动电路上，因此在通电并使需要被转移的芯片的驱动电路闭合后，相应芯片对应的腐蚀牺牲层均连入通电的用于电化学腐蚀的电路中，这样保证了电化学腐蚀过程中不会出现因靠近设置电极近的腐蚀牺牲层先腐蚀而导致的腐蚀中断，同时可以保证腐蚀过程中各芯片对应的腐蚀牺牲层的电压降一致，从而提高腐蚀均匀性和牺牲层的腐蚀完整性。此外，由于采用电化学腐蚀，因此只有具有一定载流子浓度的腐蚀牺牲层以及任选地电流扩展层能够被腐蚀，衬底以及模板层不会被腐蚀，因此衬底以及模板层均可以重复利用，生产效率大大提高，成本大大降低。
在本申请的一些实施方式中，电解液可以采用浓度范围为0.01～30mol/L的氢氟酸、硝酸或草酸溶液。优选地，电解液的浓度为0.1～1mol/L。通过采用价格低廉的氢氟酸、硝酸和草酸溶液做电解液，可以进一步降低剥离成本。而且腐蚀成品率高。此外，优选采用低浓度0.1～1mol/L的电解液，特别是草酸溶液对人伤害小，使得整个电化学腐蚀过程操作风险小。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，以下实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
实施例1晶圆级芯片的可转移结构的制备以及全部芯片的转移
在蓝宝石衬底上采用MOCVD方法生长一层GaN模板层，然后采用MOCVD方法在GaN模板层上生长一层高掺杂的n型GaN腐蚀牺牲层，腐蚀牺牲层厚度3um，载流子浓度为10×1018cm-3。
在腐蚀牺牲层上按照电子器件芯片的结构形成芯片所需的外延层。
按照芯片的尺寸采用干法刻蚀工艺在外延层上刻蚀芯片间隙，刻蚀到腐蚀牺牲层停止，如图1所示。然后在芯片上制作电极并在芯片的非腐蚀区域进行钝化防腐蚀处理，防止在电化学腐蚀过程中由于芯片中部分结构掺杂浓度较高而导致被腐蚀。
准备用于晶圆级芯片转移的芯片驱动电路板，然后采用金属共晶焊接方法将全部的芯片通过电极和芯片驱动电路板焊接完毕，如图2所示，如此每个芯片都可以连接在电路板里的电路中。
然后采用0.3M的草酸溶液作为电解液，采用金属铂棒连接电源阴极，将芯片驱动电路连接电源阳极，控制所有芯片的驱动电路闭合，由此所有芯片对应的腐蚀牺牲层均连入通电的用于电化学腐蚀的电路中，通电后进行电化学腐蚀，去除阳极的n型GaN腐蚀牺牲层。
由于通过芯片驱动电路连接了每个芯片，通电后每个芯片对应的腐蚀牺牲层相当于并联连入电路中。基于这种并联的设计，可以实现所有芯片下方的腐蚀牺牲层都能腐蚀干净。待腐蚀牺牲层腐蚀干净后，即可实现将晶圆级的芯片一次性全部从衬底(带模板层)转移到芯片驱动电路板上。
而且由于采用了高掺杂腐蚀牺牲层结合钝化保护层，可以保证电化学腐蚀时只有腐蚀牺牲层被电化学腐蚀剥离掉，而芯片完全不受影响，因此可以实现100％良率的芯片晶圆级转移。
实施例2晶圆级芯片的可转移结构的制备以及部分芯片的转移
在蓝宝石衬底上采用HVPE方法生长一层非掺杂的高质量厚膜GaN基板，GaN基板厚30um，然后做好掩膜并采用ICP(感应耦合等离子体)刻蚀工艺将GaN基板刻蚀成周期分布的微纳米柱阵列，GaN直接刻蚀至衬底表面，微纳米柱高度30um，横截面尺寸为1-5um，间隙范围1-5um。
在微纳米柱上采用MOCVD方法生长一层具有一定掺杂浓度的Si掺杂n型GaN腐蚀牺牲层，其载流子浓度为8×1018cm-3。生长厚度5um，腐蚀牺牲层需要长成连续的平整薄膜，确保上层器件及结构生长的高质量。然后在平整的GaN腐蚀牺牲层上生长10nm厚度的GaN电流扩展层，载流子浓度为5×1019cm-3，可以使腐蚀牺牲层与电解液接触面上的电流均匀性更好，腐蚀速度一致性更好。再在电流扩展层上生长一层非掺杂的GaN腐蚀阻挡层，非掺杂的腐蚀阻挡层背景载流子浓度一般低于1×1016cm-3，极低的背景载流子浓度可以保证后续的电化学腐蚀过程在腐蚀完腐蚀牺牲层和电流扩展层之后就会在此中断。最后在非掺杂的GaN腐蚀阻挡层上生长微LED器件本体。由于电化学腐蚀终止于腐蚀阻挡层，因此保证了电化学腐蚀过程中芯片不会在腐蚀过程中被破坏。
在腐蚀牺牲层上按照微LED芯片的结构形成芯片所需的外延层。
按照预设的微LED芯片尺寸，采用干法刻蚀工艺在外延层上刻蚀芯片间隙，刻蚀穿过腐蚀牺牲层到微纳米柱，如图3所示。然后在芯片上制作电极并在芯片的非腐蚀区域进行钝化防腐蚀处理，防止在电化学腐蚀过程中由于芯片中部分结构掺杂浓度较高而导致被腐蚀。
准备用于晶圆级芯片转移的芯片驱动电路板，然后采用金属共晶焊接方法将需要转移的芯片通过电极和芯片驱动电路板焊接完毕，芯片驱动电路板制作成对每个芯片独立地控制通电。
然后采用0.3M的草酸溶液作为电解液，采用金属铂棒连接电源阴极，将芯片驱动电路连接电源阳极，控制需要转移的部分芯片的驱动电路闭合，由此该部分芯片对应的腐蚀牺牲层以及电流扩展层连入通电的用于电化学腐蚀的电路中，通电后进行电化学腐蚀，去除这些腐蚀牺牲层以及电流扩展层。由于芯片驱动电路板可以独立控制每个芯片是否通电，而且腐蚀牺牲层下面是微米柱阵列，里面充满了电解液，电解液与每个芯片下面的腐蚀牺牲层都接触，这样可以根据转移需要选择所需芯片通电，通电芯片对应的腐蚀牺牲层以及电流扩展层均连入通电的用于电化学腐蚀的电路中，这样通电的芯片下方的腐蚀牺牲层以及电流扩展层就会被腐蚀，而且由于芯片间的腐蚀牺牲层以及电流扩展层已经被刻蚀，所以每个芯片的腐蚀牺牲层以及电流扩展层是独立的，在腐蚀过程中就会独立的腐蚀掉通电芯片对应的腐蚀牺牲层以及电流扩展层，从而可以实现芯片的选择性腐蚀剥离。
而且由于采用了高掺杂腐蚀牺牲层结合钝化保护层，可以保证电化学腐蚀时只有腐蚀牺牲层和电流扩展层被电化学腐蚀剥离掉，而芯片完全不受影响，因此，可以实现100％良率的芯片晶圆级转移。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域中的技术人员来说，本申请可以有各种修改和变化。凡在本申请的主旨和原则之内所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种晶圆级芯片的可转移结构，其特征在于，包括依次设置的衬底、腐蚀牺牲层、芯片本体层和芯片驱动电路板，其中，
所述腐蚀牺牲层为连续的层结构，且包含掺杂的第一半导体材料，所述掺杂的第一半导体材料中的载流子浓度为1×1018-50×1018cm-3，
所述芯片本体层包括多个经钝化防腐蚀处理的芯片，所述多个芯片彼此分离且至少部分芯片通过固定其上的芯片电极与所述芯片驱动电路板连接。
2.根据权利要求1所述的晶圆级芯片的可转移结构，其特征在于，所述衬底上形成有微纳米柱结构。
3.根据权利要求1所述的晶圆级芯片的可转移结构，其特征在于，在所述衬底上生长有模板层，所述模板层包含第二半导体材料，优选地，所述模板层形成有微纳米柱结构。
4.根据权利要求2或3所述的晶圆级芯片的可转移结构，其特征在于，所述微纳米柱结构满足如下至少一项特征：
所述微纳米柱的高度为0.5-50um，
所述微纳米柱的横截面尺寸为0.1-50um，
相邻两个微纳米柱的间隙为0.1-10um。
5.根据权利要求1所述的晶圆级芯片的可转移结构，其特征在于，还包括形成于腐蚀牺牲层和芯片本体层之间的腐蚀阻挡层；所述腐蚀阻挡层包含掺杂的第三半导体材料或非掺杂的第四半导体材料，其中所述掺杂的第三半导体材料中的载流子浓度为1×1015-1×1018cm-3，且掺杂的第三半导体材料中的载流子浓度不大于掺杂的第一半导体材料中的载流子浓度的1/10。
6.根据权利要求5所述的晶圆级芯片的可转移结构，其特征在于，还包括形成于腐蚀牺牲层和腐蚀阻挡层之间的电流扩展层，所述电流扩展层包含掺杂的第五半导体材料，所述掺杂的第五半导体材料中的载流子浓度为0.4×1019-10×1019cm-3；优选地，所述电流扩展层满足如下至少一项特征：
所述电流扩展层的厚度为5-100nm；
所述掺杂的第五半导体材料中的载流子浓度至少为所述掺杂的第一半导体材料中的载流子浓度的4倍，优选为4-10倍。
7.根据权利要求1所述的晶圆级芯片的可转移结构，其特征在于，所述衬底选自蓝宝石衬底、氮化物衬底、碳化硅衬底、硅衬底、硒化锌衬底或硫化镉衬底。
8.根据权利要求1所述的晶圆级芯片的可转移结构，其特征在于，所述芯片具体为发光二极管芯片、电子器件芯片、激光器芯片或探测器芯片。
9.根据权利要求1-4中任一项所述的晶圆级芯片的可转移结构，其特征在于，所述第一半导体材料、第二半导体材料、第三半导体材料、第四半导体材料和第五半导体材料分别独立地选自Ⅲ-Ⅴ族半导体材料或Ⅱ-Ⅵ族半导体材料。
10.权利要求1-9中任一项所述的晶圆级芯片的可转移结构的转移方法，其特征在于，包括：
将所述晶圆级芯片的可转移结构置于电解液中，
将芯片驱动电路板连接电源的阳极，在电解液中插入电极连接电源的阴极，
使所述至少部分芯片通电，以使所述至少部分芯片对应的腐蚀牺牲层进行电化学腐蚀，从而实现所述至少部分芯片与所述衬底剥离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110184293.3A CN112992737B (zh) | 2021-02-08 | 2021-02-08 | 晶圆级芯片的可转移结构及其转移方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110184293.3A CN112992737B (zh) | 2021-02-08 | 2021-02-08 | 晶圆级芯片的可转移结构及其转移方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112992737A true CN112992737A (zh) | 2021-06-18 |
| CN112992737B CN112992737B (zh) | 2023-03-10 |
Family
ID=76393973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110184293.3A Active CN112992737B (zh) | 2021-02-08 | 2021-02-08 | 晶圆级芯片的可转移结构及其转移方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112992737B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420818A (zh) * | 2021-12-20 | 2022-04-29 | 深圳市思坦科技有限公司 | Micro-LED的芯片体、弱化结构及巨量转移方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110124139A1 (en) * | 2009-11-24 | 2011-05-26 | Chun-Yen Chang | Method for manufacturing free-standing substrate and free-standing light-emitting device |
| US20170288087A1 (en) * | 2016-03-29 | 2017-10-05 | X Development Llc | Micro-size devices formed by etch of sacrificial epitaxial layers |
| CN108023001A (zh) * | 2017-11-30 | 2018-05-11 | 武汉大学 | 蚀刻阻挡层结构、含其的外延片及该外延片的制作方法 |
| CN110085518A (zh) * | 2019-05-06 | 2019-08-02 | 南京邮电大学 | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 |
| CN112018033A (zh) * | 2020-08-13 | 2020-12-01 | 华南师范大学 | 一种外延薄膜晶圆级剥离方法及其装置 |
-
2021
- 2021-02-08 CN CN202110184293.3A patent/CN112992737B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110124139A1 (en) * | 2009-11-24 | 2011-05-26 | Chun-Yen Chang | Method for manufacturing free-standing substrate and free-standing light-emitting device |
| US20170288087A1 (en) * | 2016-03-29 | 2017-10-05 | X Development Llc | Micro-size devices formed by etch of sacrificial epitaxial layers |
| CN108023001A (zh) * | 2017-11-30 | 2018-05-11 | 武汉大学 | 蚀刻阻挡层结构、含其的外延片及该外延片的制作方法 |
| CN110085518A (zh) * | 2019-05-06 | 2019-08-02 | 南京邮电大学 | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 |
| CN112018033A (zh) * | 2020-08-13 | 2020-12-01 | 华南师范大学 | 一种外延薄膜晶圆级剥离方法及其装置 |
Non-Patent Citations (1)
| Title |
|---|
| 周俊 等: "《基于微机械的多孔硅牺牲层技术》", 《固体电子学研究与进展》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420818A (zh) * | 2021-12-20 | 2022-04-29 | 深圳市思坦科技有限公司 | Micro-LED的芯片体、弱化结构及巨量转移方法 |
| CN114420818B (zh) * | 2021-12-20 | 2024-04-30 | 深圳市思坦科技有限公司 | Micro-LED的芯片体、弱化结构及巨量转移方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112992737B (zh) | 2023-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2140504B1 (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
| US20210234066A1 (en) | Process for producing adjacent chips comprising led wires and device obtained by the process | |
| CN112993103B (zh) | 可剥离氮化物结构及其剥离方法 | |
| EP1502284B1 (en) | A method of fabricating vertical devices using a metal support film | |
| US9502603B2 (en) | Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same | |
| CN103038901A (zh) | 半导体模板衬底、使用半导体模板衬底的发光元件及其制造方法 | |
| KR20120083307A (ko) | 화합물 반도체 결정의 제조 방법, 전자 디바이스의 제조 방법, 및 반도체 기판 | |
| CN111192853B (zh) | 一种基于3d叠层掩模衬底的外延层材料剥离方法 | |
| WO1997041591A1 (en) | Photoelectrochemical wet etching of group iii nitrides | |
| WO2008140254A1 (en) | Method of manufacturing semiconductor substrate having gan layer | |
| CN103999245A (zh) | 半导体装置及制造半导体装置的方法 | |
| CN101542759B (zh) | 半导体晶圆和半导体器件及其制作方法 | |
| CN112992737B (zh) | 晶圆级芯片的可转移结构及其转移方法 | |
| KR20160047759A (ko) | 분리 가능한 기판위에 복수의 태양전지층이 형성되는 다중접합 태양전지의 구조 및 그 제조방법 | |
| KR20050104151A (ko) | 질화물계 반도체 발광다이오드 및 그의 제조방법 | |
| CN110067022B (zh) | 一种单晶GaN纳米线及其制备方法 | |
| US20120258559A1 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
| US20240030381A1 (en) | Method for Producing a Semiconductor Body and Semicondcutor Arrangement | |
| US20160133792A1 (en) | Semiconductor substrate and method of fabricating the same | |
| CN102754225A (zh) | 半导体基底、半导体装置及其制造方法 | |
| KR100586609B1 (ko) | 질화갈륨계 발광 소자의 제조 방법 | |
| KR100663324B1 (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
| KR20060079159A (ko) | 수직전극형 발광 다이오드 및 그 제조 방법 | |
| CN111653934B (zh) | 一种基于立体掩模衬底的半导体激光器制备方法 | |
| JP2010532916A (ja) | 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |