CN112992695A - 光子半导体装置及其制造方法 - Google Patents

光子半导体装置及其制造方法 Download PDF

Info

Publication number
CN112992695A
CN112992695A CN202110438972.9A CN202110438972A CN112992695A CN 112992695 A CN112992695 A CN 112992695A CN 202110438972 A CN202110438972 A CN 202110438972A CN 112992695 A CN112992695 A CN 112992695A
Authority
CN
China
Prior art keywords
photonic
coupler
semiconductor device
chips
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110438972.9A
Other languages
English (en)
Inventor
苏湛
柏艳飞
邹静慧
孟怀宇
沈亦晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Guangzhiyuan Technology Co ltd
Original Assignee
Nanjing Guangzhiyuan Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Guangzhiyuan Technology Co ltd filed Critical Nanjing Guangzhiyuan Technology Co ltd
Priority to CN202110438972.9A priority Critical patent/CN112992695A/zh
Priority to CN202210873121.1A priority patent/CN115241074A/zh
Publication of CN112992695A publication Critical patent/CN112992695A/zh
Priority to TW111114725A priority patent/TWI821997B/zh
Priority to US17/727,223 priority patent/US11853870B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/212—Mach-Zehnder type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G02B6/425—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/21—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference
    • G02F1/225—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure
    • G02F1/2257—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  by interference in an optical waveguide structure the optical waveguides being made of semiconducting material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Biomedical Technology (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明涉及光子集成电路领域，其提供了一种光子半导体装置及其制造方法。本发明将目标光子网络切分成多个子光子网络，所述目标光子网络为对所述光子半导体装置设定的光子网络；所述多个子光子网络形成在多个光子芯片上；所述多个光子芯片上的多个子光子网络通过耦合器连接，得到承载所述目标光子网络的光子半导体装置，其中，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。由此，相对于现有的受限于单个芯片的使用面积的光子网络，本发明的光子半导体装置的光子网络的规模得以成倍的增加，该光子半导体装置的能效、处理速度也得到成倍的提升。

Description

光子半导体装置及其制造方法
技术领域
本发明涉及光子集成电路领域，更为具体而言，涉及光子半导体装置及其制造方法。
背景技术
人工神经网络（Artificial Neural Network，ANN）从信息处理角度对人脑神经元网络进行抽象，建立某种运算模型，按不同的连接方式组成不同的网络。也就是说，神经网络是一种运算模型，由大量的节点（或称神经元）之间相互联接构成。每个节点代表一种特定的输出函数，称为激励函数。每两个节点间的连接都代表一个对于通过该连接信号的加权值，称之为权重，这相当于人工神经网络的记忆。网络的输出则依网络的连接方式，权重值和激励函数的不同而不同。而网络自身通常都是对自然界某种算法或者函数的逼近，也可能是对一种逻辑策略的表达。在寻找一个复杂问题的优化解时，往往需要很大的计算量。数字电子技术的计算能力和速度终将成为人工神经网络发展的瓶颈。
近年来，光子神经网络发展迅速，相比于数字电子技术，其能效和速度有望提高数个数量级。数以万计的光子设备可以集成到单颗芯片中，例如，可对应于与深度学习中64×64或128×128矩阵。然而，由于单颗芯片的使用面积（footprint）有限，难以进一步提高光子神经网络的规模。
发明内容
鉴于上述现有技术缺陷，本发明提供了一种光子半导体装置及其制造方法来进一步提高光子神经网络的规模。
一方面，本发明的实施方式提供了一种光子半导体装置的制造方法，其包括：
将目标光子网络切分成多个子光子网络，所述目标光子网络为对所述光子半导体装置设定的光子网络；
所述多个子光子网络形成在多个光子芯片上；
所述多个光子芯片上的多个子光子网络通过耦合器连接，得到承载所述目标光子网络的光子半导体装置，其中，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。
在本发明的一些实施方式中，所述多个光子芯片上的多个子光子网络通过耦合器连接，得到所述光子半导体装置，包括：
将所述多个光子芯片堆叠起来形成层叠结构，
相邻层的光子芯片上的子光子网络之间通过所述耦合器连接。
在本发明的一些实施方式中，所述多个光子芯片上的多个子光子网络通过耦合器连接，得到所述光子半导体装置，包括：
将所述多个光子芯片平铺布置，
相邻的光子芯片上的子光子网络之间通过所述耦合器连接。
在本发明的一些实施方式中，所述耦合器包括光栅耦合器、绝热耦合器、边缘耦合器中的至少一者。
在本发明的一些实施方式中，所述目标光子网络包括光子神经网络。
在本发明的一些实施方式中，所述光子神经网络包含马赫-曾德尔干涉器网络。
在本发明的一些实施方式中，采用多模干涉器阵列和马赫-曾德尔调制器阵列对所述光子神经网络的输入信号进行芯片内调制。
另一方面，本发明的实施方式提供了一种光子半导体装置，所述光子半导体装置包括多个光子芯片，所述多个光子芯片通过耦合器连接，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。
在本发明的一些实施方式中，所述多个光子芯片构成为层叠结构，相邻层的光子芯片之间通过所述耦合器连接。
在本发明的一些实施方式中，所述多个光子芯片构成为平铺结构，相邻的光子芯片之间通过所述耦合器连接。
在本发明的一些实施方式中，所述耦合器包括光栅耦合器、绝热耦合器、边缘耦合器中的至少一者。
在本发明的一些实施方式中，每个光子芯片上的光子集成电路包括光子神经网络的一部分；
所述多个光子芯片上的光子集成电路通过所述耦合器连接以形成完整的光子神经网络。
在本发明的一些实施方式中，所述光子神经网络包含马赫-曾德尔干涉器网络。
在本发明的一些实施方式中，所述光子神经网络的输入信号通过多模干涉器阵列和马赫-曾德尔调制器阵列进行芯片内调制。
采用本发明实施方式，将光子网络分成多个子网络并形成在多个光子芯片上，将多个光子芯片耦合起来，从而将多个子网络相互连接起来形成完整的光子网络。相对于单个光子芯片承载的光子网络，本发明实施方式所形成的光子网络的规模得以成倍的增加。相应的，本发明实施方式提供的光子半导体装置的能效、处理速度也会得到成倍的提升。
本发明实施方式的各个方面、特征、优点等将在下文结合附图进行具体描述。根据以下结合附图的具体描述，本发明的上述方面、特征、优点等将会变得更加清楚。
附图说明
图1是根据本发明实施方式的光子半导体装置的制造方法的流程图；
图2是示出在本发明一种实施方式中两个光子芯片重叠并通过耦合器连接的示意图；
图3是在本发明一种实施方式的光子神经网络中使用的马赫-曾德尔干涉器的结构示意图；
图4是示出在本发明另一种实施方式中三个光子芯片重叠的光子半导体装置的示意图；
图5示出了将图2所示的光子神经网络的输入信号由芯片外调制替换为芯片内调制的示例；
图6是示出在本发明一种实施方式中将马赫-曾德尔干涉器网络切分为两个子网络并形成光子芯片的示意图；
图7a示出了将图6所示的子网络进行进一步切分并形成在两个光子芯片上的示例；
图7b示出了将图6所示的子网络进行进一步切分并形成在两个光子芯片上的另一示例；
图8示出了将图6所示的光子神经网络的输入信号由芯片外调制替换为芯片内调制的示例；
图9是示出在本发明的另一实施方式中使用的绝热耦合器的原理和结构的示意图。
具体实施方式
为了便于理解本发明技术方案的各个方面、特征以及优点，下面结合附图对本发明进行具体描述。应当理解，下述的各种实施方式只用于举例说明，而非用于限制本发明的保护范围。
图1示出了根据本发明一种实施方式的光子半导体装置的制造方法。所述制造方法包括：
S101，将目标光子网络切分成多个子光子网络，所述目标光子网络是对光子半导体装置设定的光子网络；
S102，所述多个子光子网络形成在多个光子芯片上；
S103，多个光子芯片上的多个子光子网络通过耦合器连接，得到承载所述目标光子网络的光子半导体装置，其中，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。
根据本发明实施方式，目标光子网络的规模相对于单个光子芯片实现的光子网络成倍的增加，因此，相对于现有的受限于单颗芯片的使用面积的光子半导体装置，本发明实施方式的光子半导体装置的光子网络的规模得以增加数倍。相应的，本发明实施方式的光子半导体装置的计算力和能效也得到了相应的改善。
在本发明的一种实施方式中，如图2所示，将光子芯片200贴装在光子芯片100上，并且两个光子芯片通过作为所述光学耦合器的光栅耦合器320、330连接。其中，在光子芯片100上形成有作为子光子网络的第一光子集成电路，该第一光子集成电路的输入侧通过光栅耦合器310输入多个光束，例如4个光束，并且其输出侧的光栅耦合器320与光子芯片200的输入侧光栅耦合器330连接。在光子芯片200上形成有作为另一子光子网络的第二光子集成电路，该第二光子集成电路的输入侧光栅耦合器330与光子芯片100的输出侧光栅耦合器320连接，所述光栅耦合器320、330形成光过孔结构，可将光从光子芯片100耦合到光子芯片200中。由此，所述第一光子集成电路和第二光子集成电路形成一个完整的光子网络。如图2中箭头所示，通过输入侧的光栅耦合器310输入多个光束，所述光束通过光子芯片100上的第一光子集成电路处理后经由光栅耦合器320、330耦合至光子芯片200上的第二光子集成电路进行处理，由此输入的光束经过了完整的光子网络的处理，然后输出到多个光电元件400，所述光电元件400可将经过处理后的光信号转换成电信号并发送至后续处理电路或处理器进行处理。
在根据本发明的一种实施方式中，光子半导体装置包括层叠的两个光子芯片100、200，所述光子芯片100、200通过光栅耦合器连接，所述光栅耦合器能够将光从一个光子芯片100耦合到另一个光子芯片200。
在本发明的另一种实施方式中，如图4所示，光子半导体装置可包括3个光子芯片Chip A、Chip B、Chip C，并且，光子芯片Chip B堆叠在光子芯片Chip A上，光子芯片Chip C堆叠在光子芯片Chip B上，从而构成芯片层叠结构。相邻层的光子芯片之间通过耦合器连接，具体而言，光子芯片Chip A与光子芯片Chip B通过光栅耦合器连接，光子芯片Chip B与光子芯片Chip C通过光栅耦合器连接，由此各个光子芯片上的光子集成电路可形成一个完整的光子网络。
在本发明的其他实施方式中，光子芯片的数量不限于2个、3个，可以是4个或4个以上，将4个或4个上的光子芯片堆叠起来形成层叠结构，相邻层的光子芯片之间通过耦合器连接。
在本发明的一种实施方式中，单个光子芯片上的光子集成电路包括光子神经网络的一部分，多个光子芯片上的光子集成电路通过耦合器连接以形成完整的光子神经网络。其中，所述光子神经网络可包含马赫-曾德尔干涉器（Mach-Zehnder Interferometer，MZI）网络，例如，在图2中，矩形斜线框表示MZI，如图3所示，MZI可包括移相器（Phase shifter）和3dB耦合器，并且可以动态调整。
在本发明的可选实施方式中，光子神经网络的输入信号可由芯片外调制替换为芯片内调制，例如可以采用多模干涉器（Multimode Interferometer，MMI）阵列和马赫-曾德尔调制器（Mach-Zehnder Modulator，MZM）阵列来对所述光子神经网络的输入信号进行芯片内调制。如图5所示，图5左侧示意为芯片外调制出四路不同的调制信号，输入给四个耦合器。图5右侧示意为输入信号由芯片内调制的情况，芯片外对一个耦合器仅输入一路调制信号，所述一路调制信号在芯片内通过MMI阵列和MZM阵列进行片内调制，以形成四路不同的调制信号。例如，可以采用一个光栅耦合器以及MMI阵列和MZM阵列替换图2中所示的光子芯片100上的4个光栅耦合器。在图2所示的实施方式中，光子芯片100输入4个光束（不同的四路调制信号）需要4个光源。而如图所示，采用图5右侧的一个光栅耦合器以及MMI阵列和MZM阵列，来替换其左侧的4个光栅耦合器，则只需要1个光源输入就可以产生4个光束（不同的四路调制信号）。从而，可以减少光源的数量，降低了设备复杂度，有利于装置紧凑化。
在本发明的可选实施方式中，除了图2和图4所示的多个光子芯片堆叠构成层叠结构外，也可以将多个光子芯片在水平方向铺开并通过耦合器互相连接，以构成光子半导体装置。在所述光子半导体装置中，所述多个光子芯片构成为平铺结构，相邻的光子芯片上的光子网络之间通过所述耦合器连接。多个光子芯片在水平方向平铺连接时采用的耦合器可为边缘耦合器（或称端面耦合器），但并不以此为限。
在本发明的一种实施方式中，由于级联的MZI网络具有对称性，大规模的目标光子神经网络可以分成数个子光子网络，每个子光子网络可以形成在较小的芯片上。这样，光子神经网络的规模可以得到显著提升，从而可以进一步增强光子神经网络即光子半导体装置的计算能力。
如图6所示，以8×8 MZI网络为例，其可以切分成两个子光子网络，并分别形成在两个裸片Die 1、Die 2上。基于级联的8×8 MZI网络的对称性，在图6中，可以沿虚线将8×8MZI网络均分为两个子网络。在可选的实施方式中，除了沿图6所示的虚线均分MZI网络外，也可以根据需要按照其他方式切分所述MZI网络，例如，沿与图6所示虚线正交的水平方向的分割线（未示出）均分所述MZI网络。
在本发明的一种实施方式，Die 1和Die 2可以层叠起来，并且通过光栅耦合器互连。在可选的实施方式中，Die 1和Die 2也可以平铺并通过边缘耦合器（或称端面耦合器）将两个子网络互连起来。
在本发明的一种可选实施方式中，如图7a所示，形成在Die 1上的光子网络可以进一步沿图7a中的虚线切分成3个子网络，图中靠近上下两侧的两个较小的子网络形成在Die a上，中间的较大的子网络形成在Die b上。在Die a上，两个子网络各自的与Die b耦合的光栅耦合器相向设置，并且分别与Die b上的相对的两侧的光栅耦合器连接，由此实现3个子网络的光信号的互联互通。在可选的实施方式中，对Die 1上的光子网络可以根据需要进行任意的切分。在本发明的其他实施方式中，可以对图6中在Die 2上形成的光子网络进行与图7a所示的实施方式类似的切分。
在本发明的另一种可选实施方式中，如图7b所示，将形成在Die 1上的光子网络可以进一步沿图中的虚线切分成3个子网络，图中靠近上下两侧的两个较小的子网络形成在Die a上，中间的较大的子网络形成在Die b上。在Die a上，两个子网络各自耦合至Die b的光栅耦合器设置在Die a上的相对的两侧，并且分别与Die b上设置在相对的两侧的光栅耦合器连接，由此，Die a与Die b相互连接的光栅耦合器在竖直方向上基本重叠，便于封装。并且，当Die a与Die b贴合在一起时两者的光栅耦合器重叠并相互连接，从而实现3个子网络的光信号的互联互通。在本发明的其他实施方式中，可以对图6中在Die 2上形成的子光子网络进行与图7b所示的实施方式类似的切分。
在图6所示的实施方式中，光子神经网络输入侧需要8个光栅耦合器来输入来自8个光源的光束，在本发明的可选实施方式中，如图8所示，可以在光子芯片上形成两个光栅耦合器以及两个MMI阵列和MZM阵列，来产生8个光束，由此，只需要输入来自2个光源的2个光束。可见，相比于图6所示的实施方式，图8所示的实施方式可以进一步减少光子半导体装置的光源数量，降低设备复杂度，并且可以进一步节省空间。而节省的空间可以进一步用于光子神经网络，从而进一步提高光子神经网络的规模和处理能力。
在本发明的可选实施方式中，可以将64×64 MZI网络切分成多个子光子网络；这些子光子网络形成在多个光子芯片上；多个光子芯片上的子光子网络通过光栅耦合器连接，得到承载64×64 MZI网络的光子半导体装置。当然，本发明不限于此，可以按照本发明实施方式制造任意规模的MZI网络的光子半导体装置。
在本发明的可选实施方式中，可以采用绝热耦合器（adiabatic coupler）替换上述所有实施方式中的部分或全部光栅耦合器，也就是说，可以采用绝热耦合器来形成所述光过孔结构。如图9中（a）部分中箭头所示，硅波导Si_1传输的光可以通过氮化硅层SiN_1和SiN_2耦合至硅波导Si_2。基于这样的原理，如图9中（b）部分所示，可以在一个光子芯片中形成硅波导Si_1，氮化硅层SiN_1和SiN_2，并且硅波导Si_1与SiN_1耦合，SiN_1与SiN_2 耦合，SiN_2形成为弯曲波导，实现180度反向并与上层的另一个光子芯片中形成的硅波导Si_2耦合。由此，如图9中（b）部分中箭头所示，光从一个光子芯片的硅波导Si_1耦合至SiN_1，然后耦合至SiN_2，在SiN_2层进行180度的转向，耦合至另一个光子芯片的硅波导Si_2中，从而将光从一个光子芯片耦合至层叠的另一个光子芯片。在可选的实施方式中，在平铺结构中，所述SiN_2无需向上180度的反向，而是与平铺的另一个光子芯片中形成的硅波导Si_2耦合，由此，将一个光从一个光子芯片耦合至平铺的另一个光子芯片。
本领技术人员应当理解，以上所公开的仅为本发明的实施例而已，当然不能以此来限定本发明之权利范围，依本发明实施方式所作的等同变化，仍属本发明权利要求所涵盖的范围。例如，本文虽然以MZI网络为例对本发明进行了说明，但是本领域技术人员应当理解，基于本发明实施方式和权利要求书的教导，可以将非相干光子网络（incoherentphotonic network）切分成多个子网络，并且通过耦合器（例如，光栅耦合器、绝热耦合器、边缘耦合器）相互连接，由此来扩大半导体装置的非相干光子网络的规模。

Claims (14)

1.一种光子半导体装置的制造方法，其特征在于，所述制造方法包括：
将目标光子网络切分成多个子光子网络，所述目标光子网络为对所述光子半导体装置设定的光子网络；
所述多个子光子网络形成在多个光子芯片上；
所述多个光子芯片上的多个子光子网络通过耦合器连接，得到承载所述目标光子网络的光子半导体装置，其中，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。
2.如权利要求1所述的制造方法，其特征在于，所述多个光子芯片上的多个子光子网络通过耦合器连接，得到所述光子半导体装置，包括：
将所述多个光子芯片堆叠起来形成层叠结构，
相邻层的光子芯片上的子光子网络之间通过所述耦合器连接。
3.如权利要求1所述的制造方法，其特征在于，所述多个光子芯片上的多个子光子网络通过耦合器连接，得到所述光子半导体装置，包括：
将所述多个光子芯片平铺布置，
相邻的光子芯片上的子光子网络之间通过所述耦合器连接。
4.如权利要求1至3中任意一项所述的制造方法，其特征在于，所述耦合器包括光栅耦合器、绝热耦合器、边缘耦合器中的至少一者。
5.如权利要求4所述的制造方法，其特征在于，所述目标光子网络包括光子神经网络。
6.如权利要求5所述的制造方法，其特征在于，所述光子神经网络包含马赫-曾德尔干涉器网络。
7.如权利要求6所述的制造方法，其特征在于，采用多模干涉器阵列和马赫-曾德尔调制器阵列对所述光子神经网络的输入信号进行芯片内调制。
8.一种光子半导体装置，其特征在于，所述光子半导体装置包括多个光子芯片，所述多个光子芯片通过耦合器连接，所述耦合器能够将光从一个光子芯片耦合到另一个光子芯片。
9.如权利要求8所述的光子半导体装置，其特征在于，所述多个光子芯片构成为层叠结构，相邻层的光子芯片之间通过所述耦合器连接。
10.如权利要求8所述的光子半导体装置，其特征在于，所述多个光子芯片构成为平铺结构，相邻的光子芯片之间通过所述耦合器连接。
11.如权利要求8至10中任意一项所述的光子半导体装置，其特征在于，所述耦合器包括光栅耦合器、绝热耦合器、边缘耦合器中的至少一者。
12.如权利要求11所述的光子半导体装置，其特征在于，每个光子芯片上的光子集成电路包括光子神经网络的一部分；
所述多个光子芯片上的光子集成电路通过所述耦合器连接以形成完整的光子神经网络。
13.如权利要求12所述的光子半导体装置，其特征在于，所述光子神经网络包含马赫-曾德尔干涉器网络。
14.如权利要求13所述的光子半导体装置，其特征在于，所述光子神经网络的输入信号通过多模干涉器阵列和马赫-曾德尔调制器阵列进行芯片内调制。
CN202110438972.9A 2021-04-23 2021-04-23 光子半导体装置及其制造方法 Pending CN112992695A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110438972.9A CN112992695A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法
CN202210873121.1A CN115241074A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法
TW111114725A TWI821997B (zh) 2021-04-23 2022-04-18 光子半導體裝置及其製造方法
US17/727,223 US11853870B2 (en) 2021-04-23 2022-04-22 Photonic semiconductor devices and methods for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110438972.9A CN112992695A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210873121.1A Division CN115241074A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN112992695A true CN112992695A (zh) 2021-06-18

Family

ID=76339963

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210873121.1A Pending CN115241074A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法
CN202110438972.9A Pending CN112992695A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210873121.1A Pending CN115241074A (zh) 2021-04-23 2021-04-23 光子半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US11853870B2 (zh)
CN (2) CN115241074A (zh)
TW (1) TWI821997B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024022113A1 (zh) * 2022-07-25 2024-02-01 上海曦智科技有限公司 片上光互连结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241074A (zh) * 2021-04-23 2022-10-25 南京光智元科技有限公司 光子半导体装置及其制造方法
US11899240B2 (en) * 2022-06-09 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic device, system and method of making same
CN117891023B (zh) * 2024-03-15 2024-05-31 山东云海国创云计算装备产业创新中心有限公司 光子芯片、异构计算系统、精度调整方法及产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411323B1 (en) * 1996-10-22 2002-06-25 Sdl, Inc. High power marking system achieved through power scaling via multiplexing
CN107817562A (zh) * 2016-09-13 2018-03-20 格罗方德半导体公司 在光波导之间用于光信号传输的具有垂直对准光栅耦合器的多芯片模块
CN108369314A (zh) * 2015-12-31 2018-08-03 阿尔卡特朗讯美国公司 使用芯片集成的光子集成电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9377587B2 (en) * 2012-12-13 2016-06-28 The University Of Connecticut Technology Partnership & Licensing Fiber optic coupler array
US10514509B2 (en) 2013-01-10 2019-12-24 The Regents Of The University Of Colorado, A Body Corporate Method and apparatus for optical waveguide-to-semiconductor coupling and optical vias for monolithically integrated electronic and photonic circuits
EP3465302B1 (en) * 2016-06-02 2022-05-04 Massachusetts Institute of Technology Apparatus and methods for optical neural network
US11163120B2 (en) * 2018-11-16 2021-11-02 Ayar Labs, Inc. Fiber attach enabled wafer level fanout
KR20200092525A (ko) * 2019-01-24 2020-08-04 삼성전자주식회사 고정 위상 변조기를 구비한 광신경망 장치
US10877229B2 (en) * 2019-02-18 2020-12-29 Cisco Technology, Inc. Edge coupling through unetched surface of photonic chip
CN112099139B (zh) * 2020-09-15 2022-07-29 中国科学院上海技术物理研究所 一种棋盘式成像仪及实现方法
US20210133547A1 (en) * 2020-11-17 2021-05-06 Intel Corporation High efficiency optical neural network
CN115241074A (zh) * 2021-04-23 2022-10-25 南京光智元科技有限公司 光子半导体装置及其制造方法
US20220405056A1 (en) * 2021-06-18 2022-12-22 Celestial Al Inc. Digital neural network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411323B1 (en) * 1996-10-22 2002-06-25 Sdl, Inc. High power marking system achieved through power scaling via multiplexing
CN108369314A (zh) * 2015-12-31 2018-08-03 阿尔卡特朗讯美国公司 使用芯片集成的光子集成电路
CN107817562A (zh) * 2016-09-13 2018-03-20 格罗方德半导体公司 在光波导之间用于光信号传输的具有垂直对准光栅耦合器的多芯片模块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024022113A1 (zh) * 2022-07-25 2024-02-01 上海曦智科技有限公司 片上光互连结构及其制作方法

Also Published As

Publication number Publication date
US11853870B2 (en) 2023-12-26
CN115241074A (zh) 2022-10-25
TWI821997B (zh) 2023-11-11
US20220343149A1 (en) 2022-10-27
TW202247355A (zh) 2022-12-01

Similar Documents

Publication Publication Date Title
CN112992695A (zh) 光子半导体装置及其制造方法
Pérez et al. Principles, fundamentals, and applications of programmable integrated photonics
Goodman et al. Optical interconnections for VLSI systems
US8267583B2 (en) Three-dimensional macro-chip including optical interconnects
Xiao et al. Large-scale and energy-efficient tensorized optical neural networks on III–V-on-silicon MOSCAP platform
Bai et al. Towards silicon photonic neural networks for artificial intelligence
EP3118661A1 (en) Optical interconnection device, optoelectronic chip system, and optical signal sharing method
JP2024515703A (ja) 機械学習用エレクトロフォトニックネットワーク
CN111461317B (zh) 单片集成光子卷积神经网络计算系统及其制备方法
Li et al. On-chip phase change optical matrix multiplication core
CN113805641B (zh) 一种光子神经网络
US11686955B2 (en) Optoelectronic computing platform
O'Connor et al. Integrated optical interconnect architectures for embedded systems
CN114519403B (zh) 基于片上衍射神经网络的光学图神经分类网络、方法
Xu et al. Scalable networks of neuromorphic photonic integrated circuits
CN114063229A (zh) 半导体装置
CN115668181A (zh) 光子处理器架构
TW202323894A (zh) 光互連裝置及其製造方法
US20230251423A1 (en) Programmable photonic integrated circuit and related method of operation
Petrovic et al. A new concept for design of photonic integrated circuits with the ultimate density and low loss
US20230142781A1 (en) Photonic Ising Compute Engine with An Optical Phased Array
CN112485929B (zh) 光信号产生装置
KR20240109999A (ko) 광학 위상 어레이를 갖는 광자 이징 컴퓨트 엔진
CN113900276A (zh) 光电计算平台
CN116184566A (zh) 半导体封装结构、信息传输方法、制造方法及光互联设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210618