CN111461317B - 单片集成光子卷积神经网络计算系统及其制备方法 - Google Patents

单片集成光子卷积神经网络计算系统及其制备方法 Download PDF

Info

Publication number
CN111461317B
CN111461317B CN202010260123.4A CN202010260123A CN111461317B CN 111461317 B CN111461317 B CN 111461317B CN 202010260123 A CN202010260123 A CN 202010260123A CN 111461317 B CN111461317 B CN 111461317B
Authority
CN
China
Prior art keywords
optical
array
module
array module
lithium niobate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010260123.4A
Other languages
English (en)
Other versions
CN111461317A (zh
Inventor
邹卫文
徐绍夫
王静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202010260123.4A priority Critical patent/CN111461317B/zh
Publication of CN111461317A publication Critical patent/CN111461317A/zh
Application granted granted Critical
Publication of CN111461317B publication Critical patent/CN111461317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明提供了一种单片集成光子卷积神经网络计算系统及其制备方法，基于铌酸锂‑硅新型晶圆，在同一个芯片上集成集成设置于铌酸锂‑硅晶圆基底上的信号输入阵列模块、数据重排阵列模块、权值阵列模块、光电转换阵列模块、直流驱动电路模块、射频驱动电路模块以及电子信号处理电路模块，避免了多个芯片之间的光电耦合损耗，保证了未来大规模光子神经网络计算系统的实现；此外，由于利用了铌酸锂‑硅晶圆，本发明提出的单片集成光子卷积神经网络计算系统及其制备方法，在现有的CMOS兼容的工艺线上完成制备，大大降低了传统铌酸锂刻蚀等工艺的成本。

Description

单片集成光子卷积神经网络计算系统及其制备方法
技术领域
本发明涉及光电子集成技术领域，具体地，涉及一种基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统及其制备方法。
背景技术
现阶段广泛部署的人工智能技术的底层数学模型多为神经网络。然而，随着神经网络的规模扩大，训练神经网络所需要的计算能力急剧增加。在现有的电子计算芯片条件下，训练一个大规模的神经网络需要图形处理器集群或者张量处理器集群连续工作数天甚至数周，其消耗的能量规模十分巨大。为了提升神经网络的计算速度，并且降低所需的能耗，光子神经网络成为一种极具潜力的发展路线。利用光子器件的宽带高速、高并行等特性，可以实现超高速低功耗的神经网络计算。目前，主流的光子神经网络方案可以分为集成光子技术与空间光子技术两类。其中，空间光子技术的特点是利用光束空间传播的优势，可以实现的光子并行数量较大，能效比具有优势，然而其体积庞大、抗干扰能力弱成为了限制其应用的重要因素。集成光子技术将光子器件集成在芯片层面，体积功耗可以大幅降低。因此，若能够实现一种可以大规模集成的光子神经网络芯片，即可克服空间光子技术的缺陷，并且充分发挥光子器件的优势，真正实现突破电子计算速度与电子能效比的光子神经网络计算系统。
在现有的技术背景下，光子集成器件的制备受到材料、工艺、结构等限制，很难在同一芯片上同时实现多种高性能的器件。若在不同的芯片上实现不同的器件，芯片间的互连将会带来较大的插入损耗。然而，扩大光神经网络的规模的重要因素即是提升光子单元器件的损耗性能。另一方面，大规模的光子芯片间的互连目前还是极大的技术挑战。因此，通过多芯片集成系统实现的光子神经网络将无可避免的遭遇规模上的瓶颈问题。若能实现单片集成的光子神经网络芯片，并且集成的单元器件损耗性能较高，便能有效解决上述难题，实现大规模的光子神经网络。
目前没有发现同本发明类似技术的说明或报道，也尚未收集到国内外类似的资料。
发明内容
本发明针对现有技术中存在的上述不足，提供了一种基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统及其制备方法。该系统及方法利用一种铌酸锂-硅新型晶圆，可以在同一个芯片上制备出高性能的电光调制器、波分复用与解复用器、波导延时线、微环谐振器、光电探测器以及电子电路等光电器件，避免了多个芯片之间的光电耦合损耗，保证了未来大规模光子神经网络计算系统的实现；此外，由于利用了铌酸锂-硅这一特殊晶圆，本发明提出的单片集成光子卷积神经网络计算系统及其制备方法，可以在现有的CMOS兼容的工艺线上完成制备，大大降低了传统铌酸锂刻蚀等工艺的成本。
本发明是通过以下技术方案实现的。
一种单片集成光子卷积神经网络计算系统，包括集成设置于铌酸锂-硅晶圆基底上的信号输入阵列模块、数据重排阵列模块、权值阵列模块、光电转换阵列模块、直流驱动电路模块、射频驱动电路模块以及电子信号处理电路模块；其中：
所述信号输入阵列模块包括M个并列的电光强度调制器，其中每一个电光强度调制器均具有一个光输入端口、一个电输入端口和一个光输出端口，所述电输入端口接收外部的信号输入，所述光输入端口接收外部光源输入，所述光输出端口输出经过强度调制的光信号；因此所述信号输入阵列模块共有M个电信号输入、M个调制后的光信号输出；
所述数据重排阵列模块设置于所述信号输入阵列模块的后端，包括一个波分复用器、Q-1个波导延时线和Q-1个1x2分光器；其中，所述波分复用器具有M个光输入端口和一个光输出端口，用于将所述信号输入阵列模块输出的M个光信号合并到一个光波导结构中进行传播；所述波导延时线与1x2分光器交替串联，其中每一个1x2分光器均具有一个光输入端口和两个双输出端口，用于将一部分光分离出来；每一个波导延时线均具有一个光输入端口和一个光输出端口，利用物理长度实现时间上的延时；因此所述数据重排阵列模块具有M个光输入和Q个光输出；
所述权值阵列模块设置于数据重排阵列模块的后端，包含M×Q个微环谐振器，其中M个微环谐振器为一组，一共Q组；每一组微环谐振器均具有1个光输入端口和2个光输出端口；因此所述权值阵列模块具有Q个光输入端口和2×Q个光输出端口；每一个微环谐振器均受到电压控制，对该微环谐振器的谐振波长进行强度调整，从而一共能够完成M×Q个权值的加载；
所述光电探测阵列模块设置于权值阵列模块的后端，包括2×Q个硅锗光电探测器，用于将光信号转化为电信号；
所述射频驱动电路模块将电信号放大并且加载到信号输入阵列模块的电光强度调制器上；
所述直流驱动电路为信号输入阵列模块的电光强度调制器提供偏置电压，为权值阵列模块的微环谐振器提供电压，为光电探测阵列模块的光电探测器提供电源；
所述电子信号处理电路模块将光电探测阵列模块输出的2×Q个电信号放大后对每一对电信号作差形成Q个差值信号，并将所有差值信号相加，形成一个电压值，将电压值按照激活函数完成信号处理，将激活后的电压信号作为最终输出进行输出。
优选地，所述铌酸锂-硅晶圆基底，包括由下至上键合而成的衬底材料层、二氧化硅材料层、铌酸锂材料层和硅材料层；其中，所述衬底材料层不做任何工艺，其作用是给其他材料层提供衬底平台；所述二氧化硅材料层用于隔绝衬底材料层与铌酸锂材料层；所述铌酸锂材料层用于制备电光强度调制器；所述硅材料层用于刻蚀成光波导结构完成光信号处理。
优选地，所述衬底材料层采用铌酸锂、硅或氮化硅材料制备得到。
根据本发明的另一个方面，提供了一种单片集成光子卷积神经网络计算系统的制备方法，包括：
制备铌酸锂-硅晶圆基底；
在铌酸锂-硅晶圆基底上划分出制备光子器件阵列的区域和制备电子器件阵列的区域；其中，光子器件阵列包括：信号输入阵列模块、数据重排阵列模块、权值阵列模块和光电转换阵列模块；所述电子器件阵列包括：直流驱动电路模块、射频驱动电路模块以及电子信号处理电路模块；
在制备电子器件阵列的区域上覆盖保护层；
制备光子器件阵列，包括：
-在制备光子器件阵列的区域，制备光子器件阵列的波导结构，并对波导结构进行保护；
-对信号输入阵列模块的电光强度调制器和权值阵列模块的微环谐振器的波导结构进行刻蚀，削减该波导结构高度，达到波导尺寸需要；
-波导结构制作完成后，对光电探测阵列模块的光电探测器进行锗沉积；
-保留光电探测器波导结构上方的锗，其余锗去除，形成光电探测器有源区；
在制备完成的光子器件阵列区域上覆盖保护层；
制备电子器件阵列，包括：
-去除制备电子器件阵列的区域上覆盖的保护层；
-制备直流驱动电路模块、射频驱动电路模块和电子信号处理电路模块所需要的电子元器件；
移除制备完成的光子器件阵列的区域上覆盖的保护层；
在电光强度调制器、微环谐振器、光电探测器以及电子元器件对应区域沉积电极材料，形成电极；
在制备完成的光子器件阵列区域和电子器件阵列区域上方沉积保护材料层，通过刻蚀形成对应电极的通孔，完成电互连线的形成。
优选地，采用干法刻蚀或者湿法刻蚀，在制备光子器件阵列的区域形成波导结构。
优选地，采用干法刻蚀或者湿法刻蚀，对信号输入阵列模块的电光强度调制器和权值阵列模块的微环谐振器的波导结构进行刻蚀。
优选地，利用化学气相沉积法，在光电探测器的波导结构上方进行锗沉积。
优选地，采用标准CMOS工艺制备得到直流驱动电路模块、射频驱动电路模块和电子信号处理电路模块所需要的电子元器件。
优选地，采用标准CMOS工艺沉积电极材料，形成电极。
优选地，采用标准CMOS工艺沉积保护材料层，通过刻蚀形成对应电极的通孔，完成电互连线的形成。
由于采用了上述技术方案，与现有技术相比，本发明具有如下有益效果：
1、本发明首次提出基于铌酸锂-硅晶圆来实现单片集成光子卷积神经网络计算系统的结构及其制备(集成)方法，相对于传统的光子集成技术，利用铌酸锂-硅晶圆之后，将可以使多种光子器件和多种电子器件通过统一的工艺程序同时制备在一块芯片上；
2、在本发明中，提出一种将电光调制器、波分复用器、延时线、分光器、微环谐振器、光电探测器、模拟电子电路与数字电子电路等器件集成在同一块芯片上的方法，并且通过这些器件实现了单片集成光子卷积神经网络计算系统；
3、本发明极大程度减少了芯片之间电信号与光信号的互耦合损耗，有利于提升系统规模与系统性能；同时，由于铌酸锂-硅晶圆的应用，其中的电光调制器的半波电压可以设计至3.3V以下，也就意味着系统最高工作电压为3.3V，完全满足现有CMOS平台所能实现的电压范围；
4、本发明不仅可以实现更高性能的单片集成光子卷积神经网络计算系统，其制备过程还可以直接在标准CMOS工艺下完成，大大简化了芯片制作难度，降低了芯片制作成本。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明实施例所提供的基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统的总体架构图，描述了单片集成光子卷积神经网络计算系统的组成、信号输入输出关系以及其组件之间的连接关系。
图2为本发明实施例所提供的数据重排阵列模块的组成与组件连接方式。
图3为本发明实施例所提供的权值阵列模块的组成与组件连接方式。
图4为本发明实施例所提供的单片集成光子卷积神经网络计算系统的制备方法中的光子器件阵列的制备过程示意图；其中(a)为区域划分与保护层示意图，(b)为原始晶圆层级结构示意图，(c)为完成波导刻蚀后的晶圆截面示意图，(d)为完成波导厚度刻蚀后的晶圆截面示意图，(e)为完成光电探测器锗沉积与刻蚀后的晶圆截面示意图。
图5为本发明实施例所提供的单片集成光子卷积神经网络计算系统的制备方法中的电子器件阵列的制备过程示意图；其中(a)为区域划分与保护层示意图，(b)为完成保护层沉积后的晶圆截面示意图，(c)为完成电子器件制作后的晶圆截面示意图。
图6为本发明实施例所提供的单片集成光子卷积神经网络计算系统的制备方法中的电极制备与电互连线形成过程示意图；其中(a)为区域划分与保护层示意图，(b)为完成保护层去除后的晶圆截面示意图，(c)为完成电极制作后的晶圆截面示意图，(d)为完成通孔制作与互连线形成后的晶圆截面示意图。
具体实施方式
下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
本发明实施例体提供了一种单片集成光子卷积神经网络计算系统，包括集成设置于铌酸锂-硅晶圆基底上的信号输入阵列模块(简称信号输入阵列)、数据重排阵列模块(简称数据重排阵列)、权值阵列模块(简称权值阵列)、光电转换阵列模块(简称光电转换阵列)、直流驱动电路模块(简称直流驱动电路)、射频驱动电路模块(简称射频驱动电路)以及电子信号处理电路模块(简称电子信号处理电路)。下面结合附图对本发明实施例所提供的技术方案进行详细说明，但本发明的保护范围不限于下述的实施例。
参见图1至图3，图中描述了本发明基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统的总体架构图，描述了单片集成光子卷积神经网络计算系统的组成、信号输入输出以及其组件之间的连接关系。由图可见，所述的单片集成光子卷积神经网络计算系统，包括集成设置于铌酸锂-硅晶圆基底上的信号输入阵列100、数据重排阵列200、权值阵列300、光电转换阵列400、直流驱动电路500、射频驱动电路600、电子信号处理电路700。所述的信号输入阵列100由M个并列的铌酸锂-硅电光强度调制器组成，每一个电光调制器具有一个光输入端口、一个电输入端口、一个光输出端口。电输入端口接收射频驱动电路600的M个电信号输出，光输入端口接收外部光源的M个连续光输入，光输出端口输出经过强度调制的光信号。因此信号输入阵列共有M个电信号输入、M个调制后的光信号输出。所述的数据重排阵列200接于所述的信号输入阵列100之后，每一个光输入端口对应所述的信号输入阵列100的一个光输出端口，包含一个波分复用器201、Q-1个波导延时线203和Q-1个1x2分光器202。波分复用器201具有M个光输入端口和一个光输出端口，将所述的信号输入阵列100输出的M个光信号合并到一个光波导结构中进行传播；波导延时线203与1x2分光器202交替串联。每一个1x2分光器202具有一个光输入端口和两个光输出端口，可以将一部分光分离出来。波导延时线203具有一个光输入端口和一个光输出端口，利用物理长度实现时间上的延时。因此所述的数据重排阵列200具有M个光输入和Q个光输出。所述的权值阵列300接于数据重排阵列200之后，包含(M*Q)个微环谐振器301，M个微环谐振器301为一组，一共Q组。每一组微环谐振器301具有1个光输入端口和2个光输出端口。因此所述的权值阵列300具有Q个光输入端口、2*Q个光输出端口。每一个微环谐振器301受到电压控制，可以对特定的光波长进行强度调整，也称为权值加载，从而一共可以完成(M*Q)个权值的加载。所述的光电探测阵列400接于权值阵列300之后，包含2*Q个硅锗光电探测器，用于将光信号转化为电信号，每一个光电探测器对应所述权值阵列300的一个光输出端口。所述的射频驱动电路600的目的在于，将外部输入的M个电信号放大并且加载到信号输入阵列100中的电光调制器上。所述的直流驱动电路500的目的在于：为信号输入阵列100中的电光调制器提供偏置电压，为权值阵列300中的微环谐振器301提供电压，为光电探测阵列400中的光电探测器提供电源。所述的电子信号处理电路700的目的在于，将光电探测阵列400输出的(2*Q)个电信号放大、每一对电信号作差形成Q个差值信号，并将所有差值信号相加，形成一个电压值，将电压值按照特定的激活函数完成信号处理，将激活后的电压信号作为系统最终输出进行输出。图中描述的M＝6，Q＝4。
进一步地，所述的铌酸锂-硅晶圆基底，由4种材料层键合而成。由下至上材料分别为：衬底材料层、二氧化硅材料层、铌酸锂材料层、硅材料层。其中，所述衬底材料层不做任何工艺，其作用是给其他材料层提供衬底平台；所述二氧化硅材料层用于隔绝衬底材料层与铌酸锂材料层；所述铌酸锂材料层用于制备电光强度调制器；所述硅材料层用于刻蚀成光波导结构完成光信号处理。在铌酸锂-硅晶圆基底中，需要刻蚀、打磨等工艺处理的层次仅有硅层，因此可以在现有CMOS工艺平台上完成。
所述衬底材料层采用铌酸锂、硅或氮化硅材料制备得到。
基于本发明实施例所提供的基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统，本发明实施例同时提供了一种该系统的制备方法。参见图4至图6，图中描述了本发明实施例所提供的基于铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统的制备方法。由图可见，该制备方法包括如下步骤：
一、光子器件阵列的制作
参见图4，本发明提出的酸锂-硅晶圆的单片集成光子卷积神经网络计算系统是基于铌酸锂-硅晶圆。原始铌酸锂-硅晶圆的层次结构参见图4(b)，从下至上分别为铌酸锂(或硅、氮化硅等可以作为衬底的材料)804、二氧化硅803、铌酸锂802、硅801。系统所需的器件包括光子器件阵列与电子器件阵列，其中，光子器件阵列包括所述的信号输入阵列、数据重排阵列、权值阵列、光电转换阵列。如图4(a)所示，在铌酸锂-硅晶圆上划分出制备光子器件阵列的区域和制备电子器件阵列的区域，并将电子器件阵列区域覆盖上保护膜805，以避免光刻过程损伤该区域。
在光子器件阵列区域进行光子器件阵列制作。首先进行波导结构(简称波导结构)的制作。本发明中涉及到的光子器件均为波导器件，均包含波导结构。通过干法刻蚀或者湿法刻蚀在光子器件阵列区域形成全部光子器件所需要的波导806；随后对光电探测器阵列的波导进行保护；再次使用干法或湿法刻蚀对信号输入阵列的电光调制器和权值阵列的微环807进行刻蚀，削减其波导高度，达到波导尺寸需要(如图4(d)所示)；波导制作完成后，进行光电探测器的锗沉积；利用化学气相沉积在光电探测器波导上方进行锗沉积；保留光电探测器波导上方的锗，其余锗去除，形成光电探测器有源区808；完成上述步骤之后，光子器件阵列步骤结束。
二、电子器件阵列的制作
如图5所示，在前一步完成光子器件阵列的制作之后，将光子器件阵列区域覆盖上保护层或者沉积上SiO2等保护材料809，以避免制备完成的光子器件受到损伤。随后，去除电子器件阵列区域的保护层(如图5(b))，通过标准CMOS工艺在制作出所述的直流驱动电路、射频驱动电路、电子信号处理电路所需要的晶体管、电阻、电容、电感等电子元器件810(如图5(c))。上述晶体管包括了数字电路以及模拟电路，但由于本发明中限定的最高工作电压为3.3V，上述全部晶体管均可在标准CMOS工艺下完成。
三、电极的制作与电互连线的形成
参见图6，在完成电子器件阵列的之后，移除光子器件阵列区域的保护层(见图6(b))，在电光调制器、微环谐振器、光电探测器、以及电子晶体管对应区域沉积ITO、铝等电极材料，形成电极811(如图6(c))；至此，本发明所述的铌酸锂-硅晶圆的单片集成光子卷积神经网络计算系统所需要的全部器件均已完成制作。随后，在全部器件上方沉积SiO2等保护材料812，通过刻蚀形成对应电极的通孔，从而完成电互连线813的形成。上述所有步骤均可以在标准CMOS工艺下完成。
本发明上述实施例所提供的单片集成光子卷积神经网络计算系统及其制备方法，首次提出基于铌酸锂-硅晶圆来实现光子卷积神经网络计算系统的结构及其制备方法。相对于传统的光子集成技术，利用铌酸锂-硅晶圆之后，将可以使多种光子器件和多种电子器件通过统一的工艺程序同时制备在一块芯片上。在本发明上述实施例中，提出的系统，将电光调制器、波分复用器、延时线、分光器、微环谐振器、光电探测器、模拟电子电路与数字电子电路等器件集成在同一块芯片上的方法，并且通过这些器件实现了光子卷积神经网络计算系统。本发明上述实施例所提供的技术方案，极大程度减少了芯片之间电信号与光信号的互耦合损耗，有利于提升系统规模与系统性能。同时，由于铌酸锂-硅晶圆的应用，其中的电光调制器的半波电压可以设计至3.3V以下，也就意味着系统最高工作电压为3.3V，完全满足现有CMOS平台所能实现的电压范围。因此，本发明上述实施例所提供的技术方案，不仅可以实现更高性能的光子卷积神经网络计算系统，其制备过程还可以直接在标准CMOS工艺下完成，大大简化了芯片制作难度，降低了芯片制作成本。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。

Claims (10)

1.一种单片集成光子卷积神经网络计算系统，其特征在于，包括集成设置于铌酸锂-硅晶圆基底上的信号输入阵列模块、数据重排阵列模块、权值阵列模块、光电转换阵列模块、直流驱动电路模块、射频驱动电路模块以及电子信号处理电路模块；其中：
所述信号输入阵列模块包括M个并列的电光强度调制器，其中每一个电光强度调制器均具有一个光输入端口、一个电输入端口和一个光输出端口，所述电输入端口接收外部的信号输入，所述光输入端口接收外部光源输入，所述光输出端口输出经过强度调制的光信号，实现M个电信号输入和M个调制后的光信号输出；
所述数据重排阵列模块设置于所述信号输入阵列模块的后端，包括一个波分复用器、Q-1个波导延时线和Q-1个1×2分光器；其中，所述波分复用器具有M个光输入端口和一个光输出端口，用于将所述信号输入阵列模块输出的M个光信号合并到一个光波导结构中进行传播；所述波导延时线与1x2分光器交替串联，其中每一个1×2分光器均具有一个光输入端口和两个双输出端口，用于将一部分光分离出来；每一个波导延时线均具有一个光输入端口和一个光输出端口，利用物理长度实现时间上的延时，实现M个光输入和Q个光输出；
所述权值阵列模块设置于数据重排阵列模块的后端，包含M×Q个微环谐振器，其中M个微环谐振器为一组，一共Q组；每一组微环谐振器均具有1个光输入端口和2个光输出端口；因此所述权值阵列模块具有Q个光输入端口和2×Q个光输出端口；每一个微环谐振器均受到电压控制，对该微环谐振器的谐振波长进行强度调整，完成M×Q个权值的加载；
所述光电探测阵列模块设置于权值阵列模块的后端，包括2×Q个硅锗光电探测器，用于将光信号转化为电信号；
所述射频驱动电路模块将电信号放大并且加载到信号输入阵列模块的电光强度调制器上；
所述直流驱动电路为信号输入阵列模块的电光强度调制器提供偏置电压，为权值阵列模块的微环谐振器提供电压，为光电探测阵列模块的光电探测器提供电源；
所述电子信号处理电路模块将光电探测阵列模块输出的2×Q个电信号放大后对每一对电信号作差形成Q个差值信号，并将所有差值信号相加，形成一个电压值，将电压值按照神经网络激活函数完成信号处理，将激活后的电压信号作为最终输出。
2.根据权利要求1所述的单片集成光子卷积神经网络计算系统，其特征在于，所述铌酸锂-硅晶圆基底，包括由下至上键合而成的衬底材料层、二氧化硅材料层、铌酸锂材料层和硅材料层；其中，所述二氧化硅材料层用于隔绝衬底材料层与铌酸锂材料层；所述铌酸锂材料层用于制备电光强度调制器；所述硅材料层用于刻蚀成光波导结构完成光信号处理。
3.根据权利要求2所述的单片集成光子卷积神经网络计算系统，其特征在于，所述衬底材料层采用铌酸锂、硅或氮化硅材料制备得到。
4.一种权利要求1至3中任一项所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，包括：
制备铌酸锂-硅晶圆基底；
在铌酸锂-硅晶圆基底上划分出制备光子器件阵列的区域和制备电子器件阵列的区域；其中，光子器件阵列包括：信号输入阵列模块、数据重排阵列模块、权值阵列模块和光电转换阵列模块；所述电子器件阵列包括：直流驱动电路模块、射频驱动电路模块以及电子信号处理电路模块；
在制备电子器件阵列的区域上覆盖保护层；
制备光子器件阵列，包括：
-在制备光子器件阵列的区域，制备光子器件阵列的波导结构，并对波导结构进行保护；
-对信号输入阵列模块的电光强度调制器和权值阵列模块的微环谐振器的波导结构进行进一步刻蚀，削减该波导结构高度，达到波导尺寸需要；
-波导结构制作完成后，对光电探测阵列模块的光电探测器进行锗沉积；
-保留光电探测器波导结构上方的锗，其余锗去除，形成光电探测器有源区；
在制备完成的光子器件阵列区域上覆盖保护层；
制备电子器件阵列，包括：
-去除制备电子器件阵列的区域上覆盖的保护层；
-制备直流驱动电路模块、射频驱动电路模块和电子信号处理电路模块所需要的电子元器件；
移除制备完成的光子器件阵列的区域上覆盖的保护层；
在电光强度调制器、微环谐振器、光电探测器以及电子元器件对应区域沉积电极材料，形成电极；
在制备完成的光子器件阵列区域和电子器件阵列区域上方沉积保护材料层，通过刻蚀形成对应电极的通孔，完成电互连线的形成。
5.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，采用干法刻蚀或者湿法刻蚀，在制备光子器件阵列的区域形成波导结构。
6.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，采用干法刻蚀或者湿法刻蚀，对信号输入阵列模块的电光强度调制器和权值阵列模块的微环谐振器的波导结构进行进一步刻蚀。
7.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，利用化学气相沉积法，在光电探测器的波导结构上方进行锗沉积。
8.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，采用标准CMOS工艺制备得到直流驱动电路模块、射频驱动电路模块和电子信号处理电路模块所需要的电子元器件。
9.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，用标准CMOS工艺沉积电极材料，形成电极。
10.根据权利要求4所述的单片集成光子卷积神经网络计算系统的制备方法，其特征在于，采用标准CMOS工艺沉积保护材料层，通过刻蚀形成对应电极的通孔，完成电互连线的形成。
CN202010260123.4A 2020-04-03 2020-04-03 单片集成光子卷积神经网络计算系统及其制备方法 Active CN111461317B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010260123.4A CN111461317B (zh) 2020-04-03 2020-04-03 单片集成光子卷积神经网络计算系统及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010260123.4A CN111461317B (zh) 2020-04-03 2020-04-03 单片集成光子卷积神经网络计算系统及其制备方法

Publications (2)

Publication Number Publication Date
CN111461317A CN111461317A (zh) 2020-07-28
CN111461317B true CN111461317B (zh) 2022-04-01

Family

ID=71685917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010260123.4A Active CN111461317B (zh) 2020-04-03 2020-04-03 单片集成光子卷积神经网络计算系统及其制备方法

Country Status (1)

Country Link
CN (1) CN111461317B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114358271B (zh) * 2022-03-18 2022-07-12 之江实验室 一种时间-波长交织光子神经网络卷积加速芯片
CN114819132B (zh) * 2022-06-27 2022-10-11 之江实验室 一种基于时间-波长交织的光子二维卷积加速方法及系统
CN114864753B (zh) * 2022-07-05 2022-11-04 杭州视光半导体科技有限公司 一种三层堆叠结构晶圆的制备方法及应用
CN115146771B (zh) * 2022-09-02 2022-11-22 之江实验室 一种基于串联结构的二维光子神经网络卷积加速芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170302396A1 (en) * 2015-02-06 2017-10-19 Alexander N. Tait System and method for photonic processing
US20170351293A1 (en) * 2016-06-02 2017-12-07 Jacques Johannes Carolan Apparatus and Methods for Optical Neural Network
CN109639359A (zh) * 2019-01-07 2019-04-16 上海交通大学 基于微环谐振器的光子神经网络卷积层芯片
CN110161625A (zh) * 2019-05-17 2019-08-23 上海交通大学 硅基铌酸锂薄膜电光调制器阵列集成的方法
US20190319633A1 (en) * 2018-04-14 2019-10-17 Shanghai Jiao Tong University Deep learning based method and device for noise suppression and distortion correction of analog-to-digital converters
CN110516802A (zh) * 2019-07-03 2019-11-29 上海交通大学 基于光延时线缓存的光子卷积神经网络架构
US20200019851A1 (en) * 2018-07-10 2020-01-16 The George Washington University Optical convolutional neural network accelerator

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170302396A1 (en) * 2015-02-06 2017-10-19 Alexander N. Tait System and method for photonic processing
US20170351293A1 (en) * 2016-06-02 2017-12-07 Jacques Johannes Carolan Apparatus and Methods for Optical Neural Network
US20190319633A1 (en) * 2018-04-14 2019-10-17 Shanghai Jiao Tong University Deep learning based method and device for noise suppression and distortion correction of analog-to-digital converters
US20200019851A1 (en) * 2018-07-10 2020-01-16 The George Washington University Optical convolutional neural network accelerator
CN109639359A (zh) * 2019-01-07 2019-04-16 上海交通大学 基于微环谐振器的光子神经网络卷积层芯片
CN110161625A (zh) * 2019-05-17 2019-08-23 上海交通大学 硅基铌酸锂薄膜电光调制器阵列集成的方法
CN110516802A (zh) * 2019-07-03 2019-11-29 上海交通大学 基于光延时线缓存的光子卷积神经网络架构

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"Deep Neural Network Through an InP SOA-Based Photonic Integrated Cross-Connect";Bin Shi et al.;《IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS》;20200228;第26卷(第1期);第1-11页 *
"High-accuracy optical convolution unit architecture for convolutional neural networks by cascaded acousto-optical modulator arrays";SHAOFU XU et al.;《OPTICS EXPRESS》;20190708;第19778-19787页 *
"光子神经网络发展与挑战";陈宏伟 等;《中国激光》;20200110;第1-18页 *
"光子集成电路发展综述";温景超 等;《集成电路应用》;20190731;第36卷(第7期);第1-3页 *

Also Published As

Publication number Publication date
CN111461317A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111461317B (zh) 单片集成光子卷积神经网络计算系统及其制备方法
US20200363693A1 (en) Silicon-based lithium niobate film electro-optic modulator array and integration method thereof
CN111474745B (zh) 一种基于多材料体系的光电单片集成系统
CN110703851B (zh) 一种基于模式复用的光学矩阵向量乘法器
CN111273464B (zh) 基于铌酸锂-硅晶圆的光电单片集成系统
CN111880267A (zh) 基于氮化硅辅助的铌酸锂薄膜波导的全集成光学收发系统
WO2023179336A1 (zh) 电光调制器及其制造方法
US20210116637A1 (en) Si Photonic Platform and Photonic Interposer
CN114400236B (zh) 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法
TW202247355A (zh) 光子半導體裝置及其製造方法
CN115598767A (zh) 一种cwdm光发送芯片
CN111176053B (zh) 基于铌酸锂-硅晶圆的单片集成光模数转换系统及制备方法
Xiao et al. Wavelength-parallel photonic tensor core based on multi-FSR microring resonator crossbar array
CN111276562B (zh) 基于铌酸锂-氮化硅晶圆的光电单片集成系统
WO2023109692A1 (zh) 光互连装置及其制造方法
Fiorentino et al. Devices and architectures for large scale integrated silicon photonics circuits
CN117059631A (zh) 基于晶圆到晶圆键合的异质光电融合集成芯片及方法
CN117055152A (zh) 基于硅-氧化硅-掺铒铌酸锂异质晶圆的光电融合集成芯片及方法
CN117406337A (zh) 基于晶片到晶圆键合的异质光电融合集成系统
CN113109902A (zh) 片上铌酸锂薄膜偏振分集器及其制备方法
CN113839715A (zh) 一种光学神经网络及芯片
CN113805364A (zh) 一种光子晶体微腔-石墨烯电光调制器
US8078016B2 (en) Optical circuit device and method
US20210255523A1 (en) Monolithically integrated optical analog-to-digital conversion system based on lithium niobate-silicon wafer and method for manufacturing the same
CN117148496A (zh) 大规模不同层光子计算阵列互连的光子计算芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant