CN112992054A - 一种灰度数据显示驱动模块、控制器、传输系统、传输方法 - Google Patents

Abstract

本申请涉及一种灰度数据显示驱动模块、控制器、传输系统、传输方法，将H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据，余数数据分为余数系数数据，其中可以在多组PWM中进行显示的余数系数数据作为余数高位数据。公共整数数据和余数高位数据、低有效位数据D[n:0]进行存储，余数系数数据不存储，显示过程中公共整数数据循环显示，余数高位数据、低有效位数据D[n:0]、余数系数数据交替显示，不仅提升了显示均匀性，还降低了数据总线的占用时长。

Description

一种灰度数据显示驱动模块、控制器、传输系统、传输方法

技术领域

本申请涉及灰度显示领域，具体涉及一种灰度数据显示驱动模块、控制器、传输系统、传输方法。

背景技术

灰度数据是显示器进行灰度显示强度的数据，在中高阶显示屏中，通常采用能够输出高刷新PWM的恒流源驱动芯片，这类芯片通常全部接收存储灰度数据，再利用PWM产生装置生成PWM驱动信号。全存储灰度数据需要较大的存储器，特别是采用ping-pong存储结构的芯片，需要两颗存储器，这增加了芯片的成本。基于该前提下，提出了将灰度数据分开发送的方式，例如公开号Ci105096821B的中国专利，就公开了一种灰度显示驱动方法及灰度显示驱动装置，该专利中，灰度显示驱动装置根据视频信号中的显示数据计算了包括高有效位和余数位的灰度数据，然后将高有效位和余数位的权重分散到m个子帧中，获得多个子帧位权重序列和多个子帧位数值序列，逐个子帧地输出灰度驱动信号，以驱动LED显示屏的LED。

该专利中给出了将灰度数据分为高有效位和余数位的灰度数据，然后进行分别显示，解决了一次传输灰度数据需要较大存储器的问题，同时也提升了灰度数据的刷新率。在一定成都上解决了灰度显示过程中显示不均匀和刷新率较低的问题。然而，该专利没有解决灰度数据传输过程中的显示问题。一般情况下，灰度数据是采用数据总线进行传输，就目前而言，驱动芯片普遍采用的是一条数据总线，而将灰度数据分为高有效位和余数位的灰度数据进行显示时，高有效位和余数位的灰度数据采用的是分开传输的方式。

对于公共整数数据与余数系数数据分开接收的装置，接收公共整数需要占用一定的总线时间(总线带宽)，进一步的，对于先接收公共整数再接收余数系数的情况，余数系数接收之前，灰度不完整，显示效果较差，尤其是对于低灰数据而言，画面显示效果更差。

同时，在显示过程中，为了优化最低灰度的显示效果，也就是单脉冲显示效果，参考图22所示，单脉冲显示时波形会出现失真，目前本领通用的做法就是采用几个不打散的思想，也就是令显示过程中最小显示的脉冲×权重，优化后的显示波形如图23所示，但是在这种情况下，低于权重的灰度精度就丢失了，因此需要补充发送数据进行显示，补充发送数据则会占用数据总线的时间。

发明内容

本申请的目的在于克服现有技术的不足，提供一种灰度数据显示驱动模块及灰度数据显示传输方法，通过混合发送和接收整数数据和余数系数数据，不仅降低了芯片成本，还使得余数系数数据更均匀地分布在每一帧中，从而提升显示效果，同时无效使用数据总线单独发送损失的低位数据，从而降低数据总线的占用时间。

本申请的目的是通过以下技术方案来实现的：

一种灰度数据显示驱动模块，包括第一存储单元、余数系数解析单元和PWM产生单元；

H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

第一存储单元，存储所述公共整数数据、余数高位数据以及低有效位数据，其中，公共整数数据直接输出至PWM产生单元；

余数系数解析单元，控制所述第一存储单元选择性输出余数高位数据和低有效位数据至PWM产生单元；

第一存储单元不输出余数高位数据或低有效位数据时，由数据总线传输余数系数数据至PWM产生单元；

PWM产生单元，根据共整数数据和余数高位数据或低有效位数据或余数系数数据生成PWM进行显示。

为了提高灰度数据显示的均匀性，以及降低存储器容量从而降低芯片成本，本申请将灰度数据分为公共整数数据和余数数据，其中余数数据分若干余数系数数据，传输数据时仅存储公共整数数据和余数高位数据，极大的降低了数据存储量，降低了对存储器的要求，使得存储器的容量和尺寸都得以减小，从而降低了成本。在传输过程中，公共整数数据和余数高位数据、低有效位数据混合发送，使得显示PWM中，一开始就有余数系数数据+公共整数数据，同时也不需要额外显示多显示公共整数，从而解决了传统公共整数据和余数系数数据传输过程中需要额外显示几组公共整数或者是等待余数系数数据的问题，使得PWM显示更加均匀。同时，为了提升显示效果，本申请设计了几个不打散，也就是对显示的余数系数数据个公共整数数据增加一个权重，使得其显示的最小脉冲宽度为权重，而损失的余数数据低位也就是低有效位数据D[n:0]预先存储，而且是与公共整数数据共同发送，从而无需额外再补充发送低有效位数据D[n:0]，减少了数据总线的占用时间。

进一步的，所述余数系数数据发送至余数系数解析单元，由余数系数解析单元解析后传输至PWM产生单元；

或，

余数系数数据发送至第一存储单元进行存储，由余数系数解析单元解析后传输至PWM产生单元；

或，

余数系数数据直接发送至PWM产生单元。

公共整数需要反复使用，因此必须将完整的公共整数存储在第一存储单元中，这里第一存储单元所存储的公共整数数据是指驱动模块(驱动芯片)全部通道所对应的公共整数数据，也就是说公共整数发送完以后，就不需要再发送公共整数，也就是只发送余数系数数据。

进一步的，所述第一存储单元由存储器1-A和存储器1-B组成，存储器1-A和存储器1-B采用ping-pong结构交替收发数据；

或，所述第一存储单元仅包括一个存储器。

采用ping-pong结构交替收发数据可完全解决画面撕裂的问题，但由于需要增加一倍的存储空间，相应的会使得芯片的成本增加。

进一步的，还包括一个与所述余数系数解析单元连接的第二存储单元；

所述第二存储单元存储余数系数数据，在所述余数系数解析单元控制下输出余数系数数据至PWM产生单元；

或；

所述第二存储单元存储余数高位数据以及低有效位数据，第一存储单元仅存储公共整数数据。

进一步的，所述余数系数解析单元和PWM产生单元共同作为PWM产生装置进行封装；

或；

PWM产生单元作为PWM产生装置进行封装，余数系数解析单元与PWM产生装置电性连接。

进一步的，所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出。

进一步的，在一个完整显示帧内，前M组PWM或前M个奇数组PWM，使用存储的公共整数数据和余数高位数据或低有效位数据进行显示，其余组PWM交替使用存储的余数高位数据、低有效位数据和数据总线传输的余数系数数据。

进一步的，在一个显示帧周期内，PWM的显示时序为：

时序1：奇数组PWM中包括公共整数数据和余数高位数据或低有效位数据，偶数组PWM中包括公共整数数据和余数系数数据或低有效位数据；或偶数组PWM中包括公共整数数据和余数高位数据或低有效位数据，奇数组PWM中包括公共整数数据和余数系数数据或低有效位数据；

或，

时序2：前M组PWM中包括公共整数数据和余数高位数据或低有效位数据，剩下的PWM中余数系数数据、余数高位数据、低有效位数据交替显示，且公共整数在M组PWM显示周期内全部发送完。

进一步的，所述余数系数解析单元根据时序1或时序2控制余数高位数据输出至PWM产生单元。

进一步的，各显示帧之间，采用动态切换的方式在时序1和时序2之间进行切换。

进一步的，所述时序1和时序2根据画面灰度进行动态切换，当画面灰度大于等于灰度阈值K时采用时序2，小于灰度阈值K则采用时序1。

进一步的，所述灰度阈值K表示：

一个完整显示帧的灰度值；

或，一个完整显示帧内各PWM所对应的平均灰度值；

或，判断公共整数是否小于某个阈值，进一步，统计显示区域中满足条件的像素点个数，是否小于某个预设值。

进一步的，所述时序1和时序2的切换通过控制器/逻辑处理模块完成，所述控制器/逻辑处理模块与余数系数解析单元连接，所述控制器/逻辑处理模块内置阈值K，并根据阈值K控制余数系数解析单元是解析存储的余数系数数据还是解析由数据总线传输余数系数数据。

一种灰度数据传输控制器，包括控制器，所述控制器将H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

显示帧前段，控制器混合发送公共整数数据、余数高位数据、低有效位数据和/或余数系数数据；其中，公共整数数据、余数高位数据、低有效位数据存储在驱动芯片；

显示帧后段，控制器仅发送余数系数数据。

进一步的，所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出。

一种灰度数据传输方法，该方法包括：

S100：将H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]；

S200：将高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；其中，令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

S300：混合发送公共整数数据、余数高位数据、低有效位数据和/或余数系数数据，公共整数数据、余数高位数据和低有效位数据发送完以后再发送剩余的余数系数数据。

进一步的，所述公共整数数据、余数高位数据和低有效位数据的发送时序包括：

时序A1：在前M组时序将公共整数数据、余数高位数据和低有效位数据发送完；

时序A2：在前M个奇数组时序将公共整数数据、余数高位数据和低有效位数据发送完。

进一步的，所述时序A1和时序A2可根据各显示帧之间根据灰度阈值K进行切换，当画面灰度大于等于阈值K时采用时序A2，小于阈值K则采用时序A1。

进一步的，所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出。

进一步的，所述公共整数数据、余数高位数据和低有效位数据存储在驱动芯片中；

所述余数系数数据不存储，或存储在驱动芯片。

进一步的，在空闲的时序组中可用于传输下一显示帧的共整数数据、余数高位数据、低有效位数据以及寄存器数据和指令。

一种灰度数据传输系统，包括控制器、数据总线以及至少一颗驱动芯片，所述控制器通过数据总线与驱动芯片连接，各驱动芯片彼此级联；

所述控制器为所述的灰度数据传输控制器；

所述灰度数据传输控制器按所述的灰度数据传输方法传输灰度数据至驱动芯片；

所述驱动芯片为所述的灰度数据显示驱动模块。

本申请的有益效果是：

(1)和传统的灰度数据传输相比，本申请中将灰度数据分为公共整数数据和余数数据以及低有效位数据，其中余数数据分若干余数系数数据，在存储时仅存储公共整数数据和余数高位数据以及低有效位数据，相较于传统模式下，本申请对存储器的要求更低，可降低存储器容量和尺寸，节约芯片成本；

(2)在数据传输过程中，本申请将公共整数数据和余数高位数据、低有效位数据混合发送，使得显示公共整数时就已经有了余数系数数据，从而使得画面显示更加均匀，可避免跳灰；

(3)公共整数数据和余数高位数据、低有效位数据混合发送，显示时一开始就有了余数系数数据，因此不需要额外显示公共整数，可避免图像失真；

(4)低有效位数据提前存储，可以不需要补充发送，进一步降低了数据总线的占用时间，以4个不散为例，如果不存储低有效位数据就需要额外发送3次余数系数数据，存储低有效位数据以后则不需要额外发送。

附图说明

图1是本申请的硬件原理图；

图2是本申请的一种实施例原理框图；

图3是本申请的另一种实施例原理框图；

图4是数据包A循环发送示意图；

图5是数据包A和数据包B混合发送示意图；

图6是数据包A和数据包B另一种混合发送时示意图；

图7是本申请余数系数数据分开存储的原理图；

图8是余数系数全部存储的原理图；

图9是现有技术中数据接收和显示原理图；

图10是现有技术数据包发送和显示关系图；

图11是本申请数据接收和显示原理图；

图12是本申请数据包发送和显示关系图；

图13是时序1的示意图；

图14是时序2的示意图；

图15是时序1和时序2动态切换的结构原理图；

图16是数据传输系统示意图；

图17是数据包A和数据包B的组成示意图；

图18是先发余数系数数据和显示关系示意图；

图19是第一存储单元采用ping-pong结构的原理框图；

图20是灰度数据分为32组进行传输的实例图；

图21是灰度数据分为64组进行传输的实例图；

图22是单脉冲显示的波形示意图；

图23是优化后的显示波形图。

具体实施方式

下面结合具体实施例进一步详细描述本申请的技术方案，但本申请的保护范围不局限于以下所述。

应说明的是，在没有特殊说明的情况下，本实施例以及前文的余数数据和公共整数数据都是指LED显示屏中同一显示帧的灰度数据。

在一个完整显示帧内，H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据。以一个13bit的二进制灰度数据为例进行说明，则H＝12，定义该13bit的数据为D[12:0]，也就是一个位宽为13bit的数据。就目前而言，灰度数据一般最大为16bit，不管是多大的灰度数据，在进行公共整数数据和余数数据划分时，其原理均如下：

公共整数数据

求整函数；

余数数据

求余函数；

其中N为整数部分权重，可以理解为公共整数数据的组数，例如在本实施例中，令N＝64，也就是包括64组公共整数数据。

假设n＝-1，也就是不包含低有效位数据时，即全打散的情况下，则Q＝D[12:6]，R＝D[5:0]，换言之，公共整数数据是7bit的灰度数据高位数据，余数数据是6bit的灰度数据的低位数据，总共为64个PWM。而6bit的低位数据中的每1bit或2bit或者多bit则是余数系数数据。

假设n＝1，也就是W_R＝2ⁿ⁺¹，即4个不打散，也就是显示的PWM中最小单位为4个脉冲宽度，此时Q＝D[12:8]，R＝D[7:2]，则，R＝D[1:0]丢失了。

除以上方式外，本实施例还提供本领域的另一种划分方式，例如一个13bit的灰度数据，在数据形式上表现为一个13位的二进制数字串，则对该13位的二进制数字串进行拆分，分为公共整数数据和余数数据，也就是按数据位进行划分，高位数据作为公共整数数据低位数据作为余数数据，其中高位数据和低位数据是相对而言的，当确定划分位数时，则自动生成高位数据和低位数据，例如在一个13bit的灰度数据中，去掉低有效位数据D[n:0]后变为11bit的灰度数据，当定义低6位作为余数数据时，则高5位自动作为公共整数数据，也就是第1-6位数据为低位数据，7-11位作为高位数据，反之亦然，当确定高位数据时，低位数据也自然确定。

也就是说是，灰度数据分为公共整数数据和余数数据的本质也就是将灰度数据分为高位数据和低位数据，这也本领域比较常用的分解方式，例如公开号为CN105096821B的专利，灰度显示驱动方法及灰度显示驱动装置中将灰度数据分为高有效位和低有效位。

基于该分解，可以看出，对于任意一个灰度数据而言，公共整数数据是固定的，例如灰度值为1110111111011中，公共整数数据固定为11101，其权重为64，也就是需要显示64次，相当于公共整数数据需要循环显示64次，因此本申请中将公共整数数据进行存储，以便反复使用，相较于传统模式下，存储整个灰度数据13bit，本申请仅存储公共整数的5bit，相当于节约了近一半的存储器容量，因此本申请具有芯片成本更低、存储器尺寸更小的技术进步。

而余数数据则可以进一步拆分，如下：

R[7]：在其中32组内显示。

R[6]：在其中16组内显示。

R[5]：在其中8组内显示。

R[4]：在其中4组内显示。

R[3]：在其中2组内显示。

R[2]：在其中1组内显示。

其中，R[2]-R[7]就是余数系数数据的位阶，也就是将余数数据分解为1bit的数据也可以分解为多bit，其中每位余数系数数据可能都不相同。其中，R[7]可决定32组PWM中的余数系数，也就是表示了32个余数系数数据的值，R[6]可决定16组PWM中的余数系数，R[5]可决定8组PWM中的余数系数，依次类推。累计为63组，累计为63组，即63个余数系数数据R_i，按照其显示的顺序编号即为R₁-R₆₃，也就是在有一组PWM中不包含余数系数，仅有公共整数，或者可以认为该组的余数系数固定为0，相当于64个PWM中每个PWM中都包含一个公共整数数据和余数系数数据，对于既包含公共整数数据又包含余数系数数据的PWM在本申请中称为完整的PWM。

相较于直接将灰度数据D[H:0]进行分解，公共整数由D[12:6]变为D[12:8]，减少了2bit，而对于的低有效位数据D[1:0]恰好为2bit，换言之，在N相同的情况下，将低有效位数据D[1:0]进行存储并不会造成存储空间的增加，同时发送公共整数数据+余数高位数据与发送公共整数数据+余数高位数据+低有效位数据占用数据总线的时长相同。

以上是N取值为2ⁿ的一种实例，这种情况公共整数数据和余数数据恰好可以按二进制的位数进行划分，也就是灰度数据的高位作为公共整数数据，灰度数据的低位作为余数数据，这在实例应用中是最优选的，也是最常见的。此时的公共整数数据、余数数据、余数高位数据都可以直接从D[H:(n+1)]按位阶直接取出。例如上面的R[7]是余数数据最高位、R[6]余数数据次高位等等，而本申请所说的余数高位数据，可以是除R[2]以外的任意一个，但一般情况下R[3]和R[4]也不满足。

当N的取值不为时2ⁿ，则不能通过灰度数据高位或者低位的方式进行限定，此时公共整数数据和余数系数数据就是计算出来的，或者说是通过查找表其本质就是后台计算的方式确定的。以13bit的灰度数据1110111111011为列进行说明(不考虑去掉低有效位数据D[n:0]，去掉以后的计算原理相同)，将其换算成十进制数就是7675，令N＝40，则公共整数数据Q＝

计算出以后，公共整数就变成了191，换算为二进制就是10111111，余数数据为35，换算为二进制就是100011，显而易见的，10111111和100011都不是直接按位数从1110111111011中取出来的，而是通过计算的方式确认。在这种情况下，公共整数数据仍然可以用10111111进行表示，存储时也存储的是10111111，而对于余数数据则不能从100011中取值，这里的余数数据为35表示的含义是在40组PWM中有35组PWM的余数系数为1，其余5组为0，而100011如果按照R[0]-R[5]的方式进行表示，则表示的也是63组。即这种情况下余数高位数据是不能直接从100011中按位阶取值。而是只能通过计算的方式取值。假设余数系数权重为1，则余数数据小于40，假设余数高位存储1bit，此时我们可以设定余数数据大于等于20时，余数高位为1表示在20组中余数系数数据为1，否则余数高位为0，其余的余数系数则通过数据总线实时传输。则该余数高位1存储到存储器中可作为20组的余数系数，这20组的余数高位便无需通过总线多次传输。在这个示例中，余数高位并非取自余数数据的某个bit，而是通过余数数据计算得出，计算的原则为该余数高位能够决定多组的余数系数，且余数高位乘以组数再加上剩余组的余数系数，总和等于余数数据。余数高位的存在使得若干组的余数系数不必反复通过总线发送，节约总线时间用于发送其他数据，如整数数据。这里也不一定非要限定余数数据大于20，只要余数高位数据可以表示多组的余数系数数据即可，例如即使是余数数据为10，也可以在令余数高位数据为1，表示在10组中余数系数为1，只需要满足在显示10组PWM的时序中能够将公共整数发送完即可。通过查找表的方式计算余数系数数据和公共整数数据同样适用于N取值为2ⁿ的情形。

除以上二进制的灰度数据外，对于十进制、十六进制的数据处理，其原理与之相同。本实施例中以十进制数进行介绍，例如十进制数据8191，假设令N＝64，则公共整数数据为127，63作为余数数据，那么8191则包括了64组127，余数数据63可以在每个组显示1，则剩下一组不包含余数数据，或者认为这一组的余数数据恒为0，其原理与二进制完全一致。这样表示下来的最终结果仍然是8191。

参考图1所示，一种灰度数据显示驱动模块以下简称驱动芯片或芯片，包括第一存储单元100、余数系数解析单元400和PWM产生单元200；

H+1位的灰度数据D[H:0]按前文所述的方式分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；余数数据R拆分成若干余数系数数据R_i；令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据。

共整数数据、余数高位数据、余数系数数据设置有权重W_R，权重W_R＝2ⁿ⁺¹；权重W_R存储在控制器或者驱动芯片中。

第一存储单元100，存储公共整数数据、余数高位数据以及低有效位数据，其中，公共整数数据直接输出至PWM产生单元200。

余数系数解析单元400，控制第一存储单元100选择性输出余数高位数据和低有效位数据至PWM产生单元200；这里所指的选择性输出是指第一存储单元100可以在任意组输出余数高位数据至PWM产生单元200使用，并不局限于某些固定组中。

第一存储单元100不输出余数高位数据或低有效位数据时，由数据总线传输余数系数数据至PWM产生单元200；假设在第1、2、3、5、7、8组显示的余数系数数据使用的是第一存储单元100存储的余数高位数据或低有效数据，则在第4、6组显示的余数系数数据则通过数据总线传输。

PWM产生单元200，根据共整数数据和余数高位数据或低有效位数据或余数系数数据生成PWM进行显示。

在一个完整的显示帧内，将其分为了N组PWM，即N个子帧，这里的N就是上文所说的整数部分权重，其中每个PWM中均包括一个共整数数据和余数系数数据(余数系数数据由存储的余数高位数据或低有效位数据产生)经上述分析可以看出实际有1组PWM是不包含余数系数数据的，这里的余数系数数据要么是由数据总线直接传输得到的，要么是从第一存储单元100存储的余数高位数据或低有效位数据得到。其中，公共整数数据和余数系数数据可以作为1个PWM进行显示，也可以作为2个PWM进行显示，不管是1个还是2个都称为1组PWM。通常情况下，都是作为1个PWM进行显示。本申请的核心是将原本的一个显示帧分为N组PWM进行显示。也就是产生的PWM包含两种类型一种PWM由公共整数数据+余数高位数据组成，另一个PWM由公共整数数据+余数系数数据组成。

更为具体的，第一存储单元100与数据总线连接，接收来自数据总线传输的数据包进行存储，第一存储单元100存储的数据中不仅包括公共整数数据还包括余数高位数据和低有效位数据，第一存储单元100将存储的数据供余数系数解析单元400和PWM产生单元200使用。

余数系数解析单元400包括两个输入接口，一个与数据总线连接接收来自数据总线传输的数据包进行解析输出余数系数数据，另一个接口与第一存储单元100连接，读取存储的余数高位数据和低有效位数据进行解析得到相应的余数系数数据。当余数系数解析单元400使用第一存储单元100存储的余数高位数据或低有效位数据产生余数系数数据时，数据总线就处于空闲状态，可用于发送寄存器数据或者双上升沿指令等。当余数系数解析单元400不适用第一存储单元100存储的余数高位数据产生余数系数数据时，数据总线就直接发送余数系数数据给余数系数解析单元400或PWM产生单元200。

如果不存储余数系数数据，则公共整数数据为D[12:6]，余数数据为D[5:0]，则余数系数数据就需要通过数据总线发送，也就是需要发送63次，除此之外还需要发送公共整数数据，而公共整数数据一般需要多次才能发送完成，一般情况下，数据总线的传输量一般16bit，对于一个16通道的芯片而言，其需要的公共整数数据量为16*7bit，而数据总线每次只能发送2个7bit的公共整数数据，因此需要8次才能传输完成，在传输公共整数数据时，缺乏余数系数数据，这就使得显示的PWM中缺少余数系数数据，从而使得画面不均匀，性能较差。所以目前一般采用的就是发送公共整数数据时不显示，其原理如图9和图10所示，这种情况就会出现帧间黑场，当芯片刷新率足够大时，肉眼一般难以发现，为了解决该问题，本领域有采用在缺少余数系数数据时额外显示公共整数数据，但这又会造成跳灰现象，画面均匀性不够。

为了解决该技术问题，本申请中将公共整数和余数系数数据余数高位数据、低有效位数据混合发送进行存储，使得显示一开始就有余数系数数据，从而保证PWM的完整性，提升显示效果，其原理如图11和图12所示，参考图11所示，数据的接收和显示之间存在一定的延时，这个时长受限于数据总线的传输速率，一般情况下，该延时肉眼无法观测，因此在后续的示意图中一般将接收和显示视为同步，但本领域技术人员应知晓，实际上该延时仍然存在，例如在图12中，就将公共整数数据包与显示做了对齐处理，其中，图12左侧第一个公共整数数据包是指上一显示帧的公共整数数据而非当前帧。

在一个实施例中，显示帧前段，公共整数数据和余数高位数据、低有效位数据混合作为1个数据包A发送至第一存储单元100进行存储，显示帧后段只发余数系数数据。在发送公共整数数据时，将余数系数数据和低有效位数据也存储在第一存储单元100，使得PWM产生单元200不仅可以读取公共整数数据还可以读取余数系数数据，从而产生完整的PWM进行显示。

如上文中13bit的灰度数据为例进行说明，公共整数数据为5bit，每次发送2个公共整数数据，则占据10bit的数据位宽，因此可以额外发送6bit的余数系数数据，恰好用于发送2个1bit的余数高位数据和2个2bit的低有效位数据。

由于公共整数数据需要8次传输完成，也就是可以额外发送6bit*8＝48bit的余数系数数据，而芯片为16通道，也就是刚好每个通道对应1bit的余数系数数据，以及每个通道对应的2bit低有效位数据。换言之，每次发送2bit的余数高位数据+4bit的低有效位数据即可，而公共整数数据为2个，也就是1个数据包中包括2通道的数据，即每个通道对应5bit公共整数数据和1bit余数高位数据、2bit的低有效位数据，其原理图可以参考图17所示。

除以上的实施例以外，当公共整数数据小于5bit时，则余数系数数据可发送的就大于1bit，只要满足公共整数数据+余数系数数据≤16bit即可。本领域的技术人员应知晓，凡是符合该公式的数据组合均应纳入本申请的保护范围内。

显而易见，为了尽可能的降低存储器的容量，也就是减小第一存储单元100的容量，余数系数数据自然是越小越好，因此每个通道只存储1bit的余数系数数据是最优选择。例如，在上述13bit的灰度数据中，余数系数数据为6bit，分别为R[2]-R[7]，那么存储哪一个余数系数数据最好呢，由于公共整数数据和低有效位数据需要8次才能发送完成，而发送数据的时间和显示基本相等，也就是在发送公共整数数据和低有效位数据时，显示了8个PWM，为了保证每个PWM中都有余数系数数据，因此应该要求存储的余数系数数据至少能在8组中显示，显而易见的，R[2]-R[3]都不满足，而R[4]-R[7]都是满足这个要求的，也就是说存储的余数系数数据应该是余数高位数据R[4]-R[7]，其原理可参考图3所示。

进一步的，在R[4]-R[7]中存储哪一位余数系数数据效果最佳呢，由于余数系数数据只能存储一位，其余的需要通过数据总线传输，基于前述分析可以看出，R[7]需要在32组中显示，也就是需要传输32次，很显然存储余数系数数据最高位时，可以最大程度的减少数据总线传输数据所占用的时间，也就是将余数数据的高位R[7]发送至第一存储单元100进行存储。也就是将公共整数数据和余数高位数据混合形成数据包A进行循环发送，这里的余数高位数据优选R[7]。数据接收和显示示意图可参考图4所示，图4中的第n组和n+1组表示的LED屏的不同显示行。由于数据包A中包含余数系数数据，所以在开始显示的PWM中也就包含了余数系数数据，以保证了PWM的完整性。

如上分析，在另一个方面，存储余数数据的高位，也就减少了数据总线的数据传输量，原本数据总线需要发送63次余数系数数据，当余数数据最高位存储以后，就只需要再发送31次即可，相当于减少了数据总线一半的传输量，也就是说相较于现有技术，本申请具有数据总线传输负载更低的技术进步。

除以上实施例以外，公共整数数据、余数高位数据、低有效位数据和/或余数系数数据混合发送的方式还包括：

1)、将公共整数数据、余数高位数据和低有效位数据组成数据包A，余数系数数据作为数据包B；混合发送数据包A和数据包B；

2)、将公共整数数据组成数据包A，余数高位数据作为数据包B1，低有效位数据作为B2；混合发送数据包A、数据包B1、数据包B2；

3)、将公共整数数据、余数高位数据和低有效位数据任意组合形成数据包A和数据包B，数据包A和数据包B混合发送；这里的任意组合是指将数据包A或数据包B包括公共整数数据、余数高位数据和低有效位数据中的一种或两种，只需满足数据包A+数据包B＝公共整数数据、余数高位数据和低有效位数据即可；

4)、将公共整数数据和余数高位数据组成数据包混合发送，低有效位数据在使用存储的余数高位数据进行显示时发送。

数据接收示意图可参考图5和图6所示，其中数据包A和数据包B可以交替发送，也可以是多发送几个数据包A再发送1个数据包B，基于上述分析可以看出，余数系数数据每个通道至少要发送1bit的灰度数据，对于16通道的芯片而言，至少需要发送16bit的余数系数数据，而数据总线传输量最大为16bit，也就是仅发送1次数据包B即可满足余数系数数据的需求，但不排除多次发送的情形，例如每通道发送2-3bit的余数系数数据时，就需要多次才能将余数系数数据完全发送完，发送大于1bit的余数系数数据的优势在于可以进一步降低数据总线的传输量，其弊端在于会导致第一存储单元100的存储容量增加，使得芯片成本增加。

参考图6所示，数据包B的发送顺序可以任意设置，为了保证PWM中尽快拥有余数系数数据，数据包B应尽量靠前发送，也就是第一个数据包和第二数据包应包括数据包A和数据包B，尤其是数据包A中不包含余数系数数据时。

相较于将公共整数数据和余数高位数据混合形成数据包A进行循环发送，当数据包A仅包括公共整数数据时，显示的第一个PWM中不包含余数系数数据或公共整数数据。例如第一个是数据包B则不包含公共整数，第一个是数据包A则不包含余数系数数据，对显示的影响就是第一个PWM灰度数据不完整，当相当于传统模式下的多个PWM数据不完整，本方案仍具有较大的进步和优势，以上述13bit的灰度数据为例，公共整数数据为64组，也就是需要显示64组PWM，而余数系数数据只有63组，恰好有一组没有余数系数数据，因此先发送数据包A时恰好与实际情况相吻合，也就是说先发送数据包A数据包A不包含余数系数数据时是最佳选择。

当显示帧前段数据发送完以后，则进入显示帧后段的数据传输，由于公共整数数据已经全部存储在第一存储单元100中，因此示帧后段，只发送余数系数数据。

其发送的方式包括以下几种：

1)余数系数数据发送至余数系数解析单元400，其结构可参考图1或图3所示，也就是余数系数数据经由余数系数解析单元400发送至PWM产生单元200。

2)余数系数数据发送至第一存储单元100进行存储；其结构可参考图8所示，这种情况下，可极大的节约数据总线传输数据的时间，其区别在于需要覆盖在先存储的余数系数数据，这就可能导致数据发送和接收存在一个延时如前文所言，该延时可忽略不计。

3)余数系数数据直接发送至PWM产生单元200，其结构可参考图2所示，也就是直接发送至PWM产生单元200进行显示，无需经过余数系数解析单元400，这种情况下可以通过时钟进行控制或者通过控制器控制卡对发送数据的时序进行控制。

综上，显示帧后段发送的剩下的余数系数数据，其整体可分为存储和不存储两种类型，也就是剩下的余数系数数据全部通过数据总线传输不存储，或者是剩下的余数数据数据继续存储，前提是在先存储的余数系数数据全部显示完成，例如存储的是余数高位数据是R[7]就必须在显示了32组PWM以后才能发送剩下的余数系数数据。

值得强调的是，本申请中的显示帧前段和显示帧后段以公共整数全部发送完作为区分节点。也就是将发送公共整数数据作为显示帧前段，公共整数数据发送完以后作为显示帧后段。

可选的，在一种实施例中，当PWM组数为2ⁿ时，公共整数数据和余数系数数据恰好可以按位阶拆分，余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据；其中，i＞2，b≥1，其中，余数高位数据可以是除R[2]以外的余数系数，也就是可以是R[3]-R[7]中的任意一个或2个，例如余数高位数据为1bit时可以是R[5]，则R[2]、R[3]、R[4]、R[6]、R[7]分别作为余数系数数据，当余数高位数据为2bit时，即b＝1时，i＝4时，可令R[5]-R[6]作为余数高位数据，则R[2]、R[3]、R[4]、R[7]分别作为余数系数数据，一般来说余数高位数据以R[7]作为最优选择。

例如在上述13bit的灰度数据中，余数系数数据为6bit，这里的余数高位数据是指与公共整数数据混合作为数据包A的余数系数数据，循环发送数据包A时，可以理解为公共整数数据和余数系数数据同时发送，其中余数系数数据可以是1bit这里是指芯片的每通道1bit余数系数数据，而不是整个数据包A中只有1bit余数系数数据。也可以是多bit的余数系数数据，余数高位数据的位宽一般不超3bit。

可选的，在一种实施例中，数据包B的数据量最大为mbit，其中m为驱动芯片的通道数，即每个通道对应1bit或ibit的余数系数数据，目前主要的芯片通道一般为16通道，由于数据总线的位宽为16bit，因此数据包一般最大为16bit，这里可以理解为，也就是对于一个16通道的芯片而言，如果每个通道发送1bit余数系数数据，则可以通过1个数据包B发送完成，当每个通道需要2bit余数系数数据时，则需要2个数据包B发送完，在实际情况中，数据包B中是余数系数数据，一般只有1bit，也就是每次只需要1个数据包B就能发送完全部通道所需的余数系数数据，以减少余数系数数据传输的次数，节约数据总线的占用时间，同时由于第一存储单元100中还存储了余数系数数据，当第一存储单元100采用两个存储器按ping-pong结构工作时，节约出来的时间就可以用于发送下一显示帧的公共整数数据也就是混合发送下一显示帧的公共整数数据和余数系数数据。

经过上述说明已经知晓，将公共整数数据和余数高位数据、低有效位数据混合发送进行存储时，余数高位数据是余数数据的最高位或次高位，或最高位+次高位，也就是当余数系数数据为2bit时，可以存储余数数据的高位和次高位这2bit数据，从而可以最大程度的降低数据总线传输余数系数数据所占用的时间，这些省下来的时间就可以用于传输整数数据或寄存器、指令等。

为了进一步提升灰度数据显示的均匀性，本实施例对存储的余数系数数据在哪些组PWM进行显示做出了进一步设计。

经过上述分析可以获知，当第一存储单元100中存储的是余数高位数据时，其可以决定多组PWM中的灰度数据，为了方便阐述，还是以13bit的灰度数据进行举例说明，公共整数为5bit，余数系数为6bit、低有效位数据为2bit。由上述可知R[7]在其中32组内显示，而总共有64组PWM，也就是说R[7]具体在哪些组中进行显示可以进行控制，对此本申请中提供以下几种实施方式。

可选的，在一种实施例中，一个完整显示帧内的全部PWM中，若干组的余数系数数据由第一存储单元100存储的余数高位数据产生，其他组的余数系数数据由总线传输，也就是说不限定第一存储单元100存储的余数高位数据具体在哪些组PWM中显示，不强调R[7]具体控制哪几组，可以是前32组或者中间的32组或者是最后32组，或者是随机显示32组，但本领域技术人员应知晓，由于公共整数数据对PWM显示影响最大，因此应该尽可能快的将公共整数数据发送完，如果存储的余数系数数据控制最后32组，这就意味着前32组需要额外发送余数系数数据，而数据总线不能同时发送数据包A和数据包B，这就极大的延缓了公共整数数据传输时间。

可选的，在一种实施例中，一个显示帧周期内，PWM按时序1进行显示，也就是奇数组PWM中的余数系数数据由第一存储单元100存储的余数高位数据产生或低有效位数据，偶数组PWM中的余数系数数据由数据总线直接传输或低有效位数据，其原理如图13、图20、图21所示，图中的中位数据是指除余数高位数据以外的余数系数数据，无数据是指使用存储的余数高位数据，数据总线无数据发送，其中低有效位数据即R[0]、R[1]累计显示3组。

由图13可以看出，在显示的PWM中，第奇数组中显示的整数公共整数数据+余数高位或低有效位数据，这里的余数高位也就是存储在第一存储单元100中的余数系数数据，而偶数组PWM中就只有整数公共整数数据不包含余数高位，但是在实际显示中必须显示余数系数数据，因此在偶数组PWM显示中，必须通过数据总线发送余数系数数据或使用低有效位数据来进行填充显示。这种情况下，公共整数数据和余数高位数据、低有效位数据混合发送就是按照“公共整数数据、余数高位数据、低有效位数据混合形成数据包A，余数系数数据作为数据包B，数据包A和数据包B混合发送”发送的，其中数据包A和数据包B采用交替发送的方式，该方案的优势在于，将余数高位均匀分摊在各组PWM中，可以使得整个显示更加均匀，提升画面效果。其缺陷在于，公共整数需要更长时间才能发送完成。假设灰阶值D有13bit；权重为64，共显示64组，这样公共整数数据为D[12:8]，余数系数数据为D[7:2]，发送整数的一个数据包A可以发送2个公共整数数据和2个余数高位，即{D0[12:7],D1[12:7]}，其原理可参考图17所示，也就是数据包A中包括点P1和点P2的公共整数数据，以及点P1和点P2的余数系数数据、点P1和点P2的低有效位数据，这里的点P1和P2就对应D0和D1，数据包B也是相同的，包含了多个点的余数系数数据，一般来说当只发送1bit余数系数数据时，一个数据包B最多可以包括16个点的余数系数数据。假设共32行且每颗IC有16个通道，这样共有32*16＝512的整数数据需要存储；假设总线传输一个联合数据包的时间与一行显示时间相近，这样传送完所有整数数据含余数高位共需512/2＝256个行显示时间，即256/32＝8个组显示时间。考虑的显示分组均匀性，假设余数高位D[7]控制的是第1/3/5/7…63共32个奇数组的余数系数。基于上述分析可以看出，公共整数原本只需要8次就能传完，但是在本实施例中由于需要间隔插入余数系数数据数据包B，因此在第15次时，才能将公共整数数据全部发送完，相当于变相延迟了显示帧前段的时长，其缺陷就在于会导致画面撕裂，但是当灰度数据较低时，基本不影响。

时序1除以上显示方式以外，奇数组和偶数组还可以互换，也就是偶数组PWM中的余数系数数据由第一存储单元100存储的余数高位数据产生，奇数组PWM中的余数系数数据由数据总线直接传输，区别在于该显示时序中发送的第一个数据包必须是余数系数数据包，这就使得显示的第一个PWM中没有公共整数，但是对于整个显示帧而言，几乎不会造成任何影响，其原理参考图18所示。

当数据包A只有公共整数数据，数据包B为余数高位数据和低有效位数据时，显而易见的，当先发送数据包A时，第一组PWM没有余数系数可以使用。基于上文，余数系数数据显示的组数要比公共整数数据少1组，例如在13bit的灰度数据中，如果公共整数数据的权重为64显示64组，余数系数数据则只有63组，也就是说有一组PWM中必然没有余数系数数据，因此当数据包A只有公共整数数据，数据包B为余数系数数据时，刚好令第一组PWM不显示余数系数数据。

换言之，时序1限定的是显示的PWM序列中交替循环使用存储的余数系数数据和数据总线传输的余数系数数据，并不限定具体哪一组余数系数数据的来源，也就是说奇数组使用存储的余数系数数据可以将余数高位数据和低有效位数据统称为余数系数数据时，则偶数组必然使用数据总线传输的余数系数数据，反之亦然。其本质就是前M个奇数组显示的余数系数数据是有第一存储单元100存储的余数高位数据或低有效位数据产生的。

可选的，在一种实施例中，一个显示帧周期内，PWM按时序2进行显示，前M组PWM中的余数系数数据由第一存储单元100存储的余数高位数据或低有效位数据产生，剩下的PWM中混合使用存储的余数系数数据和数据总线传输的余数系数数据或低有效位数据，且公共整数在M组PWM显示周期内全部发送完，其原理可参考图14所示。在前M组PWM显示的是整数公共整数数据+余数高位或低有效位数据图中未画出低有效位数据，这里的余数高位也就是第一存储单元存储的余数高位数据，也就是说在前M组中，不需要额外占用数据总线来传输余数系数数据，可以快速的发送完公共整数数据，以上述13bit的灰度数据为例，5bit的公共整数数据+2bit低有效位数据，16通道的芯片仅需要8次即可全部传输完成，也就是M＝8。本实施例的优势在于，可以尽可能的快速发送完公共整数数据，其优势可以降低画面的撕裂程度，缺陷在于，PWM的显示不如时序1均匀，但是当灰度数据较大时，余数系数数据对画面的影响就比较小，其均匀度也基本不受影响。

可选的，在一种实施例中，时序1和时序2所需的余数系数数据由余数系数解析单元提供，也就是余数系数解析单元400根据时序1或时序2解析出相应的余数系数数据并发送至PWM产生单元200，也就是在显示过程中，余数系数解析单元400要么将第一存储单元100存储的余数高位数据或低有效位数据进行解析获得余数系数数据，要么直接将数据总线传输而来的余数系数数据发送至PWM产生单元200。

除以上方式以外，由于时序1和时序2各有优劣，两者结合无疑是最佳的选择方案，本实施例还提供一种时序1和时序2动态切换的方案，也就是在一种实施例中，时序1和时序2可以动态切换。基于上述分析可以看出，当灰度数据值不同时，采用不同的时序显示效果更佳，这里的灰度值是只某一显示帧的整体灰度。也就是说，在一个连续的多帧画面中，可以采用动态切换的方式在时序1和时序2之间进行切换。当画面灰度大于等于灰度阈值K时采用时序2，小于灰度阈值K则采用时序1。

可选的，在一些实施例中，在一个完整显示帧内，一种灰度数据显示驱动模块显示的PWM包含2ⁿ组，其中优选设计为32组和64组，可参考图20和图21所示。

参考图15所示，一种灰度数据显示驱动模块以下简称驱动芯片或芯片，包括第一存储单元100，以及与第一存储单元100连接的PWM产生单元200和余数系数解析单元400，余数系数解析单元400连接至PWM产生单元200，PWM产生单元200根据余数系数解析单元400解析出的余数系数数据和第一存储单元100存储的公共整数数据产生PWM进行显示，时序1和时序2的切换通过控制器/逻辑处理模块500完成，控制器/逻辑处理模块500与余数系数解析单元400连接，控制器/逻辑处理模块500内置阈值K，并根据阈值K控制余数系数解析单元400是解析第一存储单元100存储的余数高位数据或低有效位数据还是解析由数据总线传输余数系数数据。

可选的，在一种实施例中，控制器/逻辑处理模块500可以是采用灰度传输系统中的控制器来实现，其原理可参考图16所示，控制器与各级驱动芯片连接，用于控制余数系数解析单元400到底是接收数据总线传输的数据还是解析第一存储单元100存储的余数高位数据或低有效位数据。

除此之外，也可以是单独设计一个逻辑处理模块来实现上述控制，其中逻辑处理模块可以与驱动芯片集成在一起。

不管是控制器还是逻辑处理模块，其本质都是通过控制显示时序的时钟信号来实现的，例如高电平余数系数解析单元400解析第一存储单元100存储的余数高位数据或低有效位数据，低电平数据总线直接传输余数系数数据至余数系数解析单元400并输出余数系数数据至PWM产生单元200。

可选的，在一种实施例中，上述灰度阈值K表示一个完整显示帧的灰度值，或表示一个完整显示帧内各PWM所对应的平均灰度值；或判断整数是否小于阈值K1，进一步，统计满足条件的数据个数，是否小于某个预设值像素点个数，是否小于某个预设值K2，。不管是以平均灰度值作为灰度阈值K取值依据还是以整体灰度值作为灰度阈值K的取值依据，其最终都能衡量出画面的灰度值，也就是画面的明亮度。

可选的，在一种实施例中，余数系数解析单元400和PWM产生单元200共同作为PWM产生装置进行封装。即余数系数解析单元400和PWM产生单元200在硬件表现形式上是同一个模块内的不同功能单元，即相当于现有技术中PWM产生装置，这种设计方式，可以使驱动芯片在结构上更加简单，占用面积更小。

可选的，在另一种实施例中，PWM产生单元200作为PWM产生装置进行封装，余数系数解析单元400与PWM产生装置电性连接。在本实施例中，PWM产生单元200和余数系数解析单元400在表现形式上是两个独立的模块，PWM产生单元200和余数系数解析单元400电性连接以实现数据传输。

换言之，本申请所指的余数系数解析单元400和PWM产生单元200是以模块的功能进行限定的，并不是对硬件结构的具体限定，凡是本领域已知的，且具有这两者功能的模块均可用于本申请中作为替代。

其中，余数系数解析单元400其本质是一个逻辑模块，其作用主要是选择对应的余数系数数据输入到PWM产生单元200中，如上述实施例中，余数系数解析单元400可以通过控制器进行控制，也可以通过逻辑处理模块进行控制，或者其自身就是一个逻辑模块，根据时序1或时序2结合时钟模块即可实现余数系数数据的选择输出，凡是本领域已知的能实现该功能的模块均可作为余数系数解析单元400使用，或均应认为该模块就是余数系数解析单元400，如果仅仅是对功能模块名字的改变其最终实现的功能相同都应与本方案中的余数系数解析单元400作相同看待。

除以上实施例所记载的方案以为，本实施例还提供了另一种灰度数据显示驱动模块，与上述实施例的区别在于，本实施例中新增一个小储存器用于存储余数系数数据，第一存储单元则仅存储公共整数数据。

参考图7所示，还包括一个与余数系数解析单元400连接的第二存储单元300；

第二存储单元300存储余数系数数据，在余数系数解析单元400控制下输出余数系数数据至PWM产生单元200；

或；

第二存储单元300存储余数高位数据以及低有效位数据，第一存储单元100仅存储公共整数数据。

相较于仅有第一存储单元100的情况，本实施例可进一步减小第一存储单元100的存储空间和尺寸，但也需要额外增加一个第二存储单元300，在成本上稍有增加，但相较于传统技术仍具有较大的技术进步。由于公共整数数据和余数系数数据分开存储，在混合发送时，只能采用数据包A和数据包B分开混合发送的方式，也就是数据包A只有公共整数，数据包B只有余数系数数据，数据包A和数据包B的发送方式与在先实施例相同。也就是说，在显示帧前段主要发送数据包A公共整数数据，发送1个或2个数据包B即可，其发送的顺序可以是先发数据包A也可以是先发数据包B。显示帧前段和显示帧后段以公共整数全部发送完作为区分节点。可选的，显示帧前段发送的余数系数数据是余数数据的高位或次高位，或最高位+次高位。可选的，余数系数解析单元400和PWM产生单元200共同作为PWM产生装置进行封装；或PWM产生单元200作为PWM产生装置进行封装，余数系数解析单元400与PWM产生装置电性连接。

可选的，参考图19所示，在一种灰度数据显示驱动模块中，第一存储单元100由存储器1-A和存储器1-B组成，存储器1-A和存储器1-B采用ping-pong结构交替收发数据。采用ping-pong结构交替收发数据可完全解决画面撕裂问题，其缺陷在于相较于单存储器的结构成本更高，但相较于传统模式下，本方案中的存储器1-A和存储器1-B容量均更小，也就是相较于现有技术仍具有成本更低的技术进步。在该结构下，显示帧除按时序1和时序2的方式进行显示以外，本实施例中还提供另一种显示方式，以完全解决画面撕裂的问题。在一个完整显示帧内的全部PWM中，在数据总线不传输余数系数数据时发送下一帧的公共整数数据进行存储，也就是切换存储器1-A和存储器1-B的收发状态，完成一下显示帧需要存储的公共整数数据和余数高位数据、低有效位数据的混合发送，也就是利用节约的数据总线传输时间用来提前发送下一显示帧的灰度数据，以避免占用下一显示帧的显示时间。其中M可以根据时序1和时序2进行确定，例如在上述13bit的实施例中，如果按时序1的混合发送和余数高位数据、低有效位数据，则需要15个PWM才能完全发送完，也就是M＝15，即在上一帧预留15个PWM进行下一显示帧的公共整数数据和余数高位数据、低有效位数据混合发送；如果按时序2进行混合发送公共整数数据和余数系数数据，则M＝8。

也就是在当前显示帧使用存储的余数系数数据进行显示时，数据总线传输下一显示帧的公共整数数据和余数高位数据、低有效位数据进行存储。也可以是在时序1和时序2中使用存储的余数系数进行显示时，发送下一显示帧需要存储的公共整数数据和余数高位数据、低有效位数据。具体方式为存储器1-A存储上一显示帧的公共整数数据和余数高位数据、低有效位数据，显示时，使用存储器1-A存储的数据进行显示，当使用存储的余数高位数据或低有效位数据时，数据总线处于空闲时间，则可以用来发送下一显示帧需要存储的公共整数数据和和余数高位数据、低有效位数据，发送至存储器1-B中，由于数据总线传输余数系数数据的时间可减少一半以上，因此完全有足够的时间发送下一显示帧需要存储的公共整数数据和和余数高位数据、低有效位数据，则下一帧一开始就可以直接显示。

值得说明的是，在拥有第二存储单元300没有第二存储单元300的两种实施例中，公共整数数据和余数高位数据、低有效位数据混合发送的方式是相同的，区别仅在于存储位置不同，没有第二存储单元300的实施例中是将余数高位数据、低有效位数据存储在第一存储单元100，有第二存储单元300则存储在第二存储单元300中。

PWM产生单元200根据公共整数数据和余数高位数据、余数系数数据、低有效位数据以及权重W_R生成PWM进行显示，公共整数数据和余数系数数据、余数高位数据实际显示的灰度值需要乘以一个权重W_R，W_R＝2ⁿ⁺¹。

我们以4个不打散的情况为例即n＝1，假设原本的6bit余数数据为D[5:0]，7bit公共整数为D[12:6]，则4个不散以后，也就是余数低位D[1:0]损失掉了，6bit余数数据变为D[7:2]*D[1:0]，公共整数则变为D[12:8]*D[1:0]。

进一步的，n+1≥1时，需要额外发送余数低位数据D[x-1:0]进行显示，以4个不打散的情况为例，对于损失掉的D[1:0]，我们需要发送余数低位D[1:0]这2bit所对应的余数系数。本申请中则将这部份数据也就是低有效位数据进行了存储，无效额外发送。

常见的不打散个数有2、4、8、16四种情况，它们分别对应余数低位1bit、2bit、3bit、4bit，如果用上空闲显示组，它们额外要0、1、2、3个显示组。

一般情况下，低有效位数据D[n:0]采用不发余数系数数据的空闲时间进行发送，也就是在使用第一存储单元100存储的余数高位数据进行显示的组中，参考图20和图21所示，在一个32组PWM和64组的PWM中，均在最后几组空闲的PWM显示了低有效位数据。一般而言有几bit余数低位数据就在几组PWM中显示，即一组PWM中尽量只显示1bit的余数低有效位数据。

或，其对应的PWM显示周期不延长，当公共整数数据+余数系数数据+低有效位数据大于该PWM所对应的灰度数据时，其溢出部分部分忽略。

在另一个方面，本实施例还提供一种灰度数据传输方法，该方法包括：

S100：将H+1位的灰度数据D[H:0]按前文所述的方式分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]；

S200：将高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；其中，令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

共整数数据、余数高位数据、余数系数数据设置有权重W_R，权重W_R＝2ⁿ⁺¹；

S300：按前文所记载的混合发送的方式发送公共整数数据、余数高位数据和低有效位数据，公共整数数据、余数高位数据和低有效位数据发送完以后再发送余数系数数据。

可选的，在一些实施例中，公共整数数据、余数高位数据和低有效位数据的发送时序包括：

时序A1：在前M组时序将公共整数数据、余数高位数据和低有效位数据发送完；

时序A2：在前M个奇数组时序将公共整数数据、余数高位数据和低有效位数据发送完。这里的时序A1和时序A2与前文的时序1和时序2一一对应。

可选的，在一些实施例中，时序A1和时序A2可根据各显示帧之间根据灰度阈值K进行切换，当画面灰度大于等于阈值K时采用时序A2，小于阈值K则采用时序A1。

可选的，在一些实施例中，公共整数数据、余数高位数据和低有效位数据存储在驱动芯片中；

余数系数数据不存储，或存储在驱动芯片。

参考图16所示，本实施例还提供一种灰度数据传输系统，包括控制器、数据总线以及至少一颗驱动芯片，控制器通过数据总线与驱动芯片连接，各驱动芯片彼此级联；

控制器为的灰度数据传输控制器；由控制器将灰度数据分为公共整数数据、余数高位数据和低有效位数据。

灰度数据传输控制器按的灰度数据传输方法传输灰度数据至驱动芯片；

驱动芯片为的灰度数据显示驱动模块。

以上所述仅是本申请的优选实施方式，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。

Claims (16)

1.一种灰度数据显示驱动模块，其特征在于，包括第一存储单元、余数系数解析单元和PWM产生单元；

H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

第一存储单元，存储所述公共整数数据、余数高位数据以及低有效位数据，其中，公共整数数据直接输出至PWM产生单元；

余数系数解析单元，控制所述第一存储单元选择性输出余数高位数据和低有效位数据至PWM产生单元；

第一存储单元不输出余数高位数据或低有效位数据时，由数据总线传输余数系数数据至PWM产生单元；

PWM产生单元，根据共整数数据和余数高位数据或低有效位数据或余数系数数据生成PWM进行显示。

2.根据权利要求1所述的灰度数据显示驱动模块，其特征在于，所述余数系数数据发送至余数系数解析单元，由余数系数解析单元解析后传输至PWM产生单元；

或，

余数系数数据发送至第一存储单元进行存储，由余数系数解析单元解析后传输至PWM产生单元；

或，

余数系数数据直接发送至PWM产生单元。

3.根据权利要求1或2所述的灰度数据显示驱动模块，其特征在于，所述第一存储单元由存储器1-A和存储器1-B组成，存储器1-A和存储器1-B采用ping-pong结构交替收发数据；

或，所述第一存储单元仅包括一个存储器。

4.根据权利要求1-3任一项所述的一种灰度数据显示驱动模块，其特征在于，还包括一个与所述余数系数解析单元连接的第二存储单元；

所述第二存储单元存储余数系数数据，在所述余数系数解析单元控制下输出余数系数数据至PWM产生单元；

或；

所述第二存储单元存储余数高位数据以及低有效位数据，第一存储单元仅存储公共整数数据；

所述余数系数解析单元和PWM产生单元共同作为PWM产生装置进行封装；

或；

PWM产生单元作为PWM产生装置进行封装，余数系数解析单元与PWM产生装置电性连接；

所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出；

在一个完整显示帧内，前M组PWM或前M个奇数组PWM，使用存储的公共整数数据和余数高位数据或低有效位数据进行显示，其余组PWM交替使用存储的余数高位数据、低有效位数据和数据总线传输的余数系数数据。

5.根据权利要求4所述的灰度数据显示驱动模块，其特征在于，在一个显示帧周期内，PWM的显示时序为：

时序1：奇数组PWM中包括公共整数数据和余数高位数据或低有效位数据，偶数组PWM中包括公共整数数据和余数系数数据或低有效位数据；或偶数组PWM中包括公共整数数据和余数高位数据或低有效位数据，奇数组PWM中包括公共整数数据和余数系数数据或低有效位数据；

或，

时序2：前M组PWM中包括公共整数数据和余数高位数据或低有效位数据，剩下的PWM中余数系数数据、余数高位数据、低有效位数据交替显示，且公共整数在M组PWM显示周期内全部发送完。

6.根据权利要求5所述的灰度数据显示驱动模块，其特征在于，所述余数系数解析单元根据时序1或时序2控制余数高位数据输出至PWM产生单元；

各显示帧之间，采用动态切换的方式在时序1和时序2之间进行切换。

7.根据权利要求5或6所述的灰度数据显示驱动模块，其特征在于，所述时序1和时序2根据画面灰度进行动态切换，当画面灰度大于等于灰度阈值K时采用时序2，小于灰度阈值K则采用时序1。

8.根据权利要求7所述的灰度数据显示驱动模块，其特征在于，所述灰度阈值K表示：

一个完整显示帧的灰度值；

或，一个完整显示帧内各PWM所对应的平均灰度值；

或，判断公共整数是否小于某个阈值，进一步，统计显示区域中满足条件的像素点个数，是否小于某个预设值。

9.根据权利要求6-8任一项所述的灰度数据显示驱动模块，其特征在于，所述时序1和时序2的切换通过控制器/逻辑处理模块完成，所述控制器/逻辑处理模块与余数系数解析单元连接，所述控制器/逻辑处理模块内置阈值K，并根据阈值K控制余数系数解析单元是解析存储的余数系数数据还是解析由数据总线传输余数系数数据。

10.一种灰度数据传输控制器，其特征在于，包括控制器，所述控制器将H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]，高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

显示帧前段，控制器混合发送公共整数数据、余数高位数据、低有效位数据和/或余数系数数据；

显示帧后段，控制器仅发送余数系数数据。

11.根据权利要求10所述的灰度数据传输控制器，其特征在于：

所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出。

12.一种灰度数据传输方法，其特征在于，该方法包括：

S100：将H+1位的灰度数据D[H:0]分为低有效位数据D[n:0]和高有效位数据D[H:(n+1)]；

S200：将高有效位数据D[H:(n+1)]分为公共整数数据和余数数据；

其中，公共整数数据

求整函数；

余数数据

求余函数，余数数据R拆分成若干余数系数数据R_i；其中，令其中1个能够在多组PWM进行显示的余数系数数据作为余数高位数据；

所述共整数数据、余数高位数据、余数系数数据设置有权重W_R，所述权重W_R＝2ⁿ⁺¹；

S300：混合发送公共整数数据、余数高位数据、低有效位数据和/或余数系数数据，公共整数数据、余数高位数据和低有效位数据发送完以后再发送剩下的余数系数数据。

13.根据权利要求12所述的灰度数据传输方法，其特征在于，所述公共整数数据、余数高位数据和低有效位数据的发送时序包括：

时序A1：在前M组时序将公共整数数据、余数高位数据和低有效位数据发送完；

时序A2：在前M个奇数组时序将公共整数数据、余数高位数据和低有效位数据发送完。

14.根据权利要求13所述的灰度数据传输方法，其特征在于，所述时序A1和时序A2可根据各显示帧之间根据灰度阈值K进行切换，当画面灰度大于等于阈值K时采用时序A2，小于阈值K则采用时序A1。

15.根据权利要求12-14任一项所述的灰度数据传输方法，其特征在于：

所述余数高位数据为余数数据的第ibit，或第[(i-b)-i]bit；其他bit的余数数据作为余数系数数据，其中，i＞2，b≥1；

或，所述余数高位数据通过余数数据计算得出；

所述公共整数数据、余数高位数据和低有效位数据存储在驱动芯片中；

所述余数系数数据不存储，或存储在驱动芯片；

在空闲的时序组中可用于传输下一显示帧的共整数数据、余数高位数据、低有效位数据以及寄存器数据和指令。

16.一种灰度数据传输系统，其特征在于，包括控制器、数据总线以及至少一颗驱动芯片，所述控制器通过数据总线与驱动芯片连接，各驱动芯片彼此级联；

所述控制器为权利要求10-11任一项所述的灰度数据传输控制器；

所述灰度数据传输控制器按权利要求12-15任一项所述的灰度数据传输方法传输灰度数据至驱动芯片；

所述驱动芯片为权利要求1-9任一项所述的灰度数据显示驱动模块。

Images