CN112992030B - 背板、背板的检测方法、阵列基板及显示面板 - Google Patents

Abstract

本申请公开了一种背板、背板的检测方法、阵列基板及显示面板，其中，背板在衬底一侧设置了将第一焊盘和第二焊盘连接起来的导电结构，该导电结构使得像素电路、第一焊盘、第二焊盘和导电结构形成了一个可供测试的通路，从而可以通过为像素电路提供测试信号并获取像素电路的测试电流的方式，检测像素电路的状态，实现了对背板的检测，避免了由于不良背板进入后续制备流程造成资源的浪费以及制备成本提高的问题。另外，该导电结构由宽度较小的第二连接部和宽度较大的第一连接部构成，这种特殊的结构使得背板在检测完成后，可以通过通入大电流将第二连接部烧断的方式断开导电结构，使得第一焊盘和第二焊盘可正常电连接发光单元。

Description

背板、背板的检测方法、阵列基板及显示面板

技术领域

本申请涉及显示技术领域，更具体地说，涉及一种背板、背板的检测方法、阵列基板及显示面板。

背景技术

在显示面板的制备过程中，通常先在大的背板上进行薄膜晶体管等元件的统一制备，在各类元件制备完成后，再对背板进行切割以获得多个阵列基板单元。

但目前在显示面板的制备过程中，并无针对背板的检测工序，可能导致不良背板切割获得的不良阵列基板进行后续的封装等流程，造成资源的浪费以及显示面板制备成本的提高。

发明内容

为解决上述技术问题，本申请提供了一种背板、背板的检测方法、阵列基板及显示面板，以实现对背板进行检测的目的，避免由于不良背板进入后续制备流程造成资源的浪费以及制备成本提高的问题。

为实现上述技术目的，本申请实施例提供了如下技术方案：

一种背板，包括：

衬底；

位于所述衬底一侧的像素电路、第一焊盘、第二焊盘和导电结构；其中，

所述第一焊盘与所述像素电路电连接，所述第一焊盘和所述第二焊盘通过所述导电结构电连接；

所述导电结构包括两个第一连接部和位于第一连接部之间的第二连接部，平行于所述衬底，且垂直于所述导电结构的延伸方向，所述第二连接部的宽度小于所述第一连接部的宽度。

一种背板的检测方法，用于检测待测背板，所述待测背板包括衬底以及位于衬底一侧的像素电路、第一焊盘、第二焊盘和导电结构，所述导电结构连接所述第一焊盘和所述第二焊盘，所述导电结构包括两个第一连接部和位于第一连接部之间的第二连接部，平行于所述衬底，且垂直于所述导电结构的延伸方向，所述第二连接部的宽度小于所述第一连接部的宽度，所述背板的检测方法包括：

为所述像素电路提供测试信号；

获取所述像素电路的测试电流；

根据所述测试电流检测所述像素电路的状态。

一种阵列基板，包括：

衬底；

位于所述衬底一侧的像素电路以及与所述像素电路电连接的发光单元；

所述发光单元包括第一焊盘、第二焊盘、发光元件以及两个第一连接部，其中，所述第一焊盘和第二焊盘分别与所述发光元件的第一电极端和第二电极端电连接；

两个所述第一连接部分别与所述第一焊盘和所述第二焊盘连接；

所述阵列基板还包括熔断缝隙，所述熔断缝隙位于两个所述第一连接部之间。

一种显示面板，包括上述的阵列基板。

从上述技术方案可以看出，本申请实施例提供了一种背板、背板的检测方法、阵列基板及显示面板，其中，所述背板在衬底一侧设置了将第一焊盘和第二焊盘连接起来的导电结构，该导电结构模拟发光单元的存在，使得像素电路、第一焊盘、第二焊盘和导电结构形成了一个可供测试的通路，从而可以通过为所述像素电路提供测试信号并获取像素电路的测试电流的方式，检测像素电路的状态，实现了对背板的检测，避免了由于不良背板进入后续制备流程造成资源的浪费以及制备成本提高的问题。

另外，该导电结构由宽度较小的第二连接部和宽度较大的第一连接部构成，这种特殊的结构使得背板在检测完成后，可以通过通入大电流将第二连接部烧断的方式断开所述导电结构，使得第一焊盘和第二焊盘可正常电连接发光单元。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请的一个实施例提供的一种背板的俯视结构示意图；

图2为本申请的一个实施例提供的一种背板的剖面结构示意图；

图3为本申请的一个实施例提供的一种第一焊盘、第二焊盘与导电结构的连接关系示意图；

图4为本申请的另一个实施例提供的一种背板的剖面结构示意图；

图5为本申请的又一个实施例提供的一种背板的剖面结构示意图；

图6为本申请的一个实施例提供的一种像素电路的结构示意图；

图7为本申请的一个实施例提供的一种背板的检测方法的流程示意图；

图8为本申请的另一个实施例提供的一种背板的检测方法的流程示意图；

图9为本申请的又一个实施例提供的一种背板的检测方法的流程示意图；

图10为本申请的再一个实施例提供的一种背板的检测方法的流程示意图；

图11为本申请的一个可选实施例提供的一种背板的检测方法的流程示意图；

图12为本申请的一个实施例提供的一种阵列基板的剖面结构示意图；

图13为本申请的一个实施例提供的一种显示面板的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例提供了一种背板，如图1-图3所示，图1为所述背板的俯视结构示意图，图2为所述背板沿AA’线的剖面结构示意图，图3示出了所述第一焊盘、第二焊盘与所述导电结构的连接关系示意图，所述背板包括：

衬底100。

位于所述衬底100一侧的像素电路、第一焊盘301、第二焊盘302和导电结构303；其中，

所述第一焊盘301与所述像素电路电连接，所述第一焊盘301和所述第二焊盘302通过所述导电结构303电连接。

所述导电结构303包括两个第一连接部3031和位于第一连接部3031之间的第二连接部3032，平行于所述衬底100，且垂直于所述导电结构303的延伸方向，所述第二连接部3032的宽度小于所述第一连接部3031的宽度。

在图1中，A100表示所述背板，A101表示背板中各个阵列基板的制备区域。相邻的制备区域之间为切割道A102。

在背板检测之后的后续制程中，所述第一焊盘301和第二焊盘302分别用于电连接发光单元的阳极和阴极，当所述第一焊盘301和所述第二焊盘302分别电连接了发光单元的阳极和阴极之后，所述像素电路、第一焊盘301、第二焊盘302和发光单元即构成了一个完整的通路，此时可通过为像素电路提供测试信号的方式，获取像素电路响应于所述测试信号而产生的测试电流，通过测试电流的大小即可判断所述像素电路的状态是否正常。而通常情况下，所述发光单元包括Micro-LED发光元件，而Micro-LED发光元件向背板或阵列基板上的转移(巨量转印)过程所需成本巨大，如果在Micro-LED发光元件转移到背板或阵列基板上之后在进行检测，则会造成成本的巨大提高，也会造成资源的巨大浪费。

因此，在本实施例中，在发光单元转移之前，通过导电结构303电连接所述第一焊盘301和所述第二焊盘302，即通过所述导电结构303模拟所述发光单元的存在，使得第一焊盘301、第二焊盘302、导电结构303和像素电路构成一个通路，此时可通过向像素电路提供测试信号，并获得像素电路响应于测试信号的测试电路，进而检测像素电路的状态是否正常。并且在检测工序之后，由于导电结构303中两个第一连接部3031之间的第二连接部3032的宽度较小，即第二连接部3032的电阻较大，因此可以通过向导电结构303通过大电流的方式将所述第二连接部3032烧断，之后即可正常地在第一焊盘301和第二焊盘302上转移发光单元，避免导电结构303的存在影响后续的发光单元的正常工作的情况出现。

由于所述导电结构303需要模拟所述发光单元，因此所述导电结构303的电阻一般需要与后续待转移的发光单元的电阻相等或近似相等，以使测试过程获得的测试电流能够表征在后续发光单元转移之后，像素电路工作时产生的电流。因此所述导电结构303中第一连接部3031以及第二连接部3032各自的长度以及宽度可以根据实际需要设定，以满足导电结构303与发光单元的电阻相匹配的要求。一般情况下，在平行于所述衬底100表面的平面内，在平行于所述导电结构303的延伸方向上，所述第二连接部3032的长度占所述导电结构303的总长度的比值的取值范围为2％～10％。其中，可选的，所述第二连接部3032在平行于所述衬底100表面的宽度的取值范围为1～2μm。

针对Micro-LED发光元件等自发光发光单元而言，控制这类发光单元工作的像素电路通常包括至少两个薄膜晶体管200，例如所述像素电路可以为2T1C(2薄膜晶体管200+1电容)或7T1C(7薄膜晶体管200+1电容)等类型的像素电路。

参考图4并结合参考图2，图4为所述背板的剖面结构示意图，所述第一焊盘301和第二焊盘302均与所述薄膜晶体管200的源极202或漏极203同层。

由于所述第一焊盘301和所述第二焊盘302背离所述衬底100一侧在后续的工艺中需要绑定发光单元的阳极或阴极，因此所述导电结构303一般设置在所述第一焊盘301和所述第二焊盘302朝向所述衬底100一侧，以降低在第二连接部3032烧断之后，残存的所述导电结构303对绑定工序的影响。

即可选的，参考图4，所述导电结构303与所述薄膜晶体管200的有源层201同层，

或

参考图5，图5为所述背板的剖面结构示意图，所述导电结构303与所述薄膜晶体管200的栅极205同层。

在图2和图5中，均是以顶栅结构的薄膜晶体管200为例进行说明的，在图4中，是以底栅结构的薄膜晶体管200为例进行说明的。

另外，在图2和图4中，所述导电结构303均是与所述薄膜晶体管200的有源层201同层，而在图5中，所述导电结构303与所述薄膜晶体管200的栅极205同层。在图2、图4和图5中，除了薄膜晶体管200包括的各个结构以及第一焊盘301、第二焊盘302、导电结构303之外，还示出了各个多个绝缘膜层，例如栅绝缘层400、层间介质层500以及像素定义层600等。

一般情况下，在背板或显示面板制程中，位于同一层的结构的形成材料时相同的，例如当所述导电结构303与所述薄膜晶体管200的有源层201同层时，所述导电结构303与所述有源层201一样，都是由半导体材料形成的，而在当所述导电结构303与所述栅极205同层时，所述导电结构303与所述栅极205一样，都是由金属材料形成的。

由于所述导电结构303需要与发光单元的电阻相匹配，因此，在当所述导电结构303与所述有源层201同层，且均由半导体材料制备形成时，由于半导体材料的电阻可通过掺杂等方式调节，因此可利用较小尺寸的半导体材料满足对于导电结构303的电阻要求。

关于第一焊盘301和第二焊盘302与像素电路的具体连接关系，参考图6，图6示出了一种可行的像素电路的结构示意图，所述像素电路包括发光控制模块710和第一电源连接端PVEE，所述发光控制模块710包括至少一个所述薄膜晶体管200，所述第一电源连接端PVEE用于连接负电源信号；

所述第一焊盘301与所述发光控制模块710中靠近所述第一电源连接端PVEE的薄膜晶体管200以及所述导电结构303的一端均连接，所述第二焊盘302与所述第一电源连接端以及所述导电结构303远离所述第一焊盘301的一端均连接。

所述发光控制模块710通常是指用于控制发光元件与第一电源连接端PVEE以及第二电源连接端PVDD所在支路的通断的模块，根据像素电路种类的不同，所述像素电路可能如图6所示，还包括复位模块730和数据写入模块720。

其中，复位模块730用于在复位阶段利用参考信号对像素电路中的某一个或某几个节点进行复位，消除上一次发光单元发光时像素电路中残存的电位或电荷，所述数据写入模块720用于在数据写入阶段，利用扫描信号将数据信号写入发光控制模块710中的驱动晶体管M2的栅极205节点N1。图6中示出了发光控制模块710、复位模块730以及数据写入模块720的具体可行电路构成，具体地，复位模块730包括第一晶体管M1，数据写入模块720包括第五晶体管M5和第六晶体管M6，发光控制模块710包括第三晶体管M3、第四晶体管M4和驱动晶体管M2，除此之外，所述像素电路还包括电容Cst，各个晶体管的具体连接关系参考图6，图6中，Vref表示参考信号输入端，SA、SB以及EM均表示扫描信号输入端，Data表示数据信号输入端。

需要说明的是，图6中以传统的7T1C像素电路进行示例性说明，主要用于说明第一焊盘301和第二焊盘302的可行设置位置，当像素电路替换为2T1C或6T2C等类型的像素电路时，所述第一焊盘301和第二焊盘302的设置位置相应替换参考即可。

相应的，本申请实施例还提供了一种背板的检测方法，参考图7并结合参考图1-图5，图7为所述背板的检测方法的流程示意图，所述背板的检测方法用于检测待测背板，所述待测背板包括衬底100以及位于衬底100一侧的像素电路、第一焊盘301、第二焊盘302和导电结构303，所述导电结构303连接所述第一焊盘301和所述第二焊盘302，所述导电结构303包括两个第一连接部3031和位于第一连接部3031之间的第二连接部3032，平行于所述衬底100，且垂直于所述导电结构303的延伸方向，所述第二连接部3032的宽度小于所述第一连接部3031的宽度，所述背板的检测方法包括：

S101：为所述像素电路提供测试信号。

S102：获取所述像素电路的测试电流。

S103：根据所述测试电流检测所述像素电路的状态。

所述待测背板的可行结构可参考图1-图5，下面主要针对检测流程进行描述。

所述测试信号是指根据像素电路的具体结构设计的参考信号和/或扫描信号的时序，以及数据信号的具体配置。例如针对7T1C像素电路而言，所述测试信号包括参考信号、扫描信号和数据信号，其中，参考信号和扫描信号均包括复位阶段、数据写入阶段和发光阶段，数据信号在数据写入阶段写入所述像素电路的驱动晶体管的栅极205节点。在发光阶段，驱动晶体管根据写入的数据信号产生一定的测试电流，通过获取该测试电流，并判断该测试电流与预定的标准电流的差值，即可确定所述像素电路的状态是否正常。

参考图8，图8为所述背板的检测方法的流程示意图，所述根据所述测试电流检测所述像素电路的状态之后还包括：

S104：为状态正常的像素电路提供预处理信号，以使所述像素电路中产生超过预设值的电流，以使所述第二连接部3032断开。

在本实施例中，在步骤S103之后，可以将异常的像素电路进行替换或将异常的像素电路所在的背板废弃，而针对状态正常的像素电路而言，为了使得状态正常的像素电路在后续的制程中能够正常地发挥其驱动作用，通过提供所述预处理信号的方式，以使所述像素电路中产生超过预设值的电流，从而使导电结构303中的第二连接部3032产生大量的热，从而将所述第二连接部3032断开。

具体地，参考图9，图9为所述背板的检测方法的流程示意图，结合参考图6，所述像素电路包括发光控制模块，步骤S104具体包括：

S1041：为状态正常的像素电路的发光控制模块提供第一扫描信号，以控制所述发光控制模块导通。

S1042：为状态正常的像素电路的发光控制模块提供第一电源信号，以使导通的所述发光控制模块产生超过所述预设值的电流，以使所述第二连接部3032断开。

所述第一电源信号是指像素电路中第一电源连接端与第二电源连接端之间的电位差，所述第一电源信号一般应大于像素电路正常工作时的电源信号，使得像素电路产生较大的电流，以将电阻较大的第二连接部3032由于产生大量的热而被烧断。

为了对背板进行更加详细的测试，参考图10，图10为所述背板的检测方法的流程示意图，所述为所述像素电路提供测试信号包括：

S1011：为所述像素电路提供第二扫描信号、数据信号和第二电源信号，以使所述像素电路依次经过复位、数据写入和发光阶段。

在本实施例中，将测试信号扩大为第二扫描信号、数据信号和第二电源信号，使得像素电路在测试信号的驱动下依次经过复位、数据写入和发光阶段，从而不仅可以根据最终获得的测试电流的大小确定发光控制模块中的薄膜晶体管200是否正常，还可以确认像素电路中其他模块的薄膜晶体管200的状态是否异常。

相应的，在所述测试信号驱动所述像素电路依次经过复位、数据写入和发光阶段后，参考图11，图11为所述背板的检测方法的流程示意图，所述获取所述像素电路的测试电流包括：

S1021：在所述发光阶段，获取所述像素电路的发光控制模块所在支路的电流作为所述测试电流。

在本实施例中，将发光阶段过程中，所述像素电路的发光控制模块所在支路的电流作为所述测试电流不仅可以表征所述发光控制模块中的薄膜晶体管200的状态，还可以表征像素电路中的其他模块中的薄膜晶体管200的状态，实现对像素电路的全面检测。

相应的，本申请实施例还提供了一种阵列基板，如图12所示，图12为所述阵列基板的剖面结构示意图，所述阵列基板包括：

衬底100；

位于所述衬底100一侧的像素电路以及与所述像素电路电连接的发光单元800；

所述发光单元包括第一焊盘301、第二焊盘302、发光元件以及两个第一连接部3031，其中，所述第一焊盘301和第二焊盘302分别与所述发光元件的第一电极端和第二电极端电连接；

两个所述第一连接部3031分别与所述第一焊盘301和所述第二焊盘302连接；

所述阵列基板还包括熔断缝隙TH，所述熔断缝隙TH位于两个所述第一连接部3031之间。

所述熔断缝隙为在背板的检测过程中，通过熔断第二连接部3032而留下的缝隙。

图12中还示出了用于绑定发光单元800的绑定结构700，绑定结构700可包括铜电极和焊锡层等结构。

可选的，参考图2-图5，所述像素电路包括至少两个薄膜晶体管200，所述第一焊盘301和所述第二焊盘302均与所述薄膜晶体管200的源极202或漏极203同层；

所述第一连接部3031与所述薄膜晶体管200的有源层201或栅极205同层。

相应的，本申请实施例还提供了一种显示面板，如图13所示，图13为所述显示面板B100的结构示意图，所述显示面板B100包括如上述任一实施例所述的阵列基板。

综上所述，本申请实施例提供了一种背板、背板的检测方法、阵列基板及显示面板，其中，所述背板在衬底一侧设置了将第一焊盘和第二焊盘连接起来的导电结构，该导电结构模拟发光单元的存在，使得像素电路、第一焊盘、第二焊盘和导电结构形成了一个可供测试的通路，从而可以通过为所述像素电路提供测试信号并获取像素电路的测试电流的方式，检测像素电路的状态，实现了对背板的检测，避免了由于不良背板进入后续制备流程造成资源的浪费以及制备成本提高的问题。

另外，该导电结构由宽度较小的第二连接部和宽度较大的第一连接部构成，这种特殊的结构使得背板在检测完成后，可以通过通入大电流将第二连接部烧断的方式断开所述导电结构，使得第一焊盘和第二焊盘可正常电连接发光单元。

本说明书中各实施例中记载的特征可以相互替换或者组合，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种背板，其特征在于，包括：

衬底；

位于所述衬底一侧的像素电路、第一焊盘、第二焊盘和导电结构；其中，

所述第一焊盘与所述像素电路电连接，所述第一焊盘和所述第二焊盘通过所述导电结构电连接；

所述导电结构包括两个第一连接部和位于第一连接部之间的第二连接部，平行于所述衬底，且垂直于所述导电结构的延伸方向，所述第二连接部的宽度小于所述第一连接部的宽度，所述第二连接部的电阻大于第一连接部的电阻。

2.根据权利要求1所述的背板，其特征在于，所述像素电路包括至少两个薄膜晶体管，所述第一焊盘和所述第二焊盘均与所述薄膜晶体管的源极或漏极同层；

所述导电结构与所述薄膜晶体管的有源层或栅极同层。

3.根据权利要求2所述的背板，其特征在于，所述像素电路包括发光控制模块和第一电源连接端，所述发光控制模块包括至少一个所述薄膜晶体管，所述第一电源连接端用于连接负电源信号；

所述第一焊盘与所述发光控制模块中靠近所述第一电源连接端的薄膜晶体管以及所述导电结构的一端均连接，所述第二焊盘与所述第一电源连接端以及所述导电结构远离所述第一焊盘的一端均连接。

4.根据权利要求1所述的背板，其特征在于，在平行于所述衬底表面的平面内，在平行于所述导电结构的延伸方向上，所述第二连接部的长度占所述导电结构的总长度的比值的取值范围为2％～10％。

5.一种背板的检测方法，其特征在于，用于检测待测背板，所述待测背板包括衬底以及位于衬底一侧的像素电路、第一焊盘、第二焊盘和导电结构，所述导电结构连接所述第一焊盘和所述第二焊盘，所述导电结构包括两个第一连接部和位于第一连接部之间的第二连接部，平行于所述衬底，且垂直于所述导电结构的延伸方向，所述第二连接部的宽度小于所述第一连接部的宽度，所述第二连接部的电阻大于第一连接部的电阻，所述背板的检测方法包括：

为所述像素电路提供测试信号；

获取所述像素电路的测试电流；

根据所述测试电流检测所述像素电路的状态。

6.根据权利要求5所述的方法，其特征在于，所述根据所述测试电流检测所述像素电路的状态之后还包括：

为状态正常的像素电路提供预处理信号，以使所述像素电路中产生超过预设值的电流，以使所述第二连接部断开。

7.根据权利要求6所述的方法，其特征在于，所述像素电路包括发光控制模块，所述为状态正常的像素电路提供预处理信号，以使所述像素电路中产生超过预设值的电流，以使所述第二连接部断开包括：

为状态正常的像素电路的发光控制模块提供第一扫描信号，以控制所述发光控制模块导通；

为状态正常的像素电路的发光控制模块提供第一电源信号，以使导通的所述发光控制模块产生超过所述预设值的电流，以使所述第二连接部断开。

8.根据权利要求5所述的方法，其特征在于，所述像素电路包括发光控制模块；所述为所述像素电路提供测试信号包括：

为所述像素电路提供第二扫描信号、数据信号和第二电源信号，以使所述像素电路依次经过复位、数据写入和发光阶段。

9.根据权利要求8所述的方法，其特征在于，所述获取所述像素电路的测试电流包括：

在所述发光阶段，获取所述像素电路的发光控制模块所在支路的电流作为所述测试电流。

10.一种阵列基板，其特征在于，包括：

衬底；

位于所述衬底一侧的像素电路以及与所述像素电路电连接的发光单元；

所述发光单元包括第一焊盘、第二焊盘、发光元件以及两个第一连接部，其中，所述第一焊盘和第二焊盘分别与所述发光元件的第一电极端和第二电极端电连接；

两个所述第一连接部分别与所述第一焊盘和所述第二焊盘连接；

所述阵列基板还包括熔断缝隙，所述熔断缝隙位于两个所述第一连接部之间。

11.根据权利要求10所述的阵列基板，其特征在于，所述像素电路包括至少两个薄膜晶体管，所述第一焊盘和所述第二焊盘均与所述薄膜晶体管的源极或漏极同层；

所述第一连接部与所述薄膜晶体管的有源层或栅极同层。

12.一种显示面板，其特征在于，包括如权利要求10-11任一项所述的阵列基板。