CN112969036B - Vbo信号的处理方法、装置以及显示面板 - Google Patents

Abstract

本申请提供了一种VBO信号的处理方法、装置以及显示面板，该VBO信号的处理方法应用于VBO信号的处理装置，处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块；该VBO信号的处理方法包括：接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；接收模拟电路模块进行初始化；接收数字逻辑模块解除复位状态；第一锁相环模块复位；接收模拟电路模块进入正常工作状态。本申请在VBO信号的处理装置通电时，使得第一锁相环模块能够在复位后不在开机低温的情况下工作，能够避免第一锁相环模块性能异常，能够避免显示面板对VBO信号处理容易出现异常。

Description

VBO信号的处理方法、装置以及显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种VBO信号的处理方法、装置以及显示面板。

背景技术

目前，液晶显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中。时序控制(TCON，timing controlle)驱动板就是我们常说的逻辑板、中控板、解压板、解码板，是液晶屏显示视频图像信号的关键部件。

V-By-One，简称VBO，是一种面向图像信息传输的数字接口标准技术。因该技术最大可以支持4.0Gbps高速信号传输，并且由于其特有的编码方式避免了接收端数据与时钟间的时滞问题，所以VBO技术广泛应用于超高清液晶电视领域，使得超薄超窄电视成为可能。

VBO信号的传输中，TCON板和主板之间握手成功之后，便进入显示通信，以进行VBO信号的传输。VBO信号中，除了数据信号之后，还包括嵌入在数据信号中的时序控制信号。

然而，对于握手成功后显示通信中所进行的VBO信号传输，时序控制信号会概率性出现不稳定，即VBO信号中的时序控制信号不稳定或超出TCON板的设定，进而是使得TCON板直接从VBO信号中解析出数据信号和时序控制信号，以进行显示时，嵌入在VBO信号中的时序控制信号出现异常，TCON板无法正确的从接收的VBO信号里解析出图像数据，同时也没有一种机制反馈给主板使其调整时序控制信号或重发，进而便导致了屏幕显示出现异常。

现行TCON板和主板都有VBO的接口，VBO实现时都会有锁相环电路，开机低温时锁相环电路的性能会受影响，会导致VBO信号处理出现异常。

即，现有技术中，显示面板对VBO信号处理容易出现异常。

发明内容

本申请实施例提供一种VBO信号的处理方法、装置以及显示面板，旨在解决现有技术中显示面板对VBO信号处理容易出现异常的问题。

为解决上述问题，第一方面，本申请提供一种VBO信号的处理方法，应用于VBO信号的处理装置，所述处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块，所述VBO信号的处理方法包括：

所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；

所述接收模拟电路模块进行初始化；

所述接收数字逻辑模块解除复位状态；

所述第一锁相环模块复位；

所述接收模拟电路模块进入正常工作状态。

其中，所述接收数字逻辑模块包括串转并模块；

所述第一锁相环模块复位之前，包括：

所述串转并模块对输入的VBO信号进行串转并，得到预设位宽的并行数据。

其中，所述VBO信号包括数据信号和初始时序控制信号；

所述串转并模块对输入的VBO信号进行串转并，得到预设位宽的并行数据，包括：

所述第一锁相环模块获取晶振的标准时钟信号；

所述第一锁相环模块基于所述标准时钟信号对所述初始时序控制信号进行同步，得到目标时序控制信号；

所述串转并模块基于目标时序控制信号对所述数据信号进行串转并，得到预设位宽的并行数据。

其中，所述接收数字逻辑模块包括解码模块；

所述第一锁相环模块复位之前，包括：

所述解码模块对所述并行数据进行解码，得到可识别数据。

其中，所述接收数字逻辑模块包括解扰码模块；

所述第一锁相环模块复位之前，包括：

所述解扰码模块对所述可识别数据进行解扰码，得到解扰码后的数据。

其中，所述接收数字逻辑模块包括解压缩模块；

所述第一锁相环模块复位之前，包括：

所述解压缩模块对所述解扰码后的数据进行解压缩，得到解压缩后的数据。

其中，所述处理装置还包括发射数字逻辑模块、发射模拟电路模块以及第二锁相环模块，所述处理方法还包括：

所述发射数字逻辑模块在VBO信号的处理装置通电时保持复位状态；

所述发射模拟电路模块进行初始化；

所述发射数字逻辑模块解除复位状态；

所述第二锁相环模块复位；

所述发射模拟电路模块进入正常工作状态。

其中，所述发射数字逻辑模块包括并转串模块、编码模块、扰码模块以及压缩模块；

所述第二锁相环模块复位之前，包括：

所述压缩模块对输入的数据进行压缩，得到压缩后的数据；

所述扰码模块对所述压缩后的数据进行扰码，得到扰码后的数据；

所述编码模块对所述扰码后的数据进行编码，得到编码后的数据；

所述并转串模块对编码后的数据进行并转串，得到串行数据。

为解决上述问题，第二方面，本申请提供一种VBO信号的处理装置，所述处理装置包括：

接收数字逻辑模块，所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；

接收模拟电路模块，所述接收模拟电路模块在所述接收数字逻辑模块复位后进行初始化；

所述接收数字逻辑模块还用于在所述接收模拟电路模块初始化后解除复位状态；

所述第一锁相环模块在所述接收数字逻辑模块解除复位状态后复位；

所述接收模拟电路模块在所述第一锁相环模块复位后进入正常工作状态。

为解决上述问题，第三方面，本申请提供一种显示面板，所述显示面板包括第二方面所述的VBO信号的处理装置。

本申请的有益效果是：区别于现有技术，本申请提供一种VBO信号的处理方法，应用于VBO信号的处理装置，处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块；接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；接收模拟电路模块进行初始化；接收数字逻辑模块解除复位状态；第一锁相环模块复位；接收模拟电路模块进入正常工作状态。本申请在VBO信号的处理装置通电时，先解除接收数字逻辑模块的复位状态再使第一锁相环模块复位，接收数字逻辑模块在解除复位状态后发热，使得第一锁相环模块能够在复位后不在开机低温的情况下工作，能够避免第一锁相环模块性能异常，能够避免显示面板对VBO信号处理容易出现异常。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种VBO信号的处理装置一实施例结构示意图；

图2是本申请实施例提供的一种VBO信号的处理方法一实施例流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

本申请实施例提供一种VBO信号的处理方法，应用于VBO信号的处理装置，处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块；接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；接收模拟电路模块进行初始化；接收数字逻辑模块解除复位状态；第一锁相环模块复位；接收模拟电路模块进入正常工作状态。以下进行详细说明。

请参阅图1，图1是本申请实施例提供的一种VBO信号的处理装置一实施例结构示意图；图2是本申请实施例提供的一种VBO信号的处理方法一实施例流程示意图。

结合图1和图2，本申请实施例中，该VBO信号的处理方法应用于VBO信号的处理装置10，该VBO信号的处理装置10包括接收数字逻辑模块11、接收模拟电路模块12和第一锁相环模块13。该VBO信号的处理方法包括：

S201、接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态。

其中，VBO信号可以是多通道V-by-One信号。多通道V-by-One信号可以为8laneV-by-One信号、16lane V-by-One信号等。VBO信号包括数据信号和初始时序控制信号。

具体的，接收数字逻辑模块11在VBO信号的处理装置10通电时利用复位电路进行复位操作。复位电路在VBO信号的处理装置10通电时按预设频率向接收数字逻辑模块11发送复位信号，接收数字逻辑模块11保持复位状态。即，此时接收数字逻辑模块11不工作。

复位电路，就是利用它把电路恢复到起始状态。复位电路启动的手段有所不同。一是在给电路通电时马上进行复位操作；二是在必要时可以由手动操作；三是根据程序或者电路运行的需要自动地进行。为确保微机系统中电路稳定可靠工作，复位电路是必不可少的一部分，复位电路的第一功能是上电复位。一般微机电路正常工作需要供电电源为5V±5％，即4.75～5.25V。由于微机电路是时序数字电路，它需要稳定的时钟信号，因此在电源上电时，只有当VCC超过4.75V低于5.25V以及晶体振荡器稳定工作时，复位信号才会撤除，微机电路开始正常工作。

S202、接收模拟电路模块进行初始化。

本申请实施例中，接收模拟电路模块12利用复位电路进行初始化操作。

S203、接收数字逻辑模块解除复位状态。

本申请实施例中，在接收模拟电路模块12进行初始化后，复位电路停止向接收数字逻辑模块11发送复位信号，接收数字逻辑模块11解除复位状态，接收数字逻辑模块11进入正常工作状态。

本申请实施例中，接收数字逻辑模块11进入正常工作状态包括：

(1)串转并模块111对输入的VBO信号进行串转并，得到预设位宽的并行数据。

串行数据输出是将组成数据和字符的码元按时序逐位予以传输，并行数据传输是将固定位数(通常为8位或16位等)的数据和字符码元同时传输至接收端，串并转换是完成这两种传输方式之间转换的技术。例如：需要传输的数据有32bit，用串行传输则需要32个时钟周期完成传输，如果用8位并行传输，则32bit数据只需要4个时钟周期就可以完成传输。VBO信号等数据全部被编码为串行的数据，所以需要使用串转并模块111对数据进行解串。预设位宽可以是16bit、20bit、24bit、32bit等。例如，将速率为N*Y的串行数据转变成为Y的N位宽的并行数据。

在一个具体的实施例中，串转并模块111对输入的VBO信号进行串转并，得到预设位宽的并行数据，包括：第一锁相环模块13获取晶振的标准时钟信号；第一锁相环模块13基于标准时钟信号对初始时序控制信号进行同步，得到目标时序控制信号；串转并模块111基于目标时序控制信号对数据信号进行串转并，得到预设位宽的并行数据。晶振可以是有源晶振，也可以是无源晶振，其中，有源晶振在上电后，自身可以直接产生一个标准时钟信号，而无源晶振需要在第一锁相环模块13激励后，才可以产生一个标准时钟信号。

(2)解码模块112对并行数据进行解码，得到可识别数据。

解码是一种用特定方法，把数码还原成它所代表的内容或将电脉冲信号、光信号、无线电波等转换成它所代表的信息、数据等的过程。解码是受传者将接受到的符号或代码还原为信息的过程，与编码过程相对应。

(3)解扰码模块113对可识别数据进行解扰码，得到解扰码后的数据。

扰码就是对数据作有规律的随机化处理。作为现代通信的关键技术之一，扰码是为了提高传输数据的定时恢复能力和保密性而在比特层对需要传输的数据进行随机化处理的技术。解扰码是一种为了恢复原始信号对扰码信号进行处理的方法。利用解扰码器进行解扰码。在数字信号传输中，发送端往往要加扰码器，相应的接收端要加解扰码器。解扰码器在接收端将被扰乱后的序列还原为发送机的数字序列。扰码加扰和解扰码利用了扰码的正交性。一般使用的扰码是伪随机序列码，只要在接收端有相同扰码的发生器，就能实现解扰码的功能。

(4)解压缩模块114对解扰码后的数据进行解压缩，得到解压缩后的数据。

S204、第一锁相环模块复位。

具体的，在接收数字逻辑模块11解除复位状态后，第一锁相环模块13复位，第一锁相环模块13复位后进入正常工作状态。

在一个具体的实施例中，在接收数字逻辑模块11解除复位状态之后，且在串转并模块111对输入的VBO信号进行串转并，得到预设位宽的并行数据之前，第一锁相环模块13复位。

在另一个具体的实施例中，在串转并模块111对输入的VBO信号进行串转并，得到预设位宽的并行数据之后，且在解码模块112对并行数据进行解码，得到可识别数据之前，第一锁相环模块13复位。

在又一个具体的实施例中，在解码模块112对并行数据进行解码，得到可识别数据之后，且在解扰码模块113对可识别数据进行解扰码，得到解扰码后的数据之前，第一锁相环模块13复位。

在又一个具体的实施例中，在解扰码模块113对可识别数据进行解扰码，得到解扰码后的数据之后，且在解压缩模块114对解扰码后的数据进行解压缩，得到解压缩后的数据之前，第一锁相环模块13复位。

S205、接收模拟电路模块进入正常工作状态。

在第一锁相环模块13复位后，接收模拟电路模块12进入正常工作状态，接收模拟电路模块12用于处理接收到的模拟信号。模拟电路是指用来对模拟信号进行传输、变换、处理、放大、测量和显示等工作的电路。模拟信号是指连续变化的电信号。模拟电路是电子电路的基础，它主要包括放大电路、信号运算和处理电路、振荡电路、调制和解调电路及电源等。

进一步的，处理装置10还包括发射数字逻辑模块14、发射模拟电路模块15以及第二锁相环模块16，处理方法还包括：

(1)发射数字逻辑模块14在VBO信号的处理装置10通电时复位；

(2)发射模拟电路模块15进行初始化；

(3)发射数字逻辑模块14解除复位状态；

(4)第二锁相环模块16复位；

(5)发射模拟电路模块15进入正常工作状态。

进一步的，发射数字逻辑模块14包括并转串模块144、编码模块143、扰码模块142以及压缩模块141。

在一个具体的实施例中，第二锁相环模块16复位之前，包括：

(1)压缩模块141对输入的数据进行压缩，得到压缩后的数据；

(2)扰码模块142对压缩后的数据进行扰码，得到扰码后的数据；

(3)编码模块143对扰码后的数据进行编码，得到编码后的数据；

(4)并转串模块144对编码后的数据进行并转串，得到串行数据。

在另一个具体的实施例中，在发射数字逻辑模块14解除复位状态之后，在压缩模块141对输入的数据进行压缩，得到压缩后的数据之前，第二锁相环模块16复位。

在又一个具体的实施例中，在压缩模块141对输入的数据进行压缩，得到压缩后的数据之后，在扰码模块142对压缩后的数据进行扰码，得到扰码后的数据之前，第二锁相环模块16复位。

在又一个具体的实施例中，在扰码模块142对压缩后的数据进行扰码，得到扰码后的数据之后，在编码模块143对扰码后的数据进行编码，得到编码后的数据之前，第二锁相环模块16复位。

在又一个具体的实施例中，在编码模块143对扰码后的数据进行编码，得到编码后的数据之后，在并转串模块144对编码后的数据进行并转串，得到串行数据之前，第二锁相环模块16复位。

本申请的有益效果是：区别于现有技术，本申请提供一种VBO信号的处理方法，应用于VBO信号的处理装置，处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块；接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；接收模拟电路模块进行初始化；接收数字逻辑模块解除复位状态；第一锁相环模块复位；接收模拟电路模块进入正常工作状态。本申请在VBO信号的处理装置通电时，先解除接收数字逻辑模块的复位状态再使第一锁相环模块复位，接收数字逻辑模块在解除复位状态后发热，使得第一锁相环模块能够在复位后不在开机低温的情况下工作，能够避免第一锁相环模块性能异常，能够避免显示面板对VBO信号处理容易出现异常。

进一步的，本申请还提供一种显示面板，显示面板包括以上任意一项的VBO信号的处理装置。

需要说明的是，上述显示面板实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，本申请实施例显示面板中，还可以根据需要包括任何其他的必要结构，具体此处不作限定。

具体实施时，以上各个单元或结构可以作为独立的实体来实现，也可以进行任意组合，作为同一或若干个实体来实现，以上各个单元或结构的具体实施可参见前面的方法实施例，在此不再赘述。

以上对本申请实施例所提供的一种VBO信号的处理方法、装置以及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施例进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施例及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种VBO信号的处理方法，其特征在于，应用于VBO信号的处理装置，所述处理装置包括接收数字逻辑模块、接收模拟电路模块以及第一锁相环模块，所述接收数字逻辑模块包括串转并模块，所述VBO信号的处理方法包括：

所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态；

所述接收模拟电路模块进行初始化；

所述接收数字逻辑模块解除复位状态；

所述串转并模块对输入的VBO信号进行串转并，得到预设位宽的并行数据；

所述第一锁相环模块复位；

所述接收模拟电路模块进入正常工作状态。

2.根据权利要求1所述的VBO信号的处理方法，其特征在于，所述VBO信号包括数据信号和初始时序控制信号；

所述串转并模块对输入的VBO信号进行串转并，得到预设位宽的并行数据，包括：

所述第一锁相环模块获取晶振的标准时钟信号；

所述第一锁相环模块基于所述标准时钟信号对所述初始时序控制信号进行同步，得到目标时序控制信号；

所述串转并模块基于目标时序控制信号对所述数据信号进行串转并，得到预设位宽的并行数据。

3.根据权利要求1所述的VBO信号的处理方法，其特征在于，所述接收数字逻辑模块包括解码模块；

所述第一锁相环模块复位之前，包括：

所述解码模块对所述并行数据进行解码，得到可识别数据。

4.根据权利要求3所述的VBO信号的处理方法，其特征在于，所述接收数字逻辑模块包括解扰码模块；

所述第一锁相环模块复位之前，包括：

所述解扰码模块对所述可识别数据进行解扰码，得到解扰码后的数据。

5.根据权利要求4所述的VBO信号的处理方法，其特征在于，所述接收数字逻辑模块包括解压缩模块；

所述第一锁相环模块复位之前，包括：

所述解压缩模块对所述解扰码后的数据进行解压缩，得到解压缩后的数据。

6.根据权利要求5所述的VBO信号的处理方法，其特征在于，所述处理装置还包括发射数字逻辑模块、发射模拟电路模块以及第二锁相环模块，所述处理方法还包括：

所述发射数字逻辑模块在VBO信号的处理装置通电时保持复位状态；

所述发射模拟电路模块进行初始化；

所述发射数字逻辑模块解除复位状态；

所述第二锁相环模块复位；

所述发射模拟电路模块进入正常工作状态。

7.根据权利要求6所述的VBO信号的处理方法，其特征在于，所述发射数字逻辑模块包括并转串模块、编码模块、扰码模块以及压缩模块；

所述第二锁相环模块复位之前，包括：

所述压缩模块对输入的数据进行压缩，得到压缩后的数据；

所述扰码模块对所述压缩后的数据进行扰码，得到扰码后的数据；

所述编码模块对所述扰码后的数据进行编码，得到编码后的数据；

所述并转串模块对编码后的数据进行并转串，得到串行数据。

8.一种VBO信号的处理装置，其特征在于，所述处理装置包括：

接收数字逻辑模块，所述接收数字逻辑模块在VBO信号的处理装置通电时保持复位状态，所述接收数字逻辑模块包括串转并模块；

接收模拟电路模块，所述接收模拟电路模块在所述接收数字逻辑模块复位后进行初始化；

所述接收数字逻辑模块还用于在所述接收模拟电路模块初始化后解除复位状态；

第一锁相环模块，所述第一锁相环模块在所述接收数字逻辑模块解除复位状态后复位，所述第一锁相环模块复位之前，所述串转并模块对输入的VBO信号进行串转并，得到预设位宽的并行数据；

所述接收模拟电路模块在所述第一锁相环模块复位后进入正常工作状态。

9.一种显示面板，其特征在于，所述显示面板包括权利要求8所述的VBO信号的处理装置。

Images