CN112954240A - 一种cmos图像传感器像素级adc电路 - Google Patents

Abstract

本发明公开了一种CMOS图像传感器像素级ADC电路，包括比较器，锁存器，斜坡发生器，编码信号电路，偏置电路和时钟电路，比较器对像素单元转化后的模拟信号和斜坡发生信号进行比较，锁存器锁存比较器比较后对应的BITX编码信号，斜坡发生器为比较器提供相应斜坡信号，编码信号电路为整体电路提供数字编码，偏置电路为整体电路提供偏置电压，时钟电路为整体电路提供时钟序列。本发明可以很容易地实现量化可变步长、消除图像滞后，而且电路结构相对简单，噪声低，功耗小，还具有良好的抗辐照特性，可以很好的应用于航空航天领域。

Description

一种CMOS图像传感器像素级ADC电路

技术领域

本发明涉及一种CMOS图像传感器像素级ADC电路，特别是一种抗TID辐照的CMOS图像传感器像素级ADC电路，属于CMOS图像传感器集成电路设计领域。

背景技术

CMOS图像传感器中的ADC根据集成位置的不同分为：芯片级、列级和像素级。而像素级ADC有着明显区别于另两者的优势：第一，独特的集成结构位置点，使每一个或几个像素单元之间就几乎可以同时量化模拟信号，传输数据的处理速度被明显加快。第二，超短的信号传输转化线路，有效降低了转化过程中的噪声，得到很高的信噪比。第三，由于像素阵列的种种限制，使得内部ADC的速度要求不高，在中低速领域的ADC也可以方便的应用，拓宽了集成在CMOS图像传感器中的ADC的种类。

如今，CMOS图像传感器越来越广泛应用于宇航级系统中，对其工作可靠性就有着更严苛的要求。据美国NGDC统计，航天电子系统发生故障的原因中71％来源于辐照效应。辐照效应大致包括：TID辐照效应、中子辐照效应、瞬时辐照效应、剂量增强效应、低剂量率效应、单粒子辐照效应等，其中TID辐照效应对IC芯片的影响程度是最长久且破坏力最大的，而且国际对微电子系统进行辐照性能评估时，最先考核的就是TID效应。本发明就是针对TID辐照效应而发明的一款可抗高剂量TID辐照的CMOS图像传感器像素级ADC芯片，具有十分大的应用价值。

像素级ADC本身为了降低转换速度，降低功耗而应运而生，所用大多是中低速ADC，但因集成在像素这种比较特殊的位置，所以性能要求及限制还很多：首先，因为集成在像素里，所以必须考虑填充因子(FF的问题，比较合理的FF范围为FF≥25％，这就要求电路结构要相对简单，所用晶体管数量尽可能少，以保证像素单元采光面积足够大，所以如Sigma-Delta ADC和SAR ADC等电路规模较大的ADC不在优先采用范围内；其次，工作转换时间要短，保证功耗不能过高。像素阵列里包含成千上万像素元，就会有成千上万的ADC，这些ADC功耗过高会导致整个芯片功耗激增甚至被烧毁；最后，还要考虑FPN噪声、图像拖尾现象等影响。而传统所用像素级ADC：SAR ADC功耗很低，但电路工作需精确匹配，时序复杂，且转换速度和精度只是中等水平；Sigma-Delta ADC精度很高，但像素尺寸很大，尤其应用过采样技术导致高的输出数据率，差的弱光照性能，还伴随着FPN噪声和拖尾现象的产生；SingleSlope ADC工作过程简单，但占用面积大，转换时间长；Flash ADC转换速率最快，但分辨率较低，且体积大FF低，功耗大成本高；Pipeline ADC的转换速率很快，但牺牲了分辨率，是早期芯片级ADC常用类型之一；积分型ADC精度可到20位，但实现高分辨率的同时牺牲了转换速度。且现今针对像素级ADC的研究大多为提高自身性能方面，对抗辐照领域的涉足仅存在于ADC的辐照效应测试和结果分析上，针对辐照加固的还很少。

发明内容

针对上述现有技术，本发明要解决的技术问题是提供一种针对TID效应进行辐照加固的CMOS图像传感器像素级ADC电路。

为解决上述技术问题，本发明的一种CMOS图像传感器像素级ADC电路，包括比较器101，锁存器102，斜坡发生器103，编码信号电路104，偏置电路105和时钟电路106，比较器101对像素单元转化后的模拟信号和斜坡发生信号进行比较，锁存器102锁存比较器101比较后对应的BITX编码信号，斜坡发生器103为比较器提供相应斜坡信号，编码信号电路104为整体电路提供数字编码，偏置电路105为整体电路提供偏置电压，时钟电路106为整体电路提供时钟序列。

本发明还包括：

1.用于4管有源像素单元中，每4个像素单元复用一个ADC，比较器101和锁存器102模块集成在像素单元中，其余电路模块集成在像素阵列外。

2.锁存器102包括晶体管M12 212、晶体管M13 213、晶体管M14 214和下拉管M15215；所述晶体管M12 212、晶体管M13 213和晶体管M14 214为p-MOSFET管，下拉管M15 215为n-MOSFET管；

比较器101输出通过开关S5连接至晶体管M12 212的栅极，编码信号电路104发出的编码控制信号连接至晶体管M12 212的源极，晶体管M12 212的漏极输出接至晶体管M13213，晶体管M13 213源极连接VDD，晶体管M13 213的栅极接入从晶体管M12 212中锁存的编码控制信号，然后反向放大存储在晶体管M13 213的漏极；

晶体管M14 214的源极连入晶体管M13 213的漏极，传输从晶体管M13 213所存储来的编码控制信号，晶体管M14 214的漏极连接至输出端Vout，当栅极的读控制信号Word信号为高电平时，晶体管M14 214将存储在晶体管M13 213漏极的编码控制信号读出；晶体管M15 215的漏极接M14管214的漏极，晶体管M15 215的源极接地，栅极接入读出控制信号Word’，Word’是Word的反相信号。

3.比较器101中晶体管M1 201、M2 202为折叠部分输入对管，晶体管M3 203为输入端尾电流源管，晶体管M1 201、M8 208和M2 202、M9 209组成共源共栅结构，晶体管M4204、M5 205、M6 206、M7 207组成共源共栅电流镜，晶体管M10 210、M11 211为总的尾电流源管，Vbias1 216、Vbias2 217、Vbias3 218、Vbias4 219为提供的偏置电压；晶体管M1201至M7207为n-MOSFET管，晶体管、M8 208-M11 211为p-MOSFET管。

4.n-MOSFET管包括衬底层401、绝缘氧化埋层402、牺牲层403、硅膜层404、浅沟槽隔离氧化层405、栅氧层406、氮化硅侧墙407、源区408、S栅区409、漏区410；采用的场氧隔离工艺为浅沟槽隔离氧化层405，引入两条短栅使栅区变为S型栅409，短栅下有超薄栅氧层406。

5.浅沟槽隔离氧化层405材料为二氧化硅(SiO₂，所述栅下的超薄栅氧层406材料为二氧化硅，所述衬底层401材料为P型硅，所述绝缘氧化埋层402材料为二氧化硅，所述牺牲层403材料为氮化硅。

6.栅氧层406厚度T_GO满足T_GO≤10nm，绝缘埋氧层(402厚度T_BOX满足70nm≤T_BOX≤80nm，氮化硅牺牲层403厚度T_SiN满足10nm≤T_SiN≤20nm。

本发明的有益效果：本发明在了解分析了CMOS图像传感器工作原理后为其设计了一种可抗600krad(Si)剂量TID辐照的像素级ADC电路。该像素级ADC是一种多通道位串行(Multi-Channel Bit Serial，MCBS)ADC，应用于4管有源(4T-BPD)像素单元中，每4个像素单元复用一个ADC，只把核心电路模块集成在像素单元中，使得FF很高，可以很容易地实现量化可变步长、消除图像滞后，而且电路结构相对简单，噪声低，功耗小，还具有良好的抗辐照特性，可以很好的应用于航空航天领域。

1.本发明S栅SOI n-MOSFET器件可抗总电离辐照剂量高达600krad(Si)，总电离剂量辐照对其泄露电流，阈值电压，跨导等敏感参数基本无影响，且相比现已有抗辐照栅型器件宽长比设计不受限，版图面积更小。

2.本发明抗TID辐照CMOS图像传感器像素级ADC，每4个像素单元复用一个ADC，只把核心电路模块集成在像素单元中，使得填充因子很高，可以容易地实现量化可变步长、消除图像滞后。

3.本发明设计抗TID辐照CMOS图像传感器像素级ADC电路结构简单，具有低功耗、低噪声、高品质因数、可抗高剂量TID效应等优点。

附图说明

图1是本发明抗TID辐照像素级ADC的技术方案；

图2是本发明抗TID辐照像素级ADC的具体实施例电路；

图3是本发明抗TID辐照像素级ADC的像素工作时序图；

图4a是本发明应用的加固后SOI n-MOSFET器件延沟道方向剖面图；

图4b是本发明应用的加固后SOI n-MOSFET器件俯视图；

图5是常规未加固SOI n-MOSFET器件在不同TID辐照剂量下的I_d-V_g曲线；

图6是本发明加固后SOI n-MOSFET器件在不同TID辐照剂量下的I_d-V_g曲线；

图7是本发明加固后与未加固SOI n-MOSFET器件的阈值电压变化量对比图；

图8是本发明加固后与未加固SOI n-MOSFET器件的跨导退化量对比图。

具体实施方式

下面结合附图对本发明具体实施方式做进一步说明。参考附图描述为电路示范性实施例。为了清楚地说明目的，但不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要变化在所述权利要求限定和确定的本发明的精神和范围内即可。

本发明主要由比较器101，锁存器102，斜坡发生器103，编码信号电路104，偏置电路105和时钟电路106主要5个部分组成，应用在4管有源像素阵列中做像素级ADC，每4个像素：Pixel-1 107、Pixel-2 108、Pixel-3 109、Pixel-4 110共用一个像素级ADC。只把比较器101和锁存器102集成到像素阵列里，以保证足够大的填充因子。像素模拟信号输出到比较器101负向端，正向端接入集成在像素阵列外的斜坡发生器103信号。比较器101输出通过开关S5 116连接到锁存器102，锁存器编码控制信号由编码信号电路104产生输入到锁存器102。偏置电路105为整体电路提供符合要求的偏置电压，时钟电路106为整体电路提供所需要的时钟序列。

转换开始前，开关S1 111、S2 112、S3 113和S4 114是闭合的，比较器101接复位电压；然后开始转换时，只打开S1 111，Pixel-1 107内部经过光电转换过程后的模拟电压信号传输到电容Cs115中，Cs115进行采样、重新分配并储存电荷，曝光过程结束后，再次闭合开关S1 111，Cs115中储存的模拟电压传输到比较器101电路，比较器101将此模拟电压信号与斜坡发生信号进行比较，斜坡发生信号为阶梯型信号，若像素转换电压比斜坡发生信号小，比较器101翻转，输出高电平“1”，然后传输到锁存器102的控制端，此时斜坡发生阶梯信号继续增大继续比像素输出电压信号大，所以比较器101不再翻转，锁存器102进行锁存相应的编码控制信号，然后输出第一位数字输出，同理对Pixel-2 108、Pixel-3 109、Pixel-4110也是如此进行电压转换。

绝缘体上硅(Silicon-on-Insulator，SOI)器件采用全介质隔离，源漏结面积很小，制作工艺简单，在抗单粒子效应和剂量率干扰方面有着良好的性能优势，但在TID辐照方面格外敏感，也更有研究意义。根据常规条栅SOI器件受TID辐照后产生的问题，本发明提供了一种抗TID辐照加固的新型S栅SOI n-MOSFET器件，将此器件应用在提出的像素级ADC电路中，达到可抗TID辐照剂量为600krad(Si)。

锁存器102中的写端口传输晶体管M12 212为p-MOSFET管，缓冲晶体管M13 213为p-MOSFET管，信号输出传送晶体管M14 214为p-MOSFET管，下拉管M15 215为n-MOSFET管。只有4个晶体管组成，可以提高像素填充因子，且3个都使用了p-MOSFET管，p-MOSFET比n-MOSFET的低频噪声(1/f噪声)更低，而且本身p-MOSFET的电离噪声就比n-MOSFET小，所以降低了整体电路的噪声。

电路所用抗TID辐照SOI n-MOSFET器件，主要包括：衬底层401，绝缘氧化埋层402，牺牲层403，硅膜层404，浅沟槽隔离氧化层405，栅氧层406，氮化硅Si₃N₄侧墙407，源区408，漏区410，S栅区409。采用的场氧隔离工艺为浅沟槽隔离(STI)工艺405，引入两条短栅使栅区变为S型栅409，短栅下有超薄栅氧层406。

浅沟槽隔离氧化层405材料为二氧化硅(SiO₂)，所述栅下的超薄栅氧层406材料为二氧化硅(SiO₂)，所述衬底层401材料为P型硅，所述绝缘氧化埋层402材料为二氧化硅(SiO₂)，所述牺牲层403材料为氮化硅(Si₃N₄)。

SOI n-MOSFET器件工艺与传统SOI工艺兼容，栅下超薄栅氧层406厚度T_GO满足T_GO≤10nm，绝缘埋氧层402厚度T_BOX满足70nm≤T_BOX≤80nm，氮化硅(Si₃N₄)牺牲层403厚度T_SiN满足10nm≤T_SiN≤20nm。

本发明将加固后SOI n-MOSFET器件应用于所设计CMOS图像传感器像素级ADC电路中，具有良好的抗TID辐照特性。

图1为本发明抗TID辐照像素级ADC的技术方案，包括：比较器101，锁存器102，斜坡发生器103，编码信号电路104，偏置电路105和时钟电路106。所述量化编码规则选用Gray码编码规则，即BITX信号为Gray数字码。所述斜坡发生器103，编码信号电路104，偏置电路105和时钟电路106均由外部软件提供。

图3为本发明抗TID辐照像素级ADC的像素工作时序图。转换开始前，开关S1 111、S2 112、S3 113和S4 114是闭合的，比较器101接复位电压；然后开始转换时，只打开S1111，Pixel-1 107内部经过光电转换过程后的模拟电压信号传输到电容Cs 115中，Cs 115进行采样、重新分配并储存电荷，曝光过程结束后，再次闭合开关S1 111，Cs 115中储存的模拟电压传输到比较器101电路，比较器101将此模拟电压信号与斜坡发生信号进行比较，斜坡发生信号为阶梯型信号，若像素转换电压比斜坡发生信号小，比较器101翻转，输出高电平“1”，然后传输到锁存器102的控制端，此时斜坡发生阶梯信号继续增大继续比像素输出电压信号大，所以比较器101不再翻转，锁存器102进行锁存相应的编码控制信号，然后输出第一位数字输出，同理对Pixel-2 108、Pixel-3 109、Pixel-4 110也是如此进行电压转换。

图2为本发明抗TID辐照像素级ADC的具体实施例电路。所述实施例抗TID辐照像素级ADC为一个8位ADC，应用在4T-BPD像素中，每4个像素：Pixel-1 107、Pixel-2 108、Pixel-3 109、Pixel-4 110共用一个像素级ADC。工作原理为：当像素级ADC开始工作时，斜坡发生器103产生的斜坡发生信号RAMP由0依次阶梯状增大，同时对应编码信号BITX开始输入，当斜坡发生信号RAMP增长至未超输入信号时，比较器101输出低电平，锁存器102电路不工作，当斜坡发生信号RAMP增长至超过输入信号值，比较器101输出高电平，为锁存器102电路输入上升沿信号，则锁存器102电路锁存此时跳变前一刻的BITX编码信号，然后斜坡发生信号RAMP继续增大，但比较器101不再翻转，当斜坡发生信号RAMP增大至跳过区间6边缘线时，锁存器102电路输出锁存的BITX编码信号，即为LSB(最低有效位)，然后锁存器102电路的控制读出信号控制其不再输出，直至下一个上升沿信号的到来，再次重复前面的比较、锁存和输出过程，得到第二位和第三位数字码。

比较器101中晶体管M1 201、M2 202为折叠部分输入对管，晶体管M3 203为输入端尾电流源管，晶体管M1 201、M8 208和M2 202、M9 209组成共源共栅结构，晶体管M4 204、M5205、M6 206、M7 207组成共源共栅电流镜，晶体管M10 210、M11 211为总的尾电流源管，Vbias1 216、Vbias2 217、Vbias3 218、Vbias4 219为提供的偏置电压，不工作时可以拉低Vbias1 216～Vbias4 219以节省功耗。锁存器102中晶体管M12 212作为写端口传输晶体管，比较器101输出即输入信号连接其栅极，BITX信号从其源极连入，漏极输出接至缓冲晶体管M13 213。M13 213源极接VDD，栅极接入从M12 212中锁存的编码控制信号BITX，然后反向放大存储在M13 213的漏极。晶体管M14 214作为信号输出传送晶体管，源端连入M13 213的漏极，准备传输从M13 213所存储来的BITX信号，漏端连接至输出端Vout，当栅端的读控制信号Word信号为高电平时，晶体管M14 214将前面存储在M13 213漏极的编码控制信号BITX读出。而晶体管M15 215作为下拉n-MOSFET管，漏端接M14管214的漏端，源端接地，栅端接入读出控制信号Word’(Word的反相信号)。这里M15管215的W/L比要尽量小且一定比M14管214小，以确保当读出控制信号为高电平时，能正确读出BITX的“0”信号，但M15管215的W/L比要比M13 213的要大得多，这样其电阻就小于M13管213，以确保在起下拉作用时不会作用过大，而导致影响输出。p-MOSFET比n-MOSFET的低频噪声(1/f噪声)低，而且本身p-MOSFET的电离噪声就比n-MOSFET小，而电离噪声对CMOS图像传感器的性能影响很大，因此在锁存器102电路的设计中有三个晶体管都采用p-MOSFET器件。

抗TID辐照像素级ADC所用n-MOSFET器件严格按照专利权力说明书所述制造，将其应用在本发明像素级ADC电路中。而p-MOSFET器件由于对TID效应并不敏感，所以不采取措施。

图4a是本发明所用的加固后SOI n-MOSFET器件延沟道方向剖面图。主要包括：衬底层401，绝缘氧化埋层402，牺牲层403，硅膜层404，浅沟槽隔离氧化层405，栅氧层406，氮化硅(Si₃N₄侧墙407，源区408，S型栅区409组成。图4b为加固后器件俯视图：主要包括:浅沟槽隔离(STI氧化层405，源区408，漏区410以及S型栅区409。

新型S栅SOI n-MOSFET结构为标准0.18μm SOI工艺的器件，栅氧材料为二氧化硅(SiO₂，厚度10nm；硅膜材料为P型硅，厚度160nm；绝缘氧化埋层材料为二氧化硅(SiO₂，厚度70nm；牺牲层材料为氮化硅(Si₃N₄，厚度为10nm；选用SOI基片衬底为P型掺杂，衬底401掺杂剂量4x10¹⁷/cm³；源408/漏410有源区为N型掺杂，掺杂剂量1x10²⁰/cm³。

新型S栅SOI n-MOSFET在绝缘氧化埋层402和硅膜层404之间叠加一个氮化硅牺牲层403。由于经受TID辐照后在氮化硅层内会产生大量负电荷，可以对绝缘氧化埋层402中因TID辐照产生的固定正电荷产生相互抵消作用，达到绝缘氧化埋层402加固的目的。栅区为S型栅，新引入两条短栅，利用短栅下的超薄栅氧的抗TID辐照特性来隔离STI层405和有源区，使其无法同时与有源区相邻，器件内无法形成完整的寄生漏电通路，从而实现STI加固的目的，同时又避免了传统环栅宽长比设计受限，H栅版图面积过大等缺点。

图5为常规未加固SOI n-MOSFET器件在不同TID辐照剂量下的I_d-V_g曲线。可以看到，随着TID辐照剂量的增大，未加固SOI n-MOSFET器件的关态泄漏电流急剧增大，开态泄漏电流也略有上升，且在为600krad(Si)等高剂量辐照时，其关态泄漏电流几乎等于开态泄漏电流。说明随着辐照剂量的增大，未加固器件可能无法完全关闭，从而导致失效。

图6为本发明加固后SOI n-MOSFET器件在不同TID辐照剂量下的I_d-V_g曲线。可以看到，辐照后的关态泄漏电流相较于未辐射前仅有些许上升，而其开态泄漏电流基本没有变化。说明TID效应对加固后SOI n-MOSFET器件的泄漏电流影响很小，加固后SOI n-MOSFET可抗600krad(Si)剂量的TID辐照。

图7为本发明加固后与常规未加固SOI n-MOSFET器件结构的阈值电压变化量对比图。图8为本发明加固后与常规未加固SOI n-MOSFET器件结构跨导退化对比图。可以看到，TID辐照对加固后SOI n-MOSFET器件的阈值电压和跨导等敏感参数并无太大影响，更全面证明加固后SOI n-MOSFET器件完全可抗600krad(Si)剂量的TID辐照。

将加固后的SOI n-MOSFET器件应用于本发明所述像素级ADC电路的所有n-MOSFET管中，即M1 201管、M2 202管、M3 203管、M4 204管、M5 205管、M6 206管、M7 207管和M15215管，而电路中的p-MOSFET管则不做处理。加固后的像素级ADC具有低功耗、高填充因子、高品质因数、高信噪比、可抗TID辐照等的优点。

Claims (7)

1.一种CMOS图像传感器像素级ADC电路，其特征在于：包括比较器(101)，锁存器(102)，斜坡发生器(103)，编码信号电路(104)，偏置电路(105)和时钟电路(106)，比较器(101)对像素单元转化后的模拟信号和斜坡发生信号进行比较，锁存器(102)锁存比较器(101)比较后对应的BITX编码信号，斜坡发生器(103)为比较器提供相应斜坡信号，编码信号电路(104)为整体电路提供数字编码，偏置电路(105)为整体电路提供偏置电压，时钟电路(106)为整体电路提供时钟序列。

2.根据权利要求1所述的一种CMOS图像传感器像素级ADC电路，其特征在于：用于4管有源像素单元中，每4个像素单元复用一个ADC，比较器(101)和锁存器(102)模块集成在像素单元中，其余电路模块集成在像素阵列外。

3.根据权利要求1或2所述的一种CMOS图像传感器像素级ADC电路，其特征在于：锁存器(102)包括晶体管M12(212)、晶体管M13(213)、晶体管M14(214)和下拉管M15(215)；所述晶体管M12(212)、晶体管M13(213)和晶体管M14(214)为p-MOSFET管，下拉管M15(215)为n-MOSFET管；

比较器(101)输出通过开关S5连接至晶体管M12(212)的栅极，编码信号电路(104)发出的编码控制信号连接至晶体管M12(212)的源极，晶体管M12(212)的漏极输出接至晶体管M13(213)，晶体管M13(213)源极连接VDD，晶体管M13(213)的栅极接入从晶体管M12(212)中锁存的编码控制信号，然后反向放大存储在晶体管M13(213)的漏极；

晶体管M14(214)的源极连入晶体管M13(213)的漏极，传输从晶体管M13(213)所存储来的编码控制信号，晶体管M14(214)的漏极连接至输出端Vout，当栅极的读控制信号Word信号为高电平时，晶体管M14(214)将存储在晶体管M13(213)漏极的编码控制信号读出；晶体管M15(215)的漏极接M14管(214)的漏极，晶体管M15(215)的源极接地，栅极接入读出控制信号Word’，Word’是Word的反相信号。

4.根据权利要求3所述的一种CMOS图像传感器像素级ADC电路，其特征在于：比较器(101)中晶体管M1(201)、M2(202)为折叠部分输入对管，晶体管M3(203)为输入端尾电流源管，晶体管M1(201)、M8(208)和M2(202)、M9(209)组成共源共栅结构，晶体管M4(204)、M5(205)、M6(206)、M7(207)组成共源共栅电流镜，晶体管M10(210)、M11(211)为总的尾电流源管，Vbias1(216)、Vbias2(217)、Vbias3(218)、Vbias4(219)为提供的偏置电压；晶体管M1(201)至M7(207)为n-MOSFET管，晶体管、M8(208)-M11(211)为p-MOSFET管。

5.根据权利要求4所述的一种CMOS图像传感器像素级ADC电路，其特征在于：所述n-MOSFET管包括衬底层(401)、绝缘氧化埋层(402)、牺牲层(403)、硅膜层(404)、浅沟槽隔离氧化层(405)、栅氧层(406)、氮化硅侧墙(407)、源区(408)、S栅区(409)、漏区(410)；采用的场氧隔离工艺为浅沟槽隔离氧化层(405)，引入两条短栅使栅区变为S型栅(409)，短栅下有超薄栅氧层(406)。

6.根据权利要求5所述的一种CMOS图像传感器像素级ADC电路，其特征在于：所述浅沟槽隔离氧化层(405)材料为二氧化硅(SiO₂)，所述栅下的超薄栅氧层(406)材料为二氧化硅，所述衬底层(401)材料为P型硅，所述绝缘氧化埋层(402)材料为二氧化硅，所述牺牲层(403)材料为氮化硅。

7.根据权利要求6所述的一种CMOS图像传感器像素级ADC电路，其特征在于：栅氧层(406)厚度T_GO满足T_GO≤10nm，绝缘埋氧层(402)厚度T_BOX满足70nm≤T_BOX≤80nm，氮化硅牺牲层(403)厚度T_SiN满足10nm≤T_SiN≤20nm。

Images