CN112951799A - 封装基板及具有其的半导体结构 - Google Patents

封装基板及具有其的半导体结构 Download PDF

Info

Publication number
CN112951799A
CN112951799A CN202110164416.7A CN202110164416A CN112951799A CN 112951799 A CN112951799 A CN 112951799A CN 202110164416 A CN202110164416 A CN 202110164416A CN 112951799 A CN112951799 A CN 112951799A
Authority
CN
China
Prior art keywords
bridge
conductive
conductive bridge
section
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110164416.7A
Other languages
English (en)
Other versions
CN112951799B (zh
Inventor
王海林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110164416.7A priority Critical patent/CN112951799B/zh
Publication of CN112951799A publication Critical patent/CN112951799A/zh
Priority to PCT/CN2021/109312 priority patent/WO2022166132A1/zh
Priority to JP2022553571A priority patent/JP7432001B2/ja
Priority to EP21867865.4A priority patent/EP4060728A4/en
Priority to KR1020227031135A priority patent/KR102710029B1/ko
Application granted granted Critical
Publication of CN112951799B publication Critical patent/CN112951799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体技术领域,提出了一种封装基板及具有其的半导体结构。封装基板包括本体和导电层,本体包括开口区域;导电层设置于开口区域,导电层包括第一导电桥和第二导电桥,第一导电桥和第二导电桥间隔设置;其中,第一导电桥上设置有第一通孔。开口区域内设置有相间隔的第一导电桥和第二导电桥,能够增强导电层信号传输品质,并能够通过控制第一导电桥和第二导电桥的宽度来增加本体的抗扭曲能力,而通过在第一导电桥上设置有第一通孔可以降低导电层的总体面积,以此降低本体出现的翘曲问题,从结构上改善封装基板的使用性能。

Description

封装基板及具有其的半导体结构
技术领域
本发明涉及半导体技术领域,尤其涉及一种封装基板及具有其的半导体结构。
背景技术
半导体结构的制造过程中,封装基板较为常用,由于封装基板的结构限制,在使用时封装基板容易出现部分扭曲变形或者整体翘曲的问题,影响连接效果。
发明内容
本发明提供一种封装基板及具有其的半导体结构,以改善封装基板的性能。
根据本发明的第一个方面,提供了一种封装基板,包括:
本体,本体包括开口区域;
导电层,导电层设置于开口区域,导电层包括第一导电桥和第二导电桥,第一导电桥和第二导电桥间隔设置;
其中,第一导电桥上设置有第一通孔。
在本发明的一个实施例中,第一通孔为多个,多个第一通孔间隔地设置在第一导电桥上。
在本发明的一个实施例中,多个第一通孔沿第一导电桥的长度方向间隔设置。
在本发明的一个实施例中,第一导电桥和第二导电桥之间形成间隙。
在本发明的一个实施例中,间隙内填充有导热部。
在本发明的一个实施例中,第一通孔的孔壁包括弧面和平面中的至少之一。
在本发明的一个实施例中,第二导电桥上设置有第二通孔。
在本发明的一个实施例中,导电层还包括:
第三导电桥,第三导电桥与第一导电桥间隔设置,第三导电桥与第二导电桥间隔设置。
在本发明的一个实施例中,第三导电桥上设置有第三通孔。
在本发明的一个实施例中,第一导电桥、第二导电桥以及第三导电桥沿开口区域的长度方向间隔设置。
在本发明的一个实施例中,第一导电桥与第二导电桥之间的间距等于第二导电桥与第三导电桥之间的间距。
在本发明的一个实施例中,第一导电桥为矩形结构。
在本发明的一个实施例中,第一导电桥包括:
第一桥接段,第一桥接段的两端均连接本体;
第二桥接段,第二桥接段的两端均连接本体,第一桥接段和第二桥接段间隔设置;
第三桥接段,第三桥接段的两端分别连接第一桥接段和第二桥接段;
其中,第一桥接段、第二桥接段以及第三桥接段中的至少之一上设置有第一通孔。
在本发明的一个实施例中,第一导电桥包括:
第一桥接段,第一桥接段的一端连接本体;
第二桥接段,第二桥接段的一端连接本体;
第三桥接段,第三桥接段的一端连接第一桥接段的另一端,第三桥接段的一端连接第二桥接段的另一端,第三桥接段的另一端连接本体;
其中,第一桥接段、第二桥接段以及第三桥接段中的至少之一上设置有第一通孔。
在本发明的一个实施例中,封装基板还包括:
导电凸点,导电凸点设置在本体上,且位于开口区域的外侧;
其中,开口区域的上方和下方均具有导电凸点,开口区域的壁面位于导电凸点之间。
在本发明的一个实施例中,壁面包括相对的两个第一壁面和相对的两个第二壁面,第一壁面沿开口区域的宽度方向延伸,第二壁面沿开口区域的长度方向延伸;
其中,最外侧的上下两个导电凸点的外边缘的连线围成限位区域,第一壁面位于限位区域内。
根据本发明的第二个方面,提供了一种半导体结构,包括上述的封装基板和芯片。
本发明的封装基板通过在本体上形成有开口区域,且开口区域内设置有相间隔的第一导电桥和第二导电桥,能够增强导电层信号传输品质,并能够通过控制第一导电桥和第二导电桥的宽度来增加本体的抗扭曲能力,而通过在第一导电桥上设置有第一通孔可以降低导电层的总体面积,以此降低本体出现的翘曲问题,从结构上改善封装基板的使用性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明,本发明的各种目标,特征和优点将变得更加显而易见。附图仅为本发明的示范性图解,并非一定是按比例绘制。在附图中,同样的附图标记始终表示相同或类似的部件。其中:
图1是根据一示例性实施方式示出的一种封装基板的结构示意图;
图2是根据一示例性实施方式示出的一种封装基板的第一导电桥的第一个实施例的结构示意图;
图3是根据一示例性实施方式示出的一种封装基板的第一导电桥的第二个实施例的结构示意图;
图4是根据一示例性实施方式示出的一种封装基板的第一导电桥的第三个实施例的结构示意图;
图5是根据一示例性实施方式示出的一种封装基板的第一导电桥的第四个实施例的结构示意图;
图6是根据一示例性实施方式示出的一种封装基板的第一导电桥的第五个实施例的结构示意图;
图7是根据一示例性实施方式示出的一种封装基板的第一导电桥的第六个实施例的结构示意图;
图8是根据另一示例性实施方式示出的一种封装基板的结构示意图。
附图标记说明如下:
10、本体;11、开口区域;111、第一壁面;112、第二壁面;20、导电层;21、第一导电桥;211、第一通孔;212、第一桥接段;213、第二桥接段;214、第三桥接段;22、第二导电桥;221、第二通孔;23、第三导电桥;231、第三通孔;24、间隙;30、导电凸点;31、限位区域。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化,其皆不脱离本发明的范围,且其中的说明及附图在本质上是作说明之用,而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中,参照附图进行,附图形成本发明的一部分,并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构,系统和步骤。应理解的是,可以使用部件,结构,示例性装置,系统和步骤的其他特定方案,并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且,虽然本说明书中可使用术语“之上”,“之间”,“之内”等来描述本发明的不同示例性特征和元件,但是这些术语用于本文中仅出于方便,例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
本发明的一个实施例提供了一种封装基板,请参考图1,封装基板包括:本体10,本体10包括开口区域11;导电层20,导电层20设置于开口区域11,导电层20包括第一导电桥21和第二导电桥22,第一导电桥21和第二导电桥22间隔设置;其中,第一导电桥21上设置有第一通孔211。
本发明一个实施例的封装基板通过在本体10上形成有开口区域11,且开口区域11内设置有相间隔的第一导电桥21和第二导电桥22,能够增强导电层20信号传输品质,并能够通过控制第一导电桥21和第二导电桥22的宽度来增加本体10的抗扭曲能力,而通过在第一导电桥21上设置有第一通孔211可以降低导电层20的总体面积,以此降低本体10出现的翘曲问题,从结构上改善封装基板的使用性能。
需要说明的是,本体10包括底部表面和顶部表面,底部表面和顶部表面相对设置,顶部表面可以用于与芯片相连接,底部表面上可以与外部导电凸点等部件相连接。
开口区域11位于本体10的中部区域,即开口区域11在本体10的外边缘内侧,不与本体10的外边缘相交。
本实施例中,开口区域11位于底部表面上,底部表面的中间区域设置有开口区域11,开口区域11中形成有导电层20。
在一些实施例中,导电层20可以由第一导电桥21和第二导电桥22组成,即在开口区域11内设置有独立的第一导电桥21和第二导电桥22,而第一导电桥21和第二导电桥22的宽度均可以适当增加,以此提高导电层20强度,在增加宽度的基础上,为了不增加导电层20的面积,可以在第一导电桥21上增加第一通孔211,以此降低导电层20的面积,即可以整体上降低底部表面上的底部导电材料层的占用面积。
相应地,本体10的顶部表面也设置有顶部导电材料层,通过降低底部导电材料层的面积可以使得顶部导电材料层的面积和底部导电材料层的面积尽可能地接近,以此进一步降低本体10出现的翘曲问题。
在一个实施例中,导电层20可以是铜层、铝层或者钨层等。
在一些实施例中,导电层20可以由一个第一导电桥21和多个第二导电桥22组成,而第一导电桥21和第二导电桥22间隔设置,相邻的两个第二导电桥22也间隔设置,对于第一导电桥21和多个第二导电桥22的排布方式此处不作限定。
在一些实施例中,导电层20也可以由多个第一导电桥21和一个第二导电桥22组成。
在一些实施例中,导电层20也可以由多个第一导电桥21和多个第二导电桥22组成。
在一个实施例中,第一导电桥21和第二导电桥22的结构可以相类似,即第一导电桥21和第二导电桥22的外形可以大体相一致。在某些实施例中,第一导电桥21和第二导电桥22可以是完全不同的两个结构。
在一个实施例中,如图1所示,封装基板还包括:导电凸点30,导电凸点30设置在本体10上,且位于开口区域11的外侧。
可选地,开口区域11的上方和下方均具有导电凸点30,开口区域11的壁面位于导电凸点30之间,即开口区域11的侧壁距离导电凸点30外边缘之间均具有一定的距离,以此避免本体10局部强度较弱的问题,避免本体10出现扭曲变形等问题。
需要说明的是,开口区域11的壁面位于导电凸点30之间,即多个导电凸点30的外边缘连接而成的最大区域位于开口区域11的外侧。具体的,位于开口区域11的上方的多个导电凸点30连接线为第一直线,位于开口区域11的下方的多个导电凸点30连接线为第二直线,上下两侧导电凸点30在开口区域11的左右两侧分别形成第三直线和第四直线,第一直线、第二直线、第三直线以及第四直线形成一个区域,而开口区域11的壁面位于此区域内。
在一个实施例中,结合图1所示,壁面包括相对的两个第一壁面111和相对的两个第二壁面112,第一壁面111沿开口区域11的宽度方向延伸,第二壁面112沿开口区域11的长度方向延伸;其中,最外侧的上下两个导电凸点30的外边缘的连线围成限位区域31,第一壁面111位于限位区域31内,即第一壁面111距离本体10外边缘的垂直距离不会太小,从而保证本体10左右两侧的强度。
结合图1,位于本体10最外侧的上下两个导电凸点30的外边缘的连接线形成了限位区域31,而位于最外侧的导电凸点30与本体10外边缘具有一定的距离,因此可以保证第一壁面111距离本体10外边缘有足够的距离,不会出现开口区域11左右两侧较窄的问题。
在一个实施例中,导电凸点30可以是铜、铝或者钨等材料。
在一些实施例中,本体10上可以设置有排气孔,导电层20不遮挡排气孔,其中,多个排气孔可以等间距布置。
在一个实施例中,第一通孔211为多个,多个第一通孔211间隔地设置在第一导电桥21上,即相邻的两个第一通孔211彼此不连通,从而能够保证第一导电桥21本身的结构强度,且能够进一步减少导电层20的面积。
在一些实施例中,多个第一通孔211可以在第一导电桥21上任意排布。
在一些实施例中,多个第一通孔211沿第一导电桥21的长度方向间隔设置,即在相邻的两个第一通孔211之间保留有第一导电桥21的连接部分,且此连接部分位于第一导电桥21的宽度方向上,一定程度上能够避免第一导电桥21由于第一通孔211的存在而使得强度降低过多的问题。
需要说明的是,当第一导电桥21为规则的矩形结构时,此时矩形结构的长边形成的方向为长度方向。而在第一导电桥21为不规则的结构时,例如有多个类似矩形结构的部分组成,此时第一导电桥21的长度方向可以理解为类似矩形结构的长度方向。
在一个实施例中,第一导电桥21和第二导电桥22之间形成间隙24,即开口区域11可以是一个大开口,从而在形成第一导电桥21和第二导电桥22后,第一导电桥21和第二导电桥22之间没有任何阻挡物,即间隙24为气隙。
可选地,间隙24内填充有导热部,以此将导电层20形成的热量快速传导出去。
在一些实施例中,导热部可以是石墨烯材料或者导热硅胶等,此处不作限定,可以根据实际需求进行选择。
在一些实施例中,多个第一通孔211可以是结构完全相同的通孔,在某些实施例中,也不排除多个第一通孔211中的至少一个与其他的结构不同。
在一个实施例中,第一通孔211的孔壁包括弧面和平面中的至少之一,即第一通孔211的形状可以根据实际需求进行确定,保证第一导电桥21具有足够强度的基础上,可以尽量减小第一导电桥21的面积。
可选地,第一通孔211可以是矩形孔、三角形孔、圆孔、椭圆孔。
在一些实施例中,第一通孔211的孔壁包括弧面和平面组成的不规则孔。
在一些实施例中,第一通孔211可以是多边形孔,第一通孔211的孔壁的面可以大于4。
在一个实施例中,如图1所示,第二导电桥22上设置有第二通孔221,即通过在第二通孔221的设置可以进一步减小导电层20的面积,以此降低本体10出现的翘曲问题。
在一个实施例中,第二通孔221为多个,多个第二通孔221间隔地设置在第二导电桥22上,即相邻的两个第二通孔221彼此不连通,从而能够保证第二导电桥22本身的结构强度,且能够进一步减少导电层20的面积。
在一些实施例中,多个第二通孔221可以在第二导电桥22上任意排布。
在一些实施例中,多个第二通孔221沿第二导电桥22的长度方向间隔设置,即在相邻的两个第二通孔221之间保留有第二导电桥22的连接部分,且此连接部分位于第二导电桥22的宽度方向上,一定程度上能够避免第二导电桥22由于第二通孔221的存在而使得强度降低过多的问题。
需要说明的是,当第二导电桥22为规则的矩形结构时,此时矩形结构的长边形成的方向为长度方向。而在第二导电桥22为不规则的结构时,例如有多个类似矩形结构的部分组成,此时第二导电桥22的长度方向可以理解为类似矩形结构的长度方向。
在一些实施例中,多个第二通孔221可以是结构完全相同的通孔,在某些实施例中,也不排除多个第二通孔221中的至少一个与其他的结构不同。
在一个实施例中,第二通孔221的孔壁包括弧面和平面中的至少之一,即第二通孔221的形状可以根据实际需求进行确定,保证第二导电桥22具有足够强度的基础上,可以尽量减小第二导电桥22的面积。
可选地,第二通孔221可以是矩形孔、三角形孔、圆孔、椭圆孔。
在一些实施例中,第二通孔221的孔壁包括弧面和平面组成的不规则孔。
在一些实施例中,第二通孔221可以是多边形孔,第二通孔221的孔壁的面可以大于4。
在一个实施例中,第一通孔211和第二通孔221的形状可以完全相一致。在某些实施例中,第一通孔211和第二通孔221的形状也可以不相同,此处不作限定。
在一个实施例中,如图1所示,导电层20还包括:第三导电桥23,第三导电桥23与第一导电桥21间隔设置,第三导电桥23与第二导电桥22间隔设置,即增加导电层20的独立导电桥的个数,以此满足连接需求。
在一些实施例中,第一导电桥21、第二导电桥22以及第三导电桥23可以沿某个方向依次设置。
在一些实施例中,第一导电桥21、第二导电桥22以及第三导电桥23的设置顺序可以沿某个方向随意设置。
在一个实施例中,如图1所示,开口区域11可以是一个矩形区域,此时第一导电桥21、第二导电桥22以及第三导电桥23可以沿开口区域11的长度方向间隔设置。
可选地,第一导电桥21与第二导电桥22之间的间距等于第二导电桥22与第三导电桥23之间的间距,即第一导电桥21、第二导电桥22以及第三导电桥23可以沿着开口区域11的长度方向间隔设置,以此保证本体10的整体强度排布较为均布,避免出现局部较弱的问题。
在一个实施例中,开口区域11可以是由多个矩形区域组成的开口区域,例如,以一个矩形区域为中心区域,四个矩形区域分别位于中心区域的四个方位,此时第一导电桥21、第二导电桥22以及第三导电桥23可以根据实际需求进行位置排布。第一导电桥21、第二导电桥22以及第三导电桥23的设置数量不作限定。
在一个实施例中,如图1所示,第三导电桥23上设置有第三通孔231,即通过在第三通孔231的设置可以进一步减小导电层20的面积,以此降低本体10出现的翘曲问题。
在一个实施例中,第三通孔231为多个,多个第三通孔231间隔地设置在第三导电桥23上,即相邻的两个第三通孔231彼此不连通,从而能够保证第三导电桥23本身的结构强度,且能够进一步减少导电层20的面积。
在一些实施例中,多个第三通孔231可以在第三导电桥23上任意排布。
在一些实施例中,多个第三通孔231沿第三导电桥23的长度方向间隔设置,即在相邻的两个第三通孔231之间保留有第三导电桥23的连接部分,且此连接部分位于第三导电桥23的宽度方向上,一定程度上能够避免第三导电桥23由于第三通孔231的存在而使得强度降低过多的问题。
需要说明的是,当第三导电桥23为规则的矩形结构时,此时矩形结构的长边形成的方向为长度方向。而在第三导电桥23为不规则的结构时,例如有多个类似矩形结构的部分组成,此时第三导电桥23的长度方向可以理解为类似矩形结构的长度方向。
在一些实施例中,多个第三通孔231可以是结构完全相同的通孔,在某些实施例中,也不排除多个第三通孔231中的至少一个与其他的结构不同。
在一个实施例中,第三通孔231的孔壁包括弧面和平面中的至少之一,即第三通孔231的形状可以根据实际需求进行确定,保证第三导电桥23具有足够强度的基础上,可以尽量减小第三导电桥23的面积。
可选地,第三通孔231可以是矩形孔、三角形孔、圆孔、椭圆孔。
在一些实施例中,第三通孔231的孔壁包括弧面和平面组成的不规则孔。
在一些实施例中,第三通孔231可以是多边形孔,第三通孔231的孔壁的面可以大于4。
在一些实施例中,第三导电桥23的结构形式可以与第一导电桥21和第二导电桥22中的一个相类似。
在一个实施例中,第一通孔211、第二通孔221和第三通孔231的形状可以完全相一致。在某些实施例中,第一通孔211、第二通孔221和第三通孔231中的至少两个的形状也可以不相同,此处不作限定。
在一个实施例中,导电层20还可以包括第四导电桥,第四导电桥也可以设置有类似上述的第一通孔211、第二通孔221或第三通孔231的第四通孔。
可选地,第四导电桥的结构形式可以完全不同于第一导电桥21、第二导电桥22以及第三导电桥23。或者,第四导电桥的结构形式可以与第一导电桥21、第二导电桥22以及第三导电桥23中的至少之一相一致,此处不作限定。
在一些实施例中,第一导电桥21、第二导电桥22、第三导电桥23以及第四导电桥中的任意之一可以是多个。
在一些实施例中,第一导电桥21、第二导电桥22、第三导电桥23以及第四导电桥可以等间距设置,即多个导电桥可以等间距设置。
在一个实施例中,如图2至图5所示,第一导电桥21为矩形结构。
可选地,如图2所示,第一导电桥21为矩形结构,矩形结构内的第一通孔211为至少两个,第一通孔211的形状均为正方形。
可选地,如图3所示,第一导电桥21为矩形结构,矩形结构内的第一通孔211为至少两个,第一通孔211的形状均为长方形。
可选地,如图4所示,第一导电桥21为矩形结构,矩形结构内的第一通孔211为至少两个,第一通孔211的形状均为圆形。
可选地,如图5所示,第一导电桥21为矩形结构,矩形结构内的第一通孔211为至少两个,第一通孔211的形状均为菱形。
需要说明的是,第二导电桥22、第三导电桥23以及第四导电桥中的任意之一均可以是图2至图5中所示出的结构形式。
在一个实施例中,第一导电桥21包括:第一桥接段212,第一桥接段212的两端均连接本体10;第二桥接段213,第二桥接段213的两端均连接本体10,第一桥接段212和第二桥接段213间隔设置;第三桥接段214,第三桥接段214的两端分别连接第一桥接段212和第二桥接段213;其中,第一桥接段212、第二桥接段213以及第三桥接段214中的至少之一上设置有第一通孔211。
具体的,结合图6所示,第一导电桥21由第一桥接段212、第二桥接段213以及第三桥接段214组成,第一桥接段212和第二桥接段213实现了与本体10的连接,而第三桥接段214实现对第一桥接段212和第二桥接段213的连接,此结构形式的第一导电桥21强度较高,且由于第一通孔211的设置,第一导电桥21的面积也不会变大,以此减小本体10出现的翘曲问题。
第一桥接段212、第二桥接段213以及第三桥接段214均类似一个矩形结构,且形成了类似H形的结构。第一桥接段212、第二桥接段213以及第三桥接段214上均设置有至少一个第一通孔211。
在一些实施例中,第一桥接段212、第二桥接段213以及第三桥接段214可以是一体成型结构。
在一些实施例中,第一桥接段212、第二桥接段213以及第三桥接段214也可以是由多个独立的结构相连接形成。
需要说明的是,第二导电桥22、第三导电桥23以及第四导电桥中的任意之一均可以是图6中所示出的结构形式。
在一个实施例中,第一导电桥21包括:第一桥接段212,第一桥接段212的一端连接本体10;第二桥接段213,第二桥接段213的一端连接本体10;第三桥接段214,第三桥接段214的一端连接第一桥接段212的另一端,第三桥接段214的一端连接第二桥接段213的另一端,第三桥接段214的另一端连接本体10;其中,第一桥接段212、第二桥接段213以及第三桥接段214中的至少之一上设置有第一通孔211。
具体的,结合图7所示,第一导电桥21由第一桥接段212、第二桥接段213以及第三桥接段214组成,第一桥接段212、第二桥接段213以及第三桥接段214的一端连接于同一点,而另一端分别连接于本体10上。本结构形式的第一导电桥21强度较高,且由于第一通孔211的设置,第一导电桥21的面积也不会变大,以此减小本体10出现的翘曲问题。
第一桥接段212、第二桥接段213以及第三桥接段214均类似一个矩形结构,且形成了类似Y形的结构。第一桥接段212、第二桥接段213以及第三桥接段214上均设置有至少一个第一通孔211。
在一些实施例中,第一桥接段212、第二桥接段213以及第三桥接段214也可以是由多个独立的结构相连接形成。
需要说明的是,第二导电桥22、第三导电桥23以及第四导电桥中的任意之一均可以是图7中所示出的结构形式。
在一个实施例中,如图8所示,导电层20包括第一导电桥21和第二导电桥22,第一导电桥21和第二导电桥22分别为图6和图7所示的结构。
需要说明的是,对于本体10上部表面的具体结构设计可以参考相关技术中的结构形式,当然,也不排除上部表面的具体结构设计形成与本实施例中的下部表面的具体结构设计形式相类似。
本发明的一个实施例还提供了一种半导体结构,包括上述的封装基板和芯片。
本发明一个实施例的半导体结构通过在封装基板的本体10上形成有开口区域11,且开口区域11内设置有相间隔的第一导电桥21和第二导电桥22,能够增强导电层20信号传输品质,并能够通过控制第一导电桥21和第二导电桥22的宽度来增加本体10的抗扭曲能力,而通过在第一导电桥21上设置有第一通孔211可以降低导电层20的总体面积,以此降低本体10出现的翘曲问题,从而保证芯片和封装基板的可靠连接。
在一个实施例中,芯片可以为一个或多个,芯片连接于本体10上。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的,本发明的真正范围和精神由前面的权利要求指出。
应当理解的是,本发明并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (17)

1.一种封装基板,其特征在于,包括:
本体,所述本体包括开口区域;
导电层,所述导电层设置于所述开口区域,所述导电层包括第一导电桥和第二导电桥,所述第一导电桥和所述第二导电桥间隔设置;
其中,所述第一导电桥上设置有第一通孔。
2.根据权利要求1所述的封装基板,其特征在于,所述第一通孔为多个,多个所述第一通孔间隔地设置在所述第一导电桥上。
3.根据权利要求2所述的封装基板,其特征在于,多个所述第一通孔沿所述第一导电桥的长度方向间隔设置。
4.根据权利要求1所述的封装基板,其特征在于,所述第一导电桥和所述第二导电桥之间形成间隙。
5.根据权利要求4所述的封装基板,其特征在于,所述间隙内填充有导热部。
6.根据权利要求1所述的封装基板,其特征在于,所述第一通孔的孔壁包括弧面和平面中的至少之一。
7.根据权利要求1所述的封装基板,其特征在于,所述第二导电桥上设置有第二通孔。
8.根据权利要求1所述的封装基板,其特征在于,所述导电层还包括:
第三导电桥,所述第三导电桥与所述第一导电桥间隔设置,所述第三导电桥与所述第二导电桥间隔设置。
9.根据权利要求8所述的封装基板,其特征在于,所述第三导电桥上设置有第三通孔。
10.根据权利要求8所述的封装基板,其特征在于,所述第一导电桥、所述第二导电桥以及所述第三导电桥沿所述开口区域的长度方向间隔设置。
11.根据权利要求10所述的封装基板,其特征在于,所述第一导电桥与所述第二导电桥之间的间距等于所述第二导电桥与所述第三导电桥之间的间距。
12.根据权利要求1所述的封装基板,其特征在于,所述第一导电桥为矩形结构。
13.根据权利要求1所述的封装基板,其特征在于,所述第一导电桥包括:
第一桥接段,所述第一桥接段的两端均连接所述本体;
第二桥接段,所述第二桥接段的两端均连接所述本体,所述第一桥接段和所述第二桥接段间隔设置;
第三桥接段,所述第三桥接段的两端分别连接所述第一桥接段和所述第二桥接段;
其中,所述第一桥接段、所述第二桥接段以及所述第三桥接段中的至少之一上设置有所述第一通孔。
14.根据权利要求1所述的封装基板,其特征在于,所述第一导电桥包括:
第一桥接段,所述第一桥接段的一端连接所述本体;
第二桥接段,所述第二桥接段的一端连接所述本体;
第三桥接段,所述第三桥接段的一端连接所述第一桥接段的另一端,所述第三桥接段的一端连接所述第二桥接段的另一端,所述第三桥接段的另一端连接所述本体;
其中,所述第一桥接段、所述第二桥接段以及所述第三桥接段中的至少之一上设置有所述第一通孔。
15.根据权利要求1所述的封装基板,其特征在于,所述封装基板还包括:
导电凸点,所述导电凸点设置在所述本体上,且位于所述开口区域的外侧;
其中,所述开口区域的上方和下方均具有所述导电凸点,所述开口区域的壁面位于所述导电凸点之间。
16.根据权利要求15所述的封装基板,其特征在于,所述壁面包括相对的两个第一壁面和相对的两个第二壁面,所述第一壁面沿所述开口区域的宽度方向延伸,所述第二壁面沿所述开口区域的长度方向延伸;
其中,最外侧的上下两个所述导电凸点的外边缘的连线围成限位区域,所述第一壁面位于所述限位区域内。
17.一种半导体结构,其特征在于,包括权利要求1至16中任一项所述的封装基板和芯片。
CN202110164416.7A 2021-02-05 2021-02-05 封装基板及具有其的半导体结构 Active CN112951799B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110164416.7A CN112951799B (zh) 2021-02-05 2021-02-05 封装基板及具有其的半导体结构
PCT/CN2021/109312 WO2022166132A1 (zh) 2021-02-05 2021-07-29 封装基板及具有其的半导体结构
JP2022553571A JP7432001B2 (ja) 2021-02-05 2021-07-29 パッケージ基板及び該パッケージ基板を備える半導体構造
EP21867865.4A EP4060728A4 (en) 2021-02-05 2021-07-29 PACKAGING SUBSTRATE AND SEMICONDUCTOR STRUCTURE WITH A PACKAGING SUBSTRATE
KR1020227031135A KR102710029B1 (ko) 2021-02-05 2021-07-29 패키징 기판 및 이를 구비하는 반도체 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110164416.7A CN112951799B (zh) 2021-02-05 2021-02-05 封装基板及具有其的半导体结构

Publications (2)

Publication Number Publication Date
CN112951799A true CN112951799A (zh) 2021-06-11
CN112951799B CN112951799B (zh) 2022-03-11

Family

ID=76242858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110164416.7A Active CN112951799B (zh) 2021-02-05 2021-02-05 封装基板及具有其的半导体结构

Country Status (2)

Country Link
CN (1) CN112951799B (zh)
WO (1) WO2022166132A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115842A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置
US20020005576A1 (en) * 2000-07-05 2002-01-17 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
CN101587880A (zh) * 2008-05-20 2009-11-25 日东电工株式会社 布线电路基板及其制造方法
US20110062577A1 (en) * 2009-09-16 2011-03-17 Ching-Wei Hung Substrate and package with micro bga configuration
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装
CN108052239A (zh) * 2018-01-25 2018-05-18 武汉华星光电半导体显示技术有限公司 触摸屏

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332818B2 (en) * 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
JP2007180240A (ja) * 2005-12-27 2007-07-12 Sharp Corp 多層配線基板と、それを備えた電子モジュールおよび電子機器
TWI408837B (zh) * 2011-02-08 2013-09-11 Subtron Technology Co Ltd 封裝載板及其製作方法
CN104684251B (zh) * 2013-11-27 2017-09-19 健鼎(无锡)电子有限公司 电路板封装结构及其制造方法
CN112992849B (zh) * 2021-02-05 2022-06-03 长鑫存储技术有限公司 封装基板及具有其的半导体结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115842A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置
US20020005576A1 (en) * 2000-07-05 2002-01-17 Noriaki Sakamoto Semiconductor device and method of manufacturing the same
CN101587880A (zh) * 2008-05-20 2009-11-25 日东电工株式会社 布线电路基板及其制造方法
US20110062577A1 (en) * 2009-09-16 2011-03-17 Ching-Wei Hung Substrate and package with micro bga configuration
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装
CN108052239A (zh) * 2018-01-25 2018-05-18 武汉华星光电半导体显示技术有限公司 触摸屏

Also Published As

Publication number Publication date
WO2022166132A1 (zh) 2022-08-11
CN112951799B (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US6310398B1 (en) Routable high-density interfaces for integrated circuit devices
US10905008B2 (en) Wiring board
US20200029431A1 (en) Wiring substrate
JP4539916B2 (ja) 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
CN112951799B (zh) 封装基板及具有其的半导体结构
US8796077B2 (en) Semiconductor device
CN112992849B (zh) 封装基板及具有其的半导体结构
JPH07112064B2 (ja) 絶縁ゲート電界効果型トランジスタ
JP7432001B2 (ja) パッケージ基板及び該パッケージ基板を備える半導体構造
US20220254709A1 (en) Package substrate and semiconductor structure with package substrate
KR101971281B1 (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
RU2799236C1 (ru) Подложка и полупроводниковая структура с подложкой
CN110379791B (zh) 一种电子零件及其引脚
US20110272801A1 (en) Semiconductor device with connection pads provided with inserts
CN220368849U (zh) 一种用于焊盘菱形分布bga的电路板布线结构
US20030235091A1 (en) Semiconductor device without adverse effects caused by inclinations of word line and bit line
JP6938278B2 (ja) 配線基板
US10276464B2 (en) Semiconductor device
CN108901127B (zh) 印刷线路板、控制器件及其在高防护控制器件领域中的应用
US11004778B1 (en) Polygonal BGA semiconductor package
US10770408B2 (en) Wiring board and semiconductor device
CN212811741U (zh) 散热性好的路由器壳体
US20230101847A1 (en) Passives to facilitate mold compound flow
KR102540733B1 (ko) 반도체 패키지 및 그를 포함한 반도체 장치
KR20230167605A (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant