CN112949235A - 电子设备的配置方法、装置、处理器及存储介质 - Google Patents
电子设备的配置方法、装置、处理器及存储介质 Download PDFInfo
- Publication number
- CN112949235A CN112949235A CN202110414122.5A CN202110414122A CN112949235A CN 112949235 A CN112949235 A CN 112949235A CN 202110414122 A CN202110414122 A CN 202110414122A CN 112949235 A CN112949235 A CN 112949235A
- Authority
- CN
- China
- Prior art keywords
- register array
- register
- array
- memory
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种电子设备的配置方法、装置、处理器及存储介质。其中,该方法包括:确定电子设备中的第一寄存器阵列,其中,第一寄存器阵列配置有置复位端口;将第一寄存器阵列转换为第二寄存器阵列,其中,第二寄存器阵列未配置置复位端口;将第二寄存器阵列映射为存储器;将存储器与外部电路连接,得到配置后的电子设备,其中,外部电路上设置有第三寄存器阵列,第三寄存器阵列配置有置复位端口。本发明解决了现有的带置复位功能的寄存器阵列无法映射为存储器,从而导致电子设备的芯片资源浪费的技术问题。
Description
技术领域
本发明涉及集成电路领域,具体而言,涉及一种电子设备的配置方法、装置、处理器及存储介质。
背景技术
FPGA(FieldProgrammableGateArray,现场可编程逻辑门阵列)是专用集成电路领域中的一种半定制电路,由于既能够解决定制电路的不足,又能克服原有可编程器件门电路数有限的缺点,因此,FPGA广泛应用到了各种电子设备中,例如,FPGA可应用在网表中。
随着FPGA产业的发展,网表的规模也越来越大,百万级甚至千万级单位的网表层出不穷。为了使FPGA能够运行在资源较少的平台上,节约成本,并为其他设计提供面积资源,需要在FPGA实现预定功能的基础上对其面积进行优化。
为了提高FPGA综合工具在综合过程中的面积优化,FPGA综合工具在综合过程中需尽可能的利用资源,从简单的从大到小的顺序调整,到人为的共享,再到结构的改变,还可能需要进行硬件结构资源的替换等,即通过使用各种方法来达到降低综合后网表资源的目的。
在实际应用中,符合某种特定连接关系的不具有置复位功能的寄存器阵列可直接映射为存储器,当网表中的RTL(RegisterTransferLevel,寄存器转换级电路)包含具有特定的某种关系的带置复位功能的寄存器阵列时,如果不对其进行转换与替换,则综合后的网表中会保留较多的寄存器,而如果能够使用的FPGA芯片资源较少,则导致寄存器资源达到网表芯片的寄存器资源的临界值,从而使得后续布局布线比较困难或者布局布线失败,或者综合后设计的寄存器资源超出芯片的资源无法使用该芯片。
针对上述的问题,目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种电子设备的配置方法、装置、处理器及存储介质,以至少解决现有的带置复位功能的寄存器阵列无法映射为存储器,从而导致电子设备的芯片资源浪费的技术问题。
根据本发明实施例的一个方面,提供了一种电子设备的配置方法,包括:确定电子设备中的第一寄存器阵列,其中,第一寄存器阵列配置有置复位端口;将第一寄存器阵列转换为第二寄存器阵列,其中,第二寄存器阵列未配置置复位端口;将第二寄存器阵列映射为存储器;将存储器与外部电路连接,得到配置后的电子设备,其中,外部电路上设置有第三寄存器阵列,第三寄存器阵列配置有置复位端口。
进一步地,电子设备的配置方法还包括:确定第一寄存器阵列的阵列结构以及第一寄存器阵列的所包含的第一寄存器的第一数量,其中,第一寄存器配置有置复位端口;获取第二寄存器阵列,其中,第二寄存器阵列的阵列结构与第一寄存器阵列的阵列结构相同,第二寄存器阵列包含第一数量的第二寄存器,第二寄存器未配置有置复位端口。
进一步地,第二寄存器阵列至少包括译码器、数据选择器以及多个第二寄存器,电子设备的配置方法还包括:将译码器的输入端映射为存储器的地址写入端;将数据选择器的选择信号输入端映射为存储器的地址读取端;将多个第二寄存器的数据输入端映射为存储器的数据写入端;将数据选择器的输出端映射为存储器的数据读取端。
进一步地,电子设备的配置方法还包括:将第二寄存器阵列的输出端口与第三寄存器阵列的输出端口通过与门电路连接。
进一步地,第三寄存器阵列的类型与第一寄存器阵列的类型相同。
进一步地,第三寄存器阵列的连接结构与所示第一寄存器阵列的连接结构相同,第三寄存器阵列第一数量的第二寄存器。
进一步地,电子设备的配置方法还包括:将第三寄存器阵列中的第三寄存器的数据输入端与电源连接。
进一步地,第一寄存器阵列的宽度大于1,其中,宽度表征了第一寄存器阵列对数据进行读写时的数据位数。
进一步地,电子设备的配置方法还包括:遍历电子设备中的节点,确定电子设备中的译码器所在的第一位置;根据第一位置以及译码器的输出确定电子设备中的预设寄存器的第二位置;根据第二位置确定电子设备中的数据选择器的第三位置;在第一位置、第二位置以及第三位置满足预设关系的情况下,根据译码器、预设寄存器以及数据选择器组成第一寄存器阵列。
根据本发明实施例的另一方面,还提供了一种电子设备的配置装置,包括:确定模块,用于确定电子设备中的第一寄存器阵列,其中,第一寄存器阵列配置有置复位端口;转换模块,用于将第一寄存器阵列转换为第二寄存器阵列,其中,第二寄存器阵列未配置置复位端口;映射模块,用于将第二寄存器阵列映射为存储器;配置模块,用于将存储器与外部电路连接,得到配置后的电子设备,其中,外部电路上设置有第三寄存器阵列,第三寄存器阵列配置有置复位端口。
根据本发明实施例的另一方面,还提供了一种非易失性存储介质,该非易失性存储介质中存储有计算机程序,其中,计算机程序被设置为运行时执行上述的电子设备的配置方法。
根据本发明实施例的另一方面,还提供了一种处理器,该处理器用于运行程序,其中,程序被设置为运行时执行上述的电子设备的配置方法。
在本发明实施例中,采用将具有置复位功能的寄存器阵列转换为存储器的方式,通过确定电子设备中配置有置复位端口的第一寄存器阵列,并将第一寄存器阵列转换为未配置置复位端口的第二寄存器阵列,然后将第二寄存器阵列映射为存储器,最后,将存储器与设置有置复位端口的外部电路连接,得到配置后的电子设备。
在上述过程中,将具有置复位功能的第一寄存器阵列转换为不具有置复位功能的第二寄存器阵列,再将第二寄存器阵列转换为存储器。由于不具有置复位功能的寄存器阵列可直接转换为存储器,因此,本申请所提供的方案实现了具有置复位功能的寄存器阵列,减少了寄存器的数量。另外,由于存储器所占用的面积小于寄存器阵列所占用的面积,因此,将存储器替换寄存器阵列,优化了电子设备中芯片设计的面积,降低了电子设备的芯片资源的浪费,从而使得后续的布局布线更加简洁、规整。
由此可见,本申请所提供的方案达到了将具有置复位功能的寄存器阵列转换为存储器的目的,从而实现了减少寄存器的数量,优化电子设备中芯片设计的面积的技术效果,进而解决了现有的带置复位功能的寄存器阵列无法映射为存储器,从而导致电子设备的芯片资源浪费的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本申请的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1是根据本发明实施例的一种电子设备的配置方法的流程图;
图2是根据本发明实施例的一种可选的电子设备的配置流程图;
图3是根据本发明实施例的一种可选的第一寄存器阵列的结构;
图4是根据本发明实施例的一种可选的寄存器阵列转换的示意图;
图5是根据本发明实施例的一种可选的寄存器阵列与存储器之间的映射示意图;
图6是根据本发明实施例的一种可选的电子设备的配置示意图;
图7是根据本发明实施例的一种电子设备的配置装置的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
根据本发明实施例,提供了一种电子设备的配置方法的实施例,需要说明的是,在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行,并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
此外,还需要说明的是,综合工具可作为本实施例的执行主体,其中,在本实施例中,综合工具可以为FPGA综合工具,例如,LeonardoSpeCTRum Level 3,Synplify6.0以及Synopsys Express 3.4。
图1是根据本发明实施例的电子设备的配置方法的流程图,如图1所示,该方法包括如下步骤:
步骤S102,确定电子设备中的第一寄存器阵列,其中,第一寄存器阵列配置有置复位端口。
在步骤S102中,电子设备可以为但不限于网表。上述第一寄存器阵列为具有置复位功能的寄存器阵列。其中,置复位端口可接收外部发送的置复位信号,在置复位信号有效时,综合工具可根据置复位信号是置位信号还是复位信号来将第一寄存器阵列中的寄存器中存储的数据置为1或者复位为0。
另外,电子设备(例如,网表)中可能设置有多个具有置复位功能的寄存器阵列,但在本申请中,综合工具只将满足预设连接关系的具有置复位功能的寄存器阵列转换为存储器,因此,在进行寄存器阵列与存储器之间的转换之前,需要从多个寄存器阵列中确定满足预设连接关系的具有置复位功能的寄存器阵列。
步骤S104,将第一寄存器阵列转换为第二寄存器阵列,其中,第二寄存器阵列未配置置复位端口。
需要说明的是,存储器通常不具备在写数据端进行置位或者复位的功能,如果使用存储器替换具有置复位功能的第一寄存器阵列,需要将第一寄存器阵列进行转换,然后再进行替换。其中,第一寄存器阵列的转换过程是将第一寄存器阵列中的寄存器转化为不带置复位功能的寄存器,将第一寄存器阵列的置复位功能设置在存储器的外面,使用外部电路来实现寄存器阵列的置复位功能。
在步骤S104中,由于具有置复位功能的寄存器阵列无法直接转换为存储器,而不具有置复位功能的寄存器阵列可直接转换为存储器,因此,在本申请中,综合工具将具有置复位功能的第一寄存器阵列转换为不具有置复位功能的第二寄存器阵列,由于第二寄存器阵列可直接转换为存储器,从而实现了具有置复位功能的寄存器阵列与存储器之间的转换。
步骤S106,将第二寄存器阵列映射为存储器。
在步骤S106中,由于第二寄存器阵列为不具有置复位功能的寄存器阵列,因此,第二寄存器阵列可直接映射为存储器。容易注意到的是,由于存储器所占用的面积小于寄存器阵列所占用的面积,因此,将存储器替换寄存器阵列,优化了电子设备中芯片设计的面积,降低了电子设备的芯片资源的浪费,从而使得后续的布局布线更加简洁、规整。
步骤S108,将存储器与外部电路连接,得到配置后的电子设备,其中,外部电路上设置有第三寄存器阵列,第三寄存器阵列配置有置复位端口。
需要说明的是,第三寄存器阵列的连接结构与所示第一寄存器阵列的连接结构相同,第三寄存器阵列第一数量的第二寄存器,即外部电路中的第三寄存器阵列的类型、结构与第一寄存器阵列的类型、结构相同,两者都具有置复位功能。由于存储器与外部电路连接,可使得外部电路中的具有置复位功能的寄存器阵列为配置后的电子设备提供置复位功能。由此可见,本申请所提供的方案在实现具有置复位功能的寄存器阵列与存储器之间的转换的过程中,还使得电子设备保留了第一寄存器阵列所具有的置复位功能。
基于上述步骤S102至步骤S108所限定的方案,可以获知,在本发明实施例中,采用将具有置复位功能的寄存器阵列转换为存储器的方式,通过确定电子设备中配置有置复位端口的第一寄存器阵列,并将第一寄存器阵列转换为未配置置复位端口的第二寄存器阵列,然后将第二寄存器阵列映射为存储器,最后,将存储器与设置有置复位端口的外部电路连接,得到配置后的电子设备。
容易注意到的是,在上述过程中,将具有置复位功能的第一寄存器阵列转换为不具有置复位功能的第二寄存器阵列,再将第二寄存器阵列转换为存储器。由于不具有置复位功能的寄存器阵列可直接转换为存储器,因此,本申请所提供的方案实现了具有置复位功能的寄存器阵列,减少了寄存器的数量。另外,由于存储器所占用的面积小于寄存器阵列所占用的面积,因此,将存储器替换寄存器阵列,优化了电子设备中芯片设计的面积,降低了电子设备的芯片资源的浪费,从而使得后续的布局布线更加简洁、规整。
由此可见,本申请所提供的方案达到了将具有置复位功能的寄存器阵列转换为存储器的目的,从而实现了减少寄存器的数量,优化电子设备中芯片设计的面积的技术效果,进而解决了现有的带置复位功能的寄存器阵列无法映射为存储器,从而导致电子设备的芯片资源浪费的技术问题。
在一种可选的实施例中,综合工具在将具有置复位功能的第一寄存器阵列转换为存储器之前,首先从电子设备中的多个寄存器阵列中确定第一寄存器阵列。具体的,综合工具首先遍历电子设备中的节点,确定电子设备中的译码器所在的第一位置,然后,根据第一位置以及译码器的输出确定电子设备中的预设寄存器的第二位置,并根据第二位置确定电子设备中的数据选择器的第三位置,其中,在第一位置、第二位置以及第三位置满足预设关系的情况下,根据译码器、预设寄存器以及数据选择器组成第一寄存器阵列。
可选的,图2示出了一种可选的电子设备的配置流程图,由图2可知,综合工具通过遍历网表的所有节点来确定具有指定连接关系的寄存器阵列,例如,图3所示的第一寄存器阵列的结构。具体的,综合工具遍历网表的所有节点确定网表中的译码器所在的位置,然后根据译码器的输出向后遍历,直至遍历到网表中的寄存器,再沿着寄存器的位置向后遍历,直至遍历到数据选择器,找到符合图3所示关系的具有置复位功能的寄存器阵列,即得到第一寄存器阵列。在得到第一寄存器阵列之后,综合工具将第一寄存器阵列转换为不具有置复位功能的第二寄存器阵列,最后,将第二寄存器阵列转化为存储器。
需要说明的是,在图3中,RST表示置复位信号,rst表示寄存器的置复位端口。
在一种可选的实施例中,在确定第一寄存器阵列之后,综合工具将第一寄存器阵列转换为第二寄存器阵列。具体的,综合工具确定第一寄存器阵列的阵列结构以及第一寄存器阵列的所包含的第一寄存器的第一数量,并获取第二寄存器阵列,其中,第二寄存器阵列的阵列结构与第一寄存器阵列的阵列结构相同,第二寄存器阵列包含第一数量的第二寄存器,第二寄存器未配置有置复位端口,第一寄存器配置有置复位端口。
可选的,图4示出了一种可选的寄存器阵列转换的示意图,由图4可知,综合工具在确定第一寄存器阵列之后,将第一寄存器阵列转换为与第一寄存器阵列具有相同阵列结构以及具有相同寄存器数量的、不具有置复位功能的第二寄存器阵列,其中,上述阵列结构包括但不限于寄存器之间的连接关系,例如,译码器、寄存器与数据选择器之间的连接关系。
在一种可选的实施例中,在将第一寄存器阵列转换为第二寄存器阵列之后,综合工具将第二寄存器阵列映射为存储器,其中,第二寄存器阵列至少包括译码器、数据选择器以及多个第二寄存器。具体的,综合工具将译码器的输入端映射为存储器的地址写入端,将数据选择器的选择信号输入端映射为存储器的地址读取端,将多个第二寄存器的数据输入端映射为存储器的数据写入端,并将数据选择器的输出端映射为存储器的数据读取端。
需要说明的是,存储器通常包含写地址、写数据、写使能、读地址、读数据、读使能及时钟信号等端口,例如,图5所示的寄存器阵列与存储器之间的映射示意图,由图5可知,第二寄存器阵列中译码器的输入端映射为存储器的地址写入端(如图5中第二寄存器阵列中的wad和存储器的wad1),第二寄存器阵列中数据选择器的选择信号输入端映射为存储器的地址读取端(如图5中第二寄存器阵列中的rad和存储器的rad1),第二寄存器阵列中的数据输入端映射为存储器的数据写入端(如图5中第二寄存器阵列中的DI和存储器的DI1),第二寄存器阵列中的数据选择器的输出端映射为存储器的数据读取端(如图5中第二寄存器阵列中的DO和存储器的DO1),第二寄存器阵列中的寄存器对应存储器用来保存数据的部分。
此外,还需要说明的是,图5仅示出了存储器的读写数据的位数为1位的情况,当将寄存器扩展为多组,同时增加数据选择器的使用个数,即可实现读写数据宽度为多位的存储器进行替换的情况。
更进一步的,在实现第二存储阵列与存储器之间映射之后,综合工具将存储器与外部电路连接,得到配置后的电子设备。具体的,综合工具将第二寄存器阵列的输出端口与第三寄存器阵列的输出端口通过与门电路连接,并将第三寄存器阵列中的第三寄存器的数据输入端与电源连接。其中,第三寄存器阵列的类型与第一寄存器阵列的类型相同。
可选的,在图6所示的电子设备的配置示意图中,第二寄存器阵列的输出端口与第三寄存器阵列的输出端口均与与门电路“and”连接,即第二寄存器阵列的输出数据与第三寄存器阵列的输出数据进行相与计算,输出最终结果DOO。
需要说明的是,第二寄存器阵列与第一寄存器阵列相比,只是没有置复位功能,寄存器阵列宽度为数据输入总线的宽度,第二寄存器阵列可直接替换为存储器。另外,第三寄存器阵列中的寄存器类型与第一寄存器阵列中的寄存器类型相同,第三寄存器阵列的数据输入端DI的输入为电源VCC,寄存器的宽度为1。其中,第一寄存器阵列的宽度大于1,其中,宽度表征了第一寄存器阵列对数据进行读写时的数据位数。
由此可见,当具有置复位功能的寄存器阵列宽度为1时,进行上述转换对电子设备的芯片面积的优化不会产生效果,但是当具有置复位功能的寄存器阵列宽度大于1时,具有置复位功能的寄存器阵列被替换为存储器,生成的置复位补偿电路的寄存器(即第二寄存器阵列)的宽度仅为1,从而降低了芯片面积,并且数据宽度越宽,面积降低越明显。
需要说明的是,在图3-图6中,RST表示置复位信号,rst表示寄存器的置复位端口,r0、r1、r2、rn以及reg0、reg1、reg2、regn表示寄存器,DI表示寄存器阵列的数据输入端,ce表示寄存器的数据输入端,wad表示寄存器阵列中译码器的输入端,rad表示寄存器阵列中数据选择器的选择信号输入端,DO表示寄存器阵列中的数据选择器的输出端,DI1表示存储器的数据写入端,ce1表示存储器的数据输入端,wad1表示存储器的地址写入端,rad1表示存储器的地址读取端,DO1表示存储器的数据读取端。
由上述内容可知,本申请提出了一种具有置复位功能的寄存器阵列映射为存储器的综合实现方法,使用存储器来替换寄存器阵列,减少了寄存器的数量,优化了设计的面积,大大减小了综合后网表的寄存器资源。
实施例2
根据本发明实施例,提供了一种电子设备的配置装置的实施例,其中,图7是根据本发明实施例的电子设备的配置装置的示意图,如图7所示,该装置包括:确定模块701、转换模块703、映射模块705以及配置模块707。
其中,确定模块701,用于确定电子设备中的第一寄存器阵列,其中,第一寄存器阵列配置有置复位端口;转换模块703,用于将第一寄存器阵列转换为第二寄存器阵列,其中,第二寄存器阵列未配置置复位端口;映射模块705,用于将第二寄存器阵列映射为存储器;配置模块707,用于将存储器与外部电路连接,得到配置后的电子设备,其中,外部电路上设置有第三寄存器阵列,第三寄存器阵列配置有置复位端口。
需要说明的是,上述确定模块701、转换模块703、映射模块705以及配置模块707对应于上述实施例中的步骤S102至步骤S108,四个模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例1所公开的内容。
可选的,转换模块包括:第一确定模块以及第一获取模块。其中,第一确定模块,用于确定第一寄存器阵列的阵列结构以及第一寄存器阵列的所包含的第一寄存器的第一数量,其中,第一寄存器配置有置复位端口;第一获取模块,用于获取第二寄存器阵列,其中,第二寄存器阵列的阵列结构与第一寄存器阵列的阵列结构相同,第二寄存器阵列包含第一数量的第二寄存器,第二寄存器未配置有置复位端口。
可选的,第二寄存器阵列至少包括译码器、数据选择器以及多个第二寄存器,其中,映射模块包括:第一映射模块、第二映射模块、第三映射模块以及第四映射模块。其中,第一映射模块,用于将译码器的输入端映射为存储器的地址写入端;第二映射模块,用于将数据选择器的选择信号输入端映射为存储器的地址读取端;第三映射模块,用于将多个第二寄存器的数据输入端映射为存储器的数据写入端;第四映射模块,用于将数据选择器的输出端映射为存储器的数据读取端。
可选的,配置模块包括:第一配置模块,用于将第二寄存器阵列的输出端口与第三寄存器阵列的输出端口通过与门电路连接。
可选的,第三寄存器阵列的类型与第一寄存器阵列的类型相同。
可选的,第三寄存器阵列的连接结构与所示第一寄存器阵列的连接结构相同,第三寄存器阵列第一数量的第二寄存器。
可选的,电子设备的配置装置还包括:第二配置模块,用于将第三寄存器阵列中的第三寄存器的数据输入端与电源连接。
可选的,第一寄存器阵列的宽度大于1,其中,宽度表征了第一寄存器阵列对数据进行读写时的数据位数。
可选的,确定模块包括:第二确定模块、第三确定模块、第四确定模块以及组成模块。其中,第二确定模块,用于遍历电子设备中的节点,确定电子设备中的译码器所在的第一位置;第三确定模块,用于根据第一位置以及译码器的输出确定电子设备中的预设寄存器的第二位置;第四确定模块,用于根据第二位置确定电子设备中的数据选择器的第三位置;组成模块,用于在第一位置、第二位置以及第三位置满足预设关系的情况下,根据译码器、预设寄存器以及数据选择器组成第一寄存器阵列。
实施例3
根据本发明实施例的另一方面,还提供了一种非易失性存储介质,该非易失性存储介质中存储有计算机程序,其中,计算机程序被设置为运行时执行上述实施例1中的电子设备的配置方法。
实施例4
根据本发明实施例的另一方面,还提供了一种处理器,该处理器用于运行程序,其中,程序被设置为运行时执行上述实施例1中的电子设备的配置方法。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
在本发明的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的方式实现。其中,以上所描述的装置实施例仅仅是示意性的,例如所述单元的划分,可以为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,单元或模块的间接耦合或通信连接,可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种电子设备的配置方法,其特征在于,包括:
确定电子设备中的第一寄存器阵列,其中,所述第一寄存器阵列配置有置复位端口;
将所述第一寄存器阵列转换为第二寄存器阵列,其中,所述第二寄存器阵列未配置所述置复位端口;
将所述第二寄存器阵列映射为存储器;
将所述存储器与外部电路连接,得到配置后的电子设备,其中,所述外部电路上设置有第三寄存器阵列,所述第三寄存器阵列配置有所述置复位端口。
2.根据权利要求1所述的方法,其特征在于,将所述第一寄存器阵列转换为第二寄存器阵列,包括:
确定所述第一寄存器阵列的阵列结构以及所述第一寄存器阵列的所包含的第一寄存器的第一数量,其中,所述第一寄存器配置有所述置复位端口;
获取所述第二寄存器阵列,其中,所述第二寄存器阵列的阵列结构与所述第一寄存器阵列的阵列结构相同,所述第二寄存器阵列包含所述第一数量的第二寄存器,所述第二寄存器未配置有所述置复位端口。
3.根据权利要求2所述的方法,其特征在于,所述第二寄存器阵列至少包括译码器、数据选择器以及多个所述第二寄存器,其中,将所述第二寄存器阵列映射为存储器,包括:
将所述译码器的输入端映射为所述存储器的地址写入端;
将所述数据选择器的选择信号输入端映射为所述存储器的地址读取端;
将多个所述第二寄存器的数据输入端映射为所述存储器的数据写入端;
将所述数据选择器的输出端映射为所述存储器的数据读取端。
4.根据权利要求2所述的方法,其特征在于,将所述存储器与外部电路连接,得到配置后的电子设备,包括:
将所述第二寄存器阵列的输出端口与所述第三寄存器阵列的输出端口通过与门电路连接。
5.根据权利要求4所述的方法,所述第三寄存器阵列的类型与所述第一寄存器阵列的类型相同。
6.根据权利要求5所述的方法,所述第三寄存器阵列的连接结构与所示第一寄存器阵列的连接结构相同,所述第三寄存器阵列所述第一数量的第二寄存器。
7.根据权利要求4所述的方法,其特征在于,所述方法还包括:
将所述第三寄存器阵列中的第三寄存器的数据输入端与电源连接。
8.根据权利要求1所述的方法,其特征在于,所述第一寄存器阵列的宽度大于1,其中,所述宽度表征了所述第一寄存器阵列对数据进行读写时的数据位数。
9.根据权利要求1所述的方法,其特征在于,确定电子设备中的第一寄存器阵列,包括:
遍历所述电子设备中的节点,确定所述电子设备中的译码器所在的第一位置;
根据所述第一位置以及所述译码器的输出确定所述电子设备中的预设寄存器的第二位置;
根据所述第二位置确定所述电子设备中的数据选择器的第三位置;
在所述第一位置、所述第二位置以及所述第三位置满足预设关系的情况下,根据所述译码器、所述预设寄存器以及所述数据选择器组成所述第一寄存器阵列。
10.一种电子设备的配置装置,其特征在于,包括:
确定模块,用于确定电子设备中的第一寄存器阵列,其中,所述第一寄存器阵列配置有置复位端口;
转换模块,用于将所述第一寄存器阵列转换为第二寄存器阵列,其中,所述第二寄存器阵列未配置所述置复位端口;
映射模块,用于将所述第二寄存器阵列映射为存储器;
配置模块,用于将所述存储器与外部电路连接,得到配置后的电子设备,其中,所述外部电路上设置有第三寄存器阵列,所述第三寄存器阵列配置有所述置复位端口。
11.一种非易失性存储介质,其特征在于,所述非易失性存储介质中存储有计算机程序,其中,所述计算机程序被设置为运行时执行所述权利要求1至9任一项中所述的电子设备的配置方法。
12.一种处理器,其特征在于,所述处理器用于运行程序,其中,所述程序被设置为运行时执行所述权利要求1至9任一项中所述的电子设备的配置方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110414122.5A CN112949235B (zh) | 2021-04-16 | 2021-04-16 | 电子设备的配置方法、装置、处理器及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110414122.5A CN112949235B (zh) | 2021-04-16 | 2021-04-16 | 电子设备的配置方法、装置、处理器及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112949235A true CN112949235A (zh) | 2021-06-11 |
CN112949235B CN112949235B (zh) | 2022-07-12 |
Family
ID=76232925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110414122.5A Active CN112949235B (zh) | 2021-04-16 | 2021-04-16 | 电子设备的配置方法、装置、处理器及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112949235B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050262492A1 (en) * | 2004-04-30 | 2005-11-24 | Xilinx, Inc | Dynamic reconfiguration of a system monitor (DRPORT) |
CN1819054A (zh) * | 2005-02-08 | 2006-08-16 | 尔必达存储器股份有限公司 | 半导体存储装置及其写入方法 |
US20070113212A1 (en) * | 2005-11-16 | 2007-05-17 | Lsi Logic Corporation | Method and apparatus for mapping design memories to integrated circuit layout |
CN104981807A (zh) * | 2013-02-11 | 2015-10-14 | 帝斯贝思数字信号处理和控制工程有限公司 | 在运行中改变fpga的信号值 |
CN105760250A (zh) * | 2016-02-04 | 2016-07-13 | 北京时代民芯科技有限公司 | 一种具有码流纠检错功能的单粒子加固fpga配置电路 |
CN108780423A (zh) * | 2016-03-22 | 2018-11-09 | 英特尔公司 | 多级存储器管理 |
CN109408873A (zh) * | 2018-09-14 | 2019-03-01 | 深圳市紫光同创电子有限公司 | 一种多维阵列信号控制方法、装置及计算机可读存储介质 |
CN110008061A (zh) * | 2019-03-14 | 2019-07-12 | 南京航空航天大学 | 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法 |
-
2021
- 2021-04-16 CN CN202110414122.5A patent/CN112949235B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050262492A1 (en) * | 2004-04-30 | 2005-11-24 | Xilinx, Inc | Dynamic reconfiguration of a system monitor (DRPORT) |
CN1819054A (zh) * | 2005-02-08 | 2006-08-16 | 尔必达存储器股份有限公司 | 半导体存储装置及其写入方法 |
US20070113212A1 (en) * | 2005-11-16 | 2007-05-17 | Lsi Logic Corporation | Method and apparatus for mapping design memories to integrated circuit layout |
CN104981807A (zh) * | 2013-02-11 | 2015-10-14 | 帝斯贝思数字信号处理和控制工程有限公司 | 在运行中改变fpga的信号值 |
CN105760250A (zh) * | 2016-02-04 | 2016-07-13 | 北京时代民芯科技有限公司 | 一种具有码流纠检错功能的单粒子加固fpga配置电路 |
CN108780423A (zh) * | 2016-03-22 | 2018-11-09 | 英特尔公司 | 多级存储器管理 |
CN109408873A (zh) * | 2018-09-14 | 2019-03-01 | 深圳市紫光同创电子有限公司 | 一种多维阵列信号控制方法、装置及计算机可读存储介质 |
CN110008061A (zh) * | 2019-03-14 | 2019-07-12 | 南京航空航天大学 | 一种基于移位寄存器的双备份自修复配置存储器及其自修复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112949235B (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7325221B1 (en) | Logic system with configurable interface | |
CN100530594C (zh) | 用于掩膜可编程逻辑器件的开关方法 | |
US8138788B2 (en) | Reconfigurable device | |
Hiibner et al. | New 2-dimensional partial dynamic reconfiguration techniques for real-time adaptive microelectronic circuits | |
US6803786B1 (en) | Structures and methods providing columns of tightly coupled processor and RAM blocks within an array of logic blocks | |
CN113408222B (zh) | 文件生成方法、装置、电子设备及存储介质 | |
CN101320344B (zh) | 一种多核或众核处理器功能验证设备及方法 | |
CN1653435B (zh) | 用于在硬件中映射数据掩码的装置、方法和系统 | |
CN110806997A (zh) | 一种片上系统以及存储器 | |
CN113867685A (zh) | 一种乘法器转换方法、装置、设备及可读存储介质 | |
CN112906332B (zh) | Fpga设计的综合实现方法和装置 | |
CN117057290A (zh) | 时序优化方法、装置、电子设备及存储介质 | |
CN112949235B (zh) | 电子设备的配置方法、装置、处理器及存储介质 | |
CN110765066B (zh) | 一种片上系统 | |
US9503096B1 (en) | Multiple-layer configuration storage for runtime reconfigurable systems | |
US7444613B1 (en) | Systems and methods for mapping arbitrary logic functions into synchronous embedded memories | |
US6636925B1 (en) | Bus interface circuit preparation apparatus and recording medium | |
US7302667B1 (en) | Methods and apparatus for generating programmable device layout information | |
CN109408873B (zh) | 一种多维阵列信号控制方法、装置及计算机可读存储介质 | |
US11100267B1 (en) | Multi dimensional memory compression using bytewide write enable | |
CN114548028A (zh) | 进行低功耗设计的方法、电子设备及存储介质 | |
CN114595658A (zh) | 一种行译码电路的设计方法及相关设备 | |
JP2006303730A (ja) | 半導体集積回路装置および半導体集積回路装置の設計装置 | |
US7356454B2 (en) | Method and apparatus for emulation of logic circuits | |
JPH1117524A (ja) | プログラマブル論理回路システムおよびプログラマブル論理回路装置の再構成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |