CN113867685A - 一种乘法器转换方法、装置、设备及可读存储介质 - Google Patents

一种乘法器转换方法、装置、设备及可读存储介质 Download PDF

Info

Publication number
CN113867685A
CN113867685A CN202111136417.7A CN202111136417A CN113867685A CN 113867685 A CN113867685 A CN 113867685A CN 202111136417 A CN202111136417 A CN 202111136417A CN 113867685 A CN113867685 A CN 113867685A
Authority
CN
China
Prior art keywords
input width
target
multiplier
preset
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111136417.7A
Other languages
English (en)
Inventor
张青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111136417.7A priority Critical patent/CN113867685A/zh
Publication of CN113867685A publication Critical patent/CN113867685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种乘法器转换方法、装置、设备及可读存储介质。本申请针对新设计的目标乘法器，若目标乘法器的第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或目标乘法器的第二目标输入宽度超过预设乘法器的第二预设输入宽度，那么确定第一数目和/或第二数目，并将第一数目和/或第二数目中的最大值确定为目标值，对目标值个预设乘法器进行逻辑组合，然后用逻辑组合得到的运算结构替换目标乘法器，从而将输入宽度较大的目标乘法器拆分为多个输入宽度较小的乘法器，无需新增额外逻辑资源，电路的复杂度和占用面积可以有所降低，也节约了相关逻辑资源。本申请提供的一种乘法器转换装置、设备及可读存储介质，同样具有上述技术效果。

Description

一种乘法器转换方法、装置、设备及可读存储介质
技术领域
本申请涉及计算机芯片设计技术领域，特别涉及一种乘法器转换方法、装置、设备及可读存储介质。
背景技术
目前，若新设计的乘法器的输入宽度大于已有乘法器的输入宽度，则需要设计额外的其他逻辑资源来表示新乘法器，才能完成设计方案的综合，而使用额外逻辑资源会造成设计电路比较复杂，增大电路占用面积，功耗也会随之升高。
因此，如何在不增加额外逻辑资源的前提下表示新设计的乘法器，是本领域技术人员需要解决的问题。
发明内容
有鉴于此，本申请的目的在于提供一种乘法器转换方法、装置、设备及可读存储介质，以在不增加额外逻辑资源的前提下表示新设计的乘法器。其具体方案如下：
第一方面，本申请提供了一种乘法器转换方法，包括：
获取目标乘法器的第一目标输入宽度和第二目标输入宽度；
若所述第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或所述第二目标输入宽度超过所述预设乘法器的第二预设输入宽度，则确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，和/或确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目；
其中，切分所述第一目标输入宽度得到的任一片段的宽度不大于所述第一预设输入宽度，切分所述第二目标输入宽度得到的任一片段的宽度不大于所述第二预设输入宽度；
将所述第一数目和/或所述第二数目中的最大值确定为目标值，对所述目标值个所述预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换所述目标乘法器。
优选地，所述确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，包括：
若所述第一预设输入宽度能够被所述第一目标输入宽度整除，则将所述第一目标输入宽度与所述第一预设输入宽度的比值确定为所述第一数目。
优选地，所述确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，包括：
若所述第一预设输入宽度不能被所述第一目标输入宽度整除，则计算所述第一目标输入宽度与所述第一预设输入宽度的比值时采用进一法取整得到所述第一数目。
优选地，所述确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目，包括：
若所述第二预设输入宽度能够被所述第二目标输入宽度整除，则将所述第二目标输入宽度与所述第二预设输入宽度的比值确定为所述第二数目。
优选地，所述确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目，包括：
若所述第二预设输入宽度不能被所述第二目标输入宽度整除，则计算所述第二目标输入宽度与所述第二预设输入宽度的比值时采用进一法取整得到所述第二数目。
优选地，所述对所述目标值个所述预设乘法器进行逻辑组合，包括：
对所述目标值个所述预设乘法器进行移位相加的逻辑组合。
优选地，还包括：
基于逻辑组合得到的运算结构生成相应的网表数据。
第二方面，本申请提供了一种乘法器转换装置，包括：
获取模块，用于获取目标乘法器的第一目标输入宽度和第二目标输入宽度；
对比模块，用于若所述第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或所述第二目标输入宽度超过所述预设乘法器的第二预设输入宽度，则确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，和/或确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目；其中，切分所述第一目标输入宽度得到的任一片段的宽度不大于所述第一预设输入宽度，切分所述第二目标输入宽度得到的任一片段的宽度不大于所述第二预设输入宽度；
转换模块，用于将所述第一数目和/或所述第二数目中的最大值确定为目标值，对所述目标值个所述预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换所述目标乘法器。
第三方面，本申请提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序，以实现前述公开的乘法器转换方法。
第四方面，本申请提供了一种可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述公开的乘法器转换方法。
通过以上方案可知，本申请提供了一种乘法器转换方法，包括：获取目标乘法器的第一目标输入宽度和第二目标输入宽度；若所述第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或所述第二目标输入宽度超过所述预设乘法器的第二预设输入宽度，则确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，和/或确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目；其中，切分所述第一目标输入宽度得到的任一片段的宽度不大于所述第一预设输入宽度，切分所述第二目标输入宽度得到的任一片段的宽度不大于所述第二预设输入宽度；将所述第一数目和/或所述第二数目中的最大值确定为目标值，对所述目标值个所述预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换所述目标乘法器。
可见，本申请针对新设计的目标乘法器，若目标乘法器的第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或目标乘法器的第二目标输入宽度超过预设乘法器的第二预设输入宽度，那么确定第一数目和/或第二数目，并将第一数目和/或第二数目中的最大值确定为目标值，对目标值个预设乘法器进行逻辑组合，然后用逻辑组合得到的运算结构替换目标乘法器，从而将一个输入宽度较大的目标乘法器拆分为多个输入宽度较小的乘法器，无需设计额外的其他逻辑资源，电路的复杂度和占用面积可以有所降低，功耗也会随之降低，也节约了相关逻辑资源。
相应地，本申请提供的一种乘法器转换装置、设备及可读存储介质，也同样具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种乘法器转换方法流程图；
图2为本申请公开的一种乘法器输入宽度的拆分示意图；
图3为本申请公开的一种乘法器优化前后的复杂度示意图；
图4为本申请公开的一种乘法器转换装置示意图；
图5为本申请公开的一种电子设备示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，当新设计的乘法器的输入宽度大于已有乘法器的输入宽度时，需要设计额外的其他逻辑资源来表示新乘法器，才能完成设计方案的综合，而使用额外逻辑资源会造成设计电路比较复杂，增大电路占用面积，功耗也会随之升高。
为此，本申请提供了一种乘法器转换方案，能够将一个输入宽度较大的目标乘法器拆分为多个输入宽度较小的乘法器，在不增加额外逻辑资源的前提下表示了新设计的目标乘法器。
参见图1所示，本申请实施例公开了一种乘法器转换方法，包括：
S101、获取目标乘法器的第一目标输入宽度和第二目标输入宽度。
需要说明的是，一个乘法器的输入数据一般是两个乘数，这两个乘数的比特宽度均为该乘法器的输入宽度。为便于区分，针对目标乘法器，将输入其的两个乘数的输入宽度称为第一目标输入宽度和第二目标输入宽度。相应的，针对预设乘法器，将输入其的两个乘数的输入宽度称为第一预设输入宽度和第二预设输入宽度。
一般地，若一个乘法器的两个乘数的比特宽度不等，则将比特宽度较大的乘数放在前面。例如：某一乘法器的输入宽度为：mbit×nbit，那么m大于等于n。据此，针对目标乘法器而言，第一目标输入宽度大于等于第二目标输入宽度；针对预设乘法器而言，第一预设输入宽度大于等于第二预设输入宽度。
S102、若第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或第二目标输入宽度超过预设乘法器的第二预设输入宽度，则确定基于第一预设输入宽度切分第一目标输入宽度得到的第一数目，和/或确定基于第二预设输入宽度切分第二目标输入宽度得到的第二数目。
其中，切分第一目标输入宽度得到的任一片段的宽度不大于第一预设输入宽度，切分第二目标输入宽度得到的任一片段的宽度不大于第二预设输入宽度，从而可保证原本由目标乘法器处理的乘数可被目标值个预设乘法器完成处理，不存在数据遗漏。
示例性地，若预设乘法器的输入宽度为：mbit×nbit(m≥n)，目标乘法器的输入宽度为：pbit×qbit(p≥q)，当p>m和/或q>n时，说明一个预设乘法器不足以处理目标乘法器的输入数据，那么可以使用多个预设乘法器来表示目标乘法器。至于用几个预设乘法器表示目标乘法器，需要基于m、n、p、q的具体数值确定出第一数目和第二数目。
在一种具体实施方式中，确定基于第一预设输入宽度切分第一目标输入宽度得到的第一数目，包括：若第一预设输入宽度能够被第一目标输入宽度整除，则将第一目标输入宽度与第一预设输入宽度的比值确定为第一数目。
在一种具体实施方式中，确定基于第一预设输入宽度切分第一目标输入宽度得到的第一数目，包括：若第一预设输入宽度不能被第一目标输入宽度整除，则计算第一目标输入宽度与第一预设输入宽度的比值时采用进一法取整得到第一数目。
在一种具体实施方式中，确定基于第二预设输入宽度切分第二目标输入宽度得到的第二数目，包括：若第二预设输入宽度能够被第二目标输入宽度整除，则将第二目标输入宽度与第二预设输入宽度的比值确定为第二数目。
在一种具体实施方式中，确定基于第二预设输入宽度切分第二目标输入宽度得到的第二数目，包括：若第二预设输入宽度不能被第二目标输入宽度整除，则计算第二目标输入宽度与第二预设输入宽度的比值时采用进一法取整得到第二数目。
可见，若预设乘法器的输入宽度为：2bit×2bit(m≥n)，目标乘法器的输入宽度为：8bit×8bit(p≥q)，那么第一数目和第二数目均为8/2＝4，那么用4个预设乘法器表示目标乘法器。也即：对4个预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换目标乘法器。
若预设乘法器的输入宽度为：2bit×2bit(m≥n)，目标乘法器的输入宽度为：3bit×2bit(p≥q)，那么第一数目为3/2≈2(进一法取整)，第二数目为2/2＝1，那么用2个预设乘法器表示目标乘法器。当然，在不考虑预设乘法器使用个数的前提下，可以使用更多的预设乘法器替换目标乘法器，只要使用的所有预设乘法器组合起来，能够毫无遗漏地处理完原本由目标乘法器处理的乘数即可。
S103、将第一数目和/或第二数目中的最大值确定为目标值，对目标值个预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换目标乘法器。
在一种具体实施方式中，对目标值个预设乘法器进行逻辑组合，包括：对目标值个预设乘法器进行移位相加的逻辑组合。
在一种具体实施方式中，还包括：基于逻辑组合得到的运算结构生成相应的网表数据。该网表数据中记录有相关逻辑器件之间的连接关系、相关逻辑器件的型号等内容，用于进行DSP(Digital Signal Processing)映射。
可见，本实施例针对新设计的目标乘法器，若目标乘法器的第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或目标乘法器的第二目标输入宽度超过预设乘法器的第二预设输入宽度，那么确定第一数目和/或第二数目，并将第一数目和/或第二数目中的最大值确定为目标值，对目标值个预设乘法器进行逻辑组合，然后用逻辑组合得到的运算结构替换目标乘法器，从而将一个输入宽度较大的目标乘法器拆分为多个输入宽度较小的乘法器，无需设计额外的其他逻辑资源，电路的复杂度和占用面积可以有所降低，功耗也会随之降低，也节约了相关逻辑资源。
本申请实施例公开了一种乘法器转换方案，该方案先判断新设计的乘法器是否是需要拆分的大乘法器，若是，则对该大乘法器进行拆分，具体包括：
1、确定芯片设计文档中的新乘法器的输入宽度。
若已有乘法器的输入宽度为：mbit×nbit(m≥n)，而新乘法器的输入宽度为：pbit×qbit(p≥q)，当p>m和/或q>n时，认为新乘法器为大乘法器。
2、将大乘法器进行分解和替换。
将大乘法器按照已有乘法器的输入宽度进行分割。
请参见图2，大乘法器的两个乘数可分别表示为：ap-1……a3 a2 a1 a0；bq-1……b3b2 b1 b0，那么针对“ap-1……a3 a2 a1 a0”，从右至左每mbit分割一次，则分割得到的第一个片段为：am-1……a0，记为A0，之后继续分割，可得p/m＝s(假设p/m能够整除)个m比特的片段，完成分割后得到：As-1……A1 A0。据此，针对“bq-1……b3 b2 b1 b0”，从右至左每nbit分割一次，可得到Bt-1……B1 B0，共t个n比特的片段(假设q/n能够整除)。至此，原来的ap-1……a3a2 a1 a0×bq-1……b3 b2 b1 b0优化为As-1……A1 A0×Bt-1……B1 B0，优化前后的复杂度对比图可参见图3。
请参见图3，优化前需要用p×q个与门和若干加法器来表示新乘法器，所需的逻辑器件较多，电路设计较复杂。优化后用多个m×n的乘法器组合即可表示新乘法器。也即：图3中的A0×B0、A0×B1等操作直接使用m×n的乘法器即可完成，之后将这些m×n的乘法器输出的结果进行移位相加，即可得到最终结果。移位相加使用加法器即可实现，从而可减小芯片的占用面积。
可见，按照本实施例可将大乘法器替换为若干个小乘法器，而由于小乘法器在综合过程中有可以直接使用的IP核(Intellectual Property，已设计完成的具有知识产权的乘法器模块)，因此直接使用这些IP核替换大乘法器即可。之后，可直接使用综合工具对新设计的乘法器进行综合、验证、调试等，以便直接进行DSP映射。
当然，设计人员也可以在设计之前，就按照本实施例设计大乘法器，这样就可以在设计初期减少设计的逻辑资源，当然，也可以在综合工具中按照本实施例对已设计的大乘法器进行分解，同样可以减少逻辑资源。
下面对本申请实施例提供的一种乘法器转换装置进行介绍，下文描述的一种乘法器转换装置与上文描述的一种乘法器转换方法可以相互参照。
参见图4所示，本申请实施例公开了一种乘法器转换装置，包括：
获取模块401，用于获取目标乘法器的第一目标输入宽度和第二目标输入宽度；
对比模块402，用于若第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或第二目标输入宽度超过预设乘法器的第二预设输入宽度，则确定基于第一预设输入宽度切分第一目标输入宽度得到的第一数目，和/或确定基于第二预设输入宽度切分第二目标输入宽度得到的第二数目；其中，切分第一目标输入宽度得到的任一片段的宽度不大于第一预设输入宽度，切分第二目标输入宽度得到的任一片段的宽度不大于第二预设输入宽度；
转换模块403，用于将第一数目和/或第二数目中的最大值确定为目标值，对目标值个预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换目标乘法器。
在一种具体实施方式中，对比模块具体用于：
若第一预设输入宽度能够被第一目标输入宽度整除，则将第一目标输入宽度与第一预设输入宽度的比值确定为第一数目。
在一种具体实施方式中，对比模块具体用于：
若第一预设输入宽度不能被第一目标输入宽度整除，则计算第一目标输入宽度与第一预设输入宽度的比值时采用进一法取整得到第一数目。
在一种具体实施方式中，对比模块具体用于：
若第二预设输入宽度能够被第二目标输入宽度整除，则将第二目标输入宽度与第二预设输入宽度的比值确定为第二数目。
在一种具体实施方式中，对比模块具体用于：
若第二预设输入宽度不能被第二目标输入宽度整除，则计算第二目标输入宽度与第二预设输入宽度的比值时采用进一法取整得到第二数目。
在一种具体实施方式中，转换模块具体用于：
对目标值个预设乘法器进行移位相加的逻辑组合。
在一种具体实施方式中，还包括：
生成模块，用于基于逻辑组合得到的运算结构生成相应的网表数据。
其中，关于本实施例中各个模块、单元更加具体的工作过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
可见，本实施例提供了一种乘法器转换装置，能够将一个输入宽度较大的目标乘法器拆分为多个输入宽度较小的乘法器，在不增加额外逻辑资源的前提下表示了新设计的目标乘法器。
下面对本申请实施例提供的一种电子设备进行介绍，下文描述的一种电子设备与上文描述的一种乘法器转换方法及装置可以相互参照。
参见图5所示，本申请实施例公开了一种电子设备，包括：
存储器501，用于保存计算机程序；
处理器502，用于执行所述计算机程序，以实现上述任意实施例公开的方法。
下面对本申请实施例提供的一种可读存储介质进行介绍，下文描述的一种可读存储介质与上文描述的一种乘法器转换方法、装置及设备可以相互参照。
一种可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述实施例公开的乘法器转换方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本申请涉及的“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法或设备固有的其它步骤或单元。
需要说明的是，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的可读存储介质中。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种乘法器转换方法，其特征在于，包括：
获取目标乘法器的第一目标输入宽度和第二目标输入宽度；
若所述第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或所述第二目标输入宽度超过所述预设乘法器的第二预设输入宽度，则确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，和/或确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目；
其中，切分所述第一目标输入宽度得到的任一片段的宽度不大于所述第一预设输入宽度，切分所述第二目标输入宽度得到的任一片段的宽度不大于所述第二预设输入宽度；
将所述第一数目和/或所述第二数目中的最大值确定为目标值，对所述目标值个所述预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换所述目标乘法器。
2.根据权利要求1所述的乘法器转换方法，其特征在于，所述确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，包括：
若所述第一预设输入宽度能够被所述第一目标输入宽度整除，则将所述第一目标输入宽度与所述第一预设输入宽度的比值确定为所述第一数目。
3.根据权利要求1所述的乘法器转换方法，其特征在于，所述确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，包括：
若所述第一预设输入宽度不能被所述第一目标输入宽度整除，则计算所述第一目标输入宽度与所述第一预设输入宽度的比值时采用进一法取整得到所述第一数目。
4.根据权利要求1所述的乘法器转换方法，其特征在于，所述确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目，包括：
若所述第二预设输入宽度能够被所述第二目标输入宽度整除，则将所述第二目标输入宽度与所述第二预设输入宽度的比值确定为所述第二数目。
5.根据权利要求1所述的乘法器转换方法，其特征在于，所述确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目，包括：
若所述第二预设输入宽度不能被所述第二目标输入宽度整除，则计算所述第二目标输入宽度与所述第二预设输入宽度的比值时采用进一法取整得到所述第二数目。
6.根据权利要求1-5任意一项所述的乘法器转换方法，其特征在于，所述对所述目标值个所述预设乘法器进行逻辑组合，包括：
对所述目标值个所述预设乘法器进行移位相加的逻辑组合。
7.根据权利要求6所述的乘法器转换方法，其特征在于，还包括：
基于逻辑组合得到的运算结构生成相应的网表数据。
8.一种乘法器转换装置，其特征在于，包括：
获取模块，用于获取目标乘法器的第一目标输入宽度和第二目标输入宽度；
对比模块，用于若所述第一目标输入宽度超过预设乘法器的第一预设输入宽度，和/或所述第二目标输入宽度超过所述预设乘法器的第二预设输入宽度，则确定基于所述第一预设输入宽度切分所述第一目标输入宽度得到的第一数目，和/或确定基于所述第二预设输入宽度切分所述第二目标输入宽度得到的第二数目；其中，切分所述第一目标输入宽度得到的任一片段的宽度不大于所述第一预设输入宽度，切分所述第二目标输入宽度得到的任一片段的宽度不大于所述第二预设输入宽度；
转换模块，用于将所述第一数目和/或所述第二数目中的最大值确定为目标值，对所述目标值个所述预设乘法器进行逻辑组合，并用逻辑组合得到的运算结构替换所述目标乘法器。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序，以实现如权利要求1至7任一项所述的乘法器转换方法。
10.一种可读存储介质，其特征在于，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的乘法器转换方法。
CN202111136417.7A 2021-09-27 2021-09-27 一种乘法器转换方法、装置、设备及可读存储介质 Pending CN113867685A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111136417.7A CN113867685A (zh) 2021-09-27 2021-09-27 一种乘法器转换方法、装置、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111136417.7A CN113867685A (zh) 2021-09-27 2021-09-27 一种乘法器转换方法、装置、设备及可读存储介质

Publications (1)

Publication Number Publication Date
CN113867685A true CN113867685A (zh) 2021-12-31

Family

ID=78991247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111136417.7A Pending CN113867685A (zh) 2021-09-27 2021-09-27 一种乘法器转换方法、装置、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN113867685A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115804A (zh) * 2022-01-28 2022-03-01 苏州浪潮智能科技有限公司 一种乘法器转换方法、系统、设备以及介质
CN114666038A (zh) * 2022-05-12 2022-06-24 广州万协通信息技术有限公司 一种大位宽数据处理方法、装置、设备及存储介质
CN115934029A (zh) * 2023-02-20 2023-04-07 辰星（天津）自动化设备有限公司 乘法运算资源转换逻辑资源方法、装置、乘法器及介质

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115804A (zh) * 2022-01-28 2022-03-01 苏州浪潮智能科技有限公司 一种乘法器转换方法、系统、设备以及介质
CN114115804B (zh) * 2022-01-28 2022-05-03 苏州浪潮智能科技有限公司 一种乘法器转换方法、系统、设备以及介质
CN114666038A (zh) * 2022-05-12 2022-06-24 广州万协通信息技术有限公司 一种大位宽数据处理方法、装置、设备及存储介质
CN115934029A (zh) * 2023-02-20 2023-04-07 辰星（天津）自动化设备有限公司 乘法运算资源转换逻辑资源方法、装置、乘法器及介质
CN115934029B (zh) * 2023-02-20 2023-05-30 辰星（天津）自动化设备有限公司 乘法运算资源转换逻辑资源方法、装置、乘法器及介质

Similar Documents

Publication Publication Date Title
CN113867685A (zh) 一种乘法器转换方法、装置、设备及可读存储介质
EP3674883A1 (en) Multiplication circuit, system on chip, and electronic device
US12014264B2 (en) Data processing circuit for neural network
US11275998B2 (en) Circuitry for low-precision deep learning
CN105808206A (zh) 基于ram实现乘法运算的方法及其系统
JP5014920B2 (ja) 回路設計方法、ならびにその方法により製造される集積回路
US7725522B2 (en) High-speed integer multiplier unit handling signed and unsigned operands and occupying a small area
EP0997828A2 (en) Signal processing distributed arithmetic architecture
US6182100B1 (en) Method and system for performing a logarithmic estimation within a data processing system
US7369974B2 (en) Polynomial generation method for circuit modeling
Memik et al. Analysis and FPGA implementation of image restoration under resource constraints
CN111931441B (zh) Fpga快速进位链时序模型的建立方法、装置以及介质
CN115827555B (zh) 数据处理方法、计算机设备、存储介质和乘法器结构
CN115293076A (zh) 生成电路的方法、电子设备及存储介质
CN113504892A (zh) 一种设计乘法器查找表的方法、系统、设备及介质
US7266576B2 (en) Circuits and methods for implementing approximations to logarithms
CN114662443A (zh) 集成电路布局设计方法、装置及可读存储介质
US7043517B2 (en) Multiply accumulator for two N bit multipliers and an M bit addend
CN104021250A (zh) Fpga rom存储数据的工艺映射方法
CN113391787B (zh) 一种除法器及除法处理方法
CN112949235B (zh) 电子设备的配置方法、装置、处理器及存储介质
CN114115804B (zh) 一种乘法器转换方法、系统、设备以及介质
US8527573B2 (en) Device for computing quotients, for example for converting logical addresses into physical addresses
US20240069868A1 (en) Mac operator related to correcting a computational error
CN111367497B (zh) 基于posit数据格式的浮点数乘法运算方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination