CN112948308A - 一种异步单线通信接口电路 - Google Patents

一种异步单线通信接口电路 Download PDF

Info

Publication number
CN112948308A
CN112948308A CN202110161091.7A CN202110161091A CN112948308A CN 112948308 A CN112948308 A CN 112948308A CN 202110161091 A CN202110161091 A CN 202110161091A CN 112948308 A CN112948308 A CN 112948308A
Authority
CN
China
Prior art keywords
slave
pin
host
data
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110161091.7A
Other languages
English (en)
Other versions
CN112948308B (zh
Inventor
高永泽
姚嘉
任金平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Nanosic Technology Co ltd
Original Assignee
Hangzhou Nanosic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Nanosic Technology Co ltd filed Critical Hangzhou Nanosic Technology Co ltd
Priority to CN202110161091.7A priority Critical patent/CN112948308B/zh
Publication of CN112948308A publication Critical patent/CN112948308A/zh
Application granted granted Critical
Publication of CN112948308B publication Critical patent/CN112948308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明公开了一种异步单线通信接口电路，包括主机和从机，主机和从机上都具有TX脚和RX脚，在主机的TX脚与RX脚线路合并；从机的TX脚和RX脚线路合并；使用一根TRX单线分别连接合并后的主机TX脚、RX脚和从机的TX脚、RX脚，并且仅在主机的TX脚一端设置第一电阻，以及仅在从机的TX脚一端设置第二电阻，实现主机和从机之间的单线通信，通过设置不同阻值的第一电阻和第二电阻，实现优先级的区分，使得接口结构更加简化，又能够保证数据传输的稳定性。

Description

一种异步单线通信接口电路
技术领域
本发明涉及一种通信电路，尤其是一种异步单线通信接口电路。
背景技术
异步通信接口通常由TX/RX两根数据线及RTX/CTS两根控制线组成，通信的时候至少需要TX/RX两根数据线。如图1所示，主机和从机分别具有TX脚和RX脚，主机的TX脚与从机的RX脚通过一根数据线连接，主机的RX脚与从机的TX脚通过另一根数据线连接，实现数据的相互传输。但是在一些实际的产品应用中需要减少数据线的数量以便降低接口的复杂性，比如说平板电脑键盘与平板电脑的通信接口。另外异步通信接口要求通信的双方时钟偏差不能太大，否则数据发送会出现误码。
对此，现有技术文件CN106453383A提供了一种通过一根通信总线进行连接的技术方案，但是由于其在每个主机和从机的TX脚、RX脚和IO口各设置一个电阻R，每个主机和从机都需要额外设置3个电阻，并且在使用过程中需要不停检测通信总线是否空闲，具有系统的结构复杂程度高，以及数据传输效率低的技术缺陷。
发明内容
针对现有技术存在的问题，本发明的目的在于提供一种接口结构更加简化，又保证数据传输稳定性的异步单线通信接口电路，而且不需要持续检测通信总线是否空闲。
为实现上述目的，本发明一种异步单线通信接口电路，包括主机和从机，主机和从机上都具有TX脚和RX脚，在主机的TX脚与RX脚线路合并；从机的TX脚和RX脚线路合并；使用一根TRX单线分别连接合并后的主机TX脚、RX脚和从机的TX脚、RX脚，并且仅在主机的TX脚一端设置第一电阻，以及仅在从机的TX脚一端设置第二电阻，实现主机和从机之间的单线通信。
进一步，通信过程中默认主机的TX脚处于DISABLE状态，并把IO配置为输入，RX处于ENABLE状态，从机的TX/RX配置为ENABLE状态，此时当从机有数据需要发送给主机的时候随时可以通过TRX线给主机发送信号，当主机需要给从机发送信号的时候，先使能主机端的TX脚，然后给从机发送信号。
进一步，设置为第一电阻的阻值比第二电阻的阻值小，从而设定通信双方的主从优先级，以使得主机的TX脚的驱动能力大于从机TX脚的驱动能力，在主机和从机同时发送数据时，TRX单线上的信号受主机控制，确保从机能收到主机的信号；当主机不需要发送数据的时候，主机的TX脚由软件设定为输入高阻态，从机可机通过驱动能力较弱的第二电阻给主机发送数据，当主机有数据需要发送给从机的时候，将主机的TX脚设为输出，由于主机端的第一电阻小，驱动能力强，无需考虑从机TX脚的电平状态，直接给从机发送数据。
进一步，从机实时检测发送的数据与接收的数据是否一致，从机检测到发送的数据与接收的不一至时，重新发送数据。
进一步，将主机端的RX信号同时接到主机上的TIMER或PWM能捕获信号的引脚上，实时捕获引脚上的电平变化的时间，通过电平变化的时间来计算从机发送信号的波特率，从而调整主机的系统时钟或串口的波特率来适应从机信号。
进一步，主机与从机双方通信首先由从机发起，并在数据的开头发送特定数据，跟据UART的数据格式标准，TRX线上会出现几个连续等宽的数据脉冲。
进一步，通过时钟捕获模块TIMER或PWM测量输出脉冲的时间长度，主机CPU跟据测量的时间计算出从机准确的波特率。
进一步，从机在给主机发送信号的时候可以从RX脚监测TRX单线是否有信号在传输。
进一步，主机跟据捕获的脉冲时间同时调整PLL设置及UART设置。
进一步，跟据波特率调整主机的PLL配置及UART配置，使主机的波特率跟从机匹配。
本发明的异步单线通信接口电路既可降低接口的复杂性，又保证了数据传输的稳定性。通过对主机和从机设置不同电阻值的R1和R2，实现通信双方的主从优先级，以使得主机的TX脚的驱动能力大于从机TX脚的驱动能力，由于主机端的第一电阻小，驱动能力强，可以无需考虑从机TX脚的电平状态，直接给从机发送数据。使得通过简化的电路形式实现单线通信的同时能够保证数据传输的稳定性。
附图说明
图1示出了现有技术中的两个MCU之间传统的两线异步串口通信；
图2示出了根据本发明的单线异步串口通信电路；
图3示出了根据本发明的单线异步串口通信电路中，当从机TX为0，主机的TX信号为1时，主机给从机发送数据的等效电路；
图4示出了根据本发明的单线异步串口通信电路中，当两个TX的电平不同，从机TX为1，主机的TX信号为0时，主机给从机发送数据的等效电路；
图5示出了根据本发明的单线异步串口通信电路的实现原理。
具体实施方式
下面将结合附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
参见附图2-5，根据本发明的异步单线通信接口电路中的MCU包括主机和从机，主机和从机上都具有TX脚和RX脚，在主机的TX脚连接第一电阻R1的一端，第一电阻R1的另一端线路与主机的RX脚线路合并；电路另一侧，从机的TX脚连接第二电阻R2的一端，第二电阻R2的另一端线路与从机的RX脚线路合并；使用一根单线(称为TRX线)分别连接合并后的主机TX脚、RX脚和从机的TX脚、RX脚。
为了克服传统异步串口存在的问题，本发明通过增加部分电路，及在通信过程中通过MCU施加特定的协议，可以令两个只有标准两线异步串口的MCU实现单线数据通信，简化设备之前的接口设计。本发明在原本的电路上仅增加两个电阻R1和R2，并将原本的TX/RX两根线合并为一根TRX线，实现单线通信。电阻R1的阻值比R2的阻值小，目的是确保主机的TX脚的驱动能力大于从机TX脚加电阻的上拉能力。通信过程中默认主机的TX脚处于DISABLE状态，并把IO配置为输入，RX处于ENABLE状态；从机的TX/RX配置为ENABLE状态。此时当从机有数据需要发送给主机的时候随时可以通过TRX线给主机发送信号。当主机需要给从机发送信号的时候，先使能主机端的TX脚，然后给从机发送信号。由于R1电阻比R2小，即使此时从机也在发送数据，TRX上的信号也是受主机控制，确保从机能收到主机的信号。因此无需如背景技术中所述的技术方案中为防止信号冲突额外设置检测装置不间断地检测通信总线TRX线是否处于空置状态。
本发明电路增加的两个电阻R1和R2有两个主要作用，第一个是可以保护通信双方MCU的TX脚不发生电平冲突，保护IO。在不增加电阻的前提下，如果把两个MCU的TX/RX脚直接接在一起，有可能出现主机TX脚为高电平，从机TX脚为低电平的状况，这种状况有可能会导致MCU的IO过载损坏。第二个是可以设定通信双方的主从优先级，主机MCU的电阻R1比较小，驱动能力比较强，从机的电阻R2比较大，驱动能力较弱。当主机不需要发送数据的时候，主机的TX脚由软件设定为输入高阻态，从机可机通过驱动能力较弱的电阻给主机发送数据，当主机有数据需要发送给从机的时候，把主机的TX脚设为输出，由于主机端的电阻小，驱动能力强，可以不用关心从机TX脚的电平状态，直接给从机发送数据。
下表是通信过程中各引脚信号电平状态真值表：
未增加电阻情况下
主机TX脚 主机RX脚 单线TRX 从机TX脚 从机RX脚
1 1 1 1 1
1 X X 0 X
0 X X 1 X
0 0 0 0 0
从上表可以看到如果不增加电阻，如果主从机的TX脚电平状态不同，则单线TRX的信号是不确定的，取决于MCU IO的驱动能力。
增加电阻后，当两个TX的电平不同时，如果主机给从机发送数据，等效电路如图3和4所示。
当从机TX为0时，主机的TX信号为1时，相当于信号被R1、R2分压，其电压为R2/(R1+R2)，因为R2>R1，所以电压大于1/2VDD，从机的RX信号值为1。实际应用中若从机的RX信号的高电平域值大于1/2VDD，也可以调整R1/R2的阻值实现可靠的信号传输。主机的TX信号为0时，从机RX信号电平为0。
当从机TX为1时，主机TX信号为0时，TRX上的电压相当于VDD经R2、R1分压，其电压值为R1/(R1+R2),因为R2>R1，所以电压小于1/2VDD，从机的RX信号值为0。实际应用中若从机的RX低电平信号域值小于1/2VDD，也可以调整R1/R2的阻值实现可靠的信号传输。主机的TX信号为0时，从机RX信号电平为0。
增加电阻后的信号真值表
Figure BDA0002936671790000061
如上所述，通过增加不同阻值的电阻R1和R2的方式可以解决单线串口通信电路中主从机TX冲突的问题。
另一方面，本发明所示电路，分别将主机跟从机的TX/RX接在一起，从机在给主机发送信号的时候也可以从RX脚监测TRX是否有信号在传输，但无需不间断检测，仅在需要使用时检测即可，若TRX有信号在传输则主动等待TRX空闲再发送数据。从机实时检测发送的数据与接收的数据是否一致，因为主机的输出优先级更高，可以打断从机的传输，所以从机检测到发送的数据与接收的不一至时，需要重新发送数据。
本发明通过将主机端的RX信号同时接到主机上的TIMER或PWM等能捕获信号的引脚上，实时捕获引脚上的电平变化的时间，通过电平变化的时间来计算从机发送信号的波特率，从而调整主机的系统时钟或串口的波特率来适应从机信号，提升通信可靠性，解决异步串口通信需要事先固定波特率且通信双方时钟误差不能过大的问题。其实现原理如图5所示。
双方通信首先由从机发起，并在数据的开头发送0X55数据，跟据UART的数据格式标准，TRX线上会出现如上图所示的几个连续等宽的数据脉冲。由于主机的RX脚同时也连接TIMER或PWM等具有时钟补获功能的模块，通过这些时钟捕获模块测量输出脉冲的时间长度T0\T1\T2…，主机CPU跟据T0\T1\T2的时间计算出从机准确的波特率。跟据波特率调整主机的PLL配置及UART配置，使主机的波特率跟从机匹配。本发明的特点为主机跟据捕获的脉冲时间同时调整PLL设置及UART设置，避免有些情况下从机时钟特殊或从机时钟有偏差，主机无法单独通过调整UART设置实现主从波特率同步的问题。调整范围更广精度更高。本发明所述主机端的PLL为小数分频PLL，可以跟据需要输出更为准确的系统时钟。
本发明通过增加部分电路，可以令两个只有标准两线异步串口的MCU实现单线数据通信。将原本的TX/RX两根线合并为一根TRX线，实现单线通信。设置为电阻R1的阻值比R2的阻值小，且确保主机的TX脚的驱动能力大于从机TX脚加电阻的上拉能力。通信过程中默认主机的TX脚处于DISABLE状态，并把IO配置为输入，RX处于ENABLE状态；从机的TX/RX配置为ENABLE状态。此时当从机有数据需要发送给主机的时候随时可以通过TRX线给主机发送信号。当主机需要给从机发送信号的时候，先使能主机端的TX脚，然后给从机发送信号。由于R1电阻比R2小，即使此时从机也在发送数据，TRX上的信号也是受主机控制，确保从机能收到主机的信号。
主机端的RX信号同时接到主机上的TIMER或PWM等能捕获信号的引脚上，用于捕获引脚上的电平变化的时间，通过电平变化的时间来计算从机发送信号的波特率，从而调整主机的系统时钟或串口的波特率来适应从机信号，提升通信可靠性。本发明的异步单线通信接口电路既可降低接口的复杂性，又保证了数据传输的稳定性。

Claims (10)

1.一种异步单线通信接口电路，其特征在于，包括主机和从机，主机和从机上都具有TX脚和RX脚，在主机的TX脚与RX脚线路合并；从机的TX脚和RX脚线路合并；使用一根TRX单线分别连接合并后的主机TX脚、RX脚和从机的TX脚、RX脚，并且仅在主机的TX脚一端设置第一电阻，以及仅在从机的TX脚一端设置第二电阻，实现主机和从机之间的单线通信。
2.根据权利要求1所述的异步单线通信接口电路，其特征在于，通信过程中默认主机的TX脚处于DISABLE状态，并把IO配置为输入，RX处于ENABLE状态，从机的TX/RX配置为ENABLE状态，此时当从机有数据需要发送给主机的时候随时可以通过TRX线给主机发送信号，当主机需要给从机发送信号的时候，先使能主机端的TX脚，然后给从机发送信号。
3.根据权利要求1或2所述的异步单线通信接口电路，其特征在于，设置为第一电阻的阻值比第二电阻的阻值小，从而设定通信双方的主从优先级，以使得主机的TX脚的驱动能力大于从机TX脚的驱动能力，在主机和从机同时发送数据时，TRX单线上的信号受主机控制，确保从机能收到主机的信号；当主机不需要发送数据的时候，主机的TX脚由软件设定为输入高阻态，从机可机通过驱动能力较弱的第二电阻给主机发送数据，当主机有数据需要发送给从机的时候，将主机的TX脚设为输出，由于主机端的第一电阻小，驱动能力强，无需考虑从机TX脚的电平状态，直接给从机发送数据。
4.根据权利要求3所述的异步单线通信接口电路，其特征在于，从机实时检测发送的数据与接收的数据是否一致，从机检测到发送的数据与接收的不一至时，重新发送数据。
5.根据权利要求4所述的异步单线通信接口电路，其特征在于，将主机端的RX信号同时接到主机上的TIMER或PWM能捕获信号的引脚上，实时捕获引脚上的电平变化的时间，通过电平变化的时间来计算从机发送信号的波特率，从而调整主机的系统时钟或串口的波特率来适应从机信号。
6.根据权利要求4所述的异步单线通信接口电路，其特征在于，主机与从机双方通信首先由从机发起，并在数据的开头发送特定数据，跟据UART的数据格式标准，TRX线上会出现几个连续等宽的数据脉冲。
7.根据权利要求6所述的异步单线通信接口电路，其特征在于，通过时钟捕获模块TIMER或PWM测量输出脉冲的时间长度，主机CPU跟据测量的时间计算出从机准确的波特率。
8.根据权利要求1或2所述的异步单线通信接口电路，其特征在于，从机在给主机发送信号的时候可以从RX脚监测TRX单线是否有信号在传输。
9.根据权利要求5所述的异步单线通信接口电路，其特征在于，主机跟据捕获的脉冲时间同时调整PLL设置及UART设置。
10.根据权利要求9所述的异步单线通信接口电路，其特征在于，跟据波特率调整主机的PLL配置及UART配置，使主机的波特率跟从机匹配。
CN202110161091.7A 2021-02-05 2021-02-05 一种异步单线通信接口电路 Active CN112948308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110161091.7A CN112948308B (zh) 2021-02-05 2021-02-05 一种异步单线通信接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110161091.7A CN112948308B (zh) 2021-02-05 2021-02-05 一种异步单线通信接口电路

Publications (2)

Publication Number Publication Date
CN112948308A true CN112948308A (zh) 2021-06-11
CN112948308B CN112948308B (zh) 2022-08-05

Family

ID=76242585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110161091.7A Active CN112948308B (zh) 2021-02-05 2021-02-05 一种异步单线通信接口电路

Country Status (1)

Country Link
CN (1) CN112948308B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612672A (zh) * 2021-08-04 2021-11-05 杭州微纳科技股份有限公司 一种异步单线音频传输电路和音频传输方法
CN114817097A (zh) * 2022-05-09 2022-07-29 深圳市科创奇科技有限公司 一种单线通讯方法、系统、装置及存储介质
CN115051889A (zh) * 2022-06-24 2022-09-13 深圳市道通科技股份有限公司 一种单线通信系统及方法
CN116028391A (zh) * 2022-07-15 2023-04-28 荣耀终端有限公司 电子设备、外围设备及单线通信系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248932A1 (en) * 2008-04-01 2009-10-01 Taylor John P Bi-directional single conductor interrupt line for communication bus
US20170077916A1 (en) * 2015-09-11 2017-03-16 Skyworks Solutions, Inc. Device including multi-mode input pad
CN108540295A (zh) * 2018-04-10 2018-09-14 武汉虹创联众科技有限公司 一种单总线通信电路
DE102018110995A1 (de) * 2017-05-09 2018-11-15 Deutsches Zentrum für Luft- und Raumfahrt e.V. Testvorrichtung zur Überwachung des Datentransfers in einem Halbduplex-Datenbus
CN110704341A (zh) * 2019-09-06 2020-01-17 珠海泰芯半导体有限公司 一种串口单线升级代码的装置及其方法
CN110738799A (zh) * 2019-11-13 2020-01-31 深圳市搜电科技发展有限公司 一种租借系统、主从通讯系统及其主机和从机
CN112003954A (zh) * 2020-10-27 2020-11-27 苏州纳芯微电子股份有限公司 数据通信方法、数据通信系统及计算机可读存储介质
CN113612672A (zh) * 2021-08-04 2021-11-05 杭州微纳科技股份有限公司 一种异步单线音频传输电路和音频传输方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248932A1 (en) * 2008-04-01 2009-10-01 Taylor John P Bi-directional single conductor interrupt line for communication bus
US20170077916A1 (en) * 2015-09-11 2017-03-16 Skyworks Solutions, Inc. Device including multi-mode input pad
DE102018110995A1 (de) * 2017-05-09 2018-11-15 Deutsches Zentrum für Luft- und Raumfahrt e.V. Testvorrichtung zur Überwachung des Datentransfers in einem Halbduplex-Datenbus
CN108540295A (zh) * 2018-04-10 2018-09-14 武汉虹创联众科技有限公司 一种单总线通信电路
CN110704341A (zh) * 2019-09-06 2020-01-17 珠海泰芯半导体有限公司 一种串口单线升级代码的装置及其方法
CN110738799A (zh) * 2019-11-13 2020-01-31 深圳市搜电科技发展有限公司 一种租借系统、主从通讯系统及其主机和从机
CN112003954A (zh) * 2020-10-27 2020-11-27 苏州纳芯微电子股份有限公司 数据通信方法、数据通信系统及计算机可读存储介质
CN113612672A (zh) * 2021-08-04 2021-11-05 杭州微纳科技股份有限公司 一种异步单线音频传输电路和音频传输方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113612672A (zh) * 2021-08-04 2021-11-05 杭州微纳科技股份有限公司 一种异步单线音频传输电路和音频传输方法
CN114817097A (zh) * 2022-05-09 2022-07-29 深圳市科创奇科技有限公司 一种单线通讯方法、系统、装置及存储介质
CN115051889A (zh) * 2022-06-24 2022-09-13 深圳市道通科技股份有限公司 一种单线通信系统及方法
CN116028391A (zh) * 2022-07-15 2023-04-28 荣耀终端有限公司 电子设备、外围设备及单线通信系统
CN116028391B (zh) * 2022-07-15 2024-03-22 荣耀终端有限公司 电子设备、外围设备及单线通信系统

Also Published As

Publication number Publication date
CN112948308B (zh) 2022-08-05

Similar Documents

Publication Publication Date Title
CN112948308B (zh) 一种异步单线通信接口电路
US7934039B2 (en) Variable oscillator for generating different frequencies in a controller area network
US5249183A (en) Interfacing unit for local area networks
US9641311B2 (en) Full duplex transmission method for high speed backplane system
CN109245950B (zh) 一种链路失效位置确定的方法以及相关装置
CN105190586A (zh) 用于串行通信的系统和方法
CN107193697A (zh) 一种实现rs485无极性连接的方法
CN104317762A (zh) 一种fpga自适应控制rs485芯片收发方向的方法
US6661805B1 (en) System and method for automatically changing a device transmit/receive configuration
CN106649171A (zh) 一种单总线全双工的数据通信方法及系统
CN110362525B (zh) 一种基于cpld实现多串口切换的方法、系统和板卡
US5953540A (en) SCSI cable with two cable segments having a first resistor coupled to a Y-connection from each segment and a second resistor coupled to one corresponding conductor
CN110708324A (zh) 一种实现fpga板卡间点对点通信方法及系统
US6744810B1 (en) Signal repeater for voltage intolerant components used in a serial data line
CN113792003A (zh) 单总线通信单元、系统及方法
CN211266880U (zh) 一种rs-485共线通讯电路
US7130274B2 (en) Method for detecting connection polarity of network transmission lines and associated detection circuit
KR101084060B1 (ko) Ｂｍｓ 제어기 간의 극성 자동판단에 의한 데이터 전송이 가능한 무극성 ｒｓ-485통신장치
CN115442178B (zh) 多轴伺服总线控制电路及多轴伺服系统
CN103441818B (zh) 一种数据传输错误的检测方法及装置
CN209946687U (zh) 用于空调控制器的can通讯隔离装置及空调控制器
EP0213804B1 (en) Inter-bus system
CN115878539B (zh) 串口自适应电路、电子设备和电路板
CN215498960U (zh) 一种高速can隔离传输电路和can收发器
CN210725503U (zh) 高速信号的pcb组件及包含该组件的电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant