CN112948287B - 一种基于Hashmap缓存机制的SD卡读写方法及系统 - Google Patents

一种基于Hashmap缓存机制的SD卡读写方法及系统 Download PDF

Info

Publication number
CN112948287B
CN112948287B CN202110336320.4A CN202110336320A CN112948287B CN 112948287 B CN112948287 B CN 112948287B CN 202110336320 A CN202110336320 A CN 202110336320A CN 112948287 B CN112948287 B CN 112948287B
Authority
CN
China
Prior art keywords
hash
data
card
read
caching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110336320.4A
Other languages
English (en)
Other versions
CN112948287A (zh
Inventor
黄盛刚
张爱
刘宇然
曹军
何朋飞
康师源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eoptolink Technology Inc ltd
EOPTOLINK TECHNOLOGY Inc
Original Assignee
Eoptolink Technology Inc ltd
EOPTOLINK TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eoptolink Technology Inc ltd, EOPTOLINK TECHNOLOGY Inc filed Critical Eoptolink Technology Inc ltd
Priority to CN202110336320.4A priority Critical patent/CN112948287B/zh
Publication of CN112948287A publication Critical patent/CN112948287A/zh
Application granted granted Critical
Publication of CN112948287B publication Critical patent/CN112948287B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种基于Hashmap缓存机制的SD卡读写方法及系统，包括：根据SD卡读取指令确定待读SD卡分区的扇区ID，计算扇区ID对应的Hash值，根据Hash值在Hash索引表中进行查找，判断是否存在Hash值对应的第一Hash桶，若是，则直接读取所述第一Hash桶中缓存的数据；若否，则根据Hash值创建第一Hash桶，读取待读SD卡扇区的数据，并将所读取的数据缓存至第一Hash桶中，根据第一Hash桶更新Hash索引表；根据SD卡写入指令确定待写入数据的SD卡分区的扇区ID，计算扇区ID对应的Hash值，根据Hash值创建第二Hash桶，将数据写入至第二Hash桶中进行缓存，根据第二Hash桶更新Hash索引表，并将数据写入至待写入数据的SD卡扇区。本发明通过Hashmap缓存模块实现SD卡读写操作过程中的数据缓存，提高SD卡读写效率。

Description

一种基于Hashmap缓存机制的SD卡读写方法及系统
技术领域
本发明涉及SD卡读写技术领域，特别涉及一种基于Hashmap缓存机制的SD卡读写方法及系统。
背景技术
常用SD卡的接口可以支持2种操作模式：SDIO模式和SPI模式。设计者可以选择其中任一模式。SDIO模式允许4线的高速数据传输，传输速率高，但是大部分微控制器无此接口，使用软件模拟协议复杂且成本高昂。而SPI模式使用简单通用的SPI通道接口即可实现数据传输，具有硬件成本低廉的优势，因此目前大多数微处理器都采用SPI接口来实现与SD卡的数据传输。但是SPI模式相对于SDIO模式的缺点则是损失了大量数据传输、交互速度。因此，CPU运算速率要比基于SPI模式的SD卡读写速率快很多，CPU运算速率与SD卡读写会存在速率不匹配的矛盾，这样会使CPU花费很长时间等待数据到来或把数据写入SD卡。因此处理器采用低速SPI模式进行SD卡的读写操作会存在与CPU处理速率不匹配、读写效率低下、会带来较大的处理器硬件资源开销、降低CPU处理性能的缺陷。
发明内容
本发明的目的在于克服现有技术中所存在的采用SDIO接口进行SD卡数据读写成本过高、处理器采用SPI接口进行SD卡数据读写效率低下、硬件开销较大的缺陷，提供一种基于Hashmap缓存机制的SD卡读写方法及系统，通过在CPU与SD卡之间的临时存储器(SRAM)中配置Hashmap缓存模块实现SD卡读写操作过程中的数据缓存，提高SD卡读写效率。
为了实现上述发明目的，本发明提供了以下技术方案：
一种基于Hashmap缓存机制的SD卡读写方法，所述方法包括：
根据SD卡读取指令确定待读SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值在Hash索引表中进行查找，判断是否存在所述Hash值对应的第一Hash桶，若是，则直接读取所找到的第一Hash桶中缓存的数据；若否，则根据所述Hash值创建第一Hash桶，读取所述待读SD卡扇区的数据，并将所读取的数据缓存至所述第一Hash桶中，根据所述第一Hash桶更新所述Hash索引表；
以及，根据SD卡写入指令确定待写入数据的SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值创建第二Hash桶，将数据写入至所述第二Hash桶中进行缓存，根据所述第二Hash桶更新所述Hash索引表，并将数据写入至待写入数据的SD卡扇区；其中，所述第一Hash桶、第二Hash桶位于SRAM。
优选的，上述基于Hashmap缓存机制的SD卡读写方法中，所述计算所述扇区ID对应的Hash值包括：
配置Hash函数，以所述扇区ID为key值，通过所述Hash函数计算key值对应的Hash值；
其中，所述Hash函数采用除留余数函数。
优选的，上述基于Hashmap缓存机制的SD卡读写方法中，采用链地址法配置所述Hash索引表。
优选的，上述基于Hashmap缓存机制的SD卡读写方法中，在根据所述Hash值创建第一Hash桶和/或所述第二Hash桶时，为所创建的第一Hash桶和/或所述第二Hash桶配置过期时间。
优选的，上述基于Hashmap缓存机制的SD卡读写方法中，在读取所找到的第一Hash桶中缓存的数据时，更新所述第一Hash桶的过期时间。
优选的，上述基于Hashmap缓存机制的SD卡读写方法中，基于所述过期时间采用最近最少使用算法处理Hash桶数据缓存过程中的数据覆盖问题。
在本发明进一步的实施例中还提供一种基于Hashmap缓存机制的SD卡读写系统，所述系统上述基于Hashmap缓存机制的SD卡读写方法实现SD卡读写操作过程中的数据缓存，所述系统包括：
Hashmap缓存模块，用于获取SD卡读取指令，根据所述读取指令确定待读SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值在Hash索引表中进行查找，判断是否存在所述Hash值对应的第一Hash桶，若是，则直接读取所找到的第一Hash桶中缓存的数据；若否，则根据所述Hash值创建第一Hash桶，读取所述待读SD卡扇区的数据，并将所读取的数据缓存至所述第一Hash桶中，根据所述第一Hash桶更新所述Hash索引表；
以及，获取SD卡写入指令，根据所述写入指令确定待写入数据的SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值创建第二Hash桶，并将数据写入至所述第二Hash桶中进行缓存，根据所述第二Hash桶更新所述Hash索引表；其中，所述第一Hash桶、第二Hash桶位于SRAM；
状态机，用于读取所述待读SD卡扇区的数据，以及，将数据写入至待写入数据的SD卡扇区。
优选的，上述基于Hashmap缓存机制的SD卡读写系统中，所述系统还包括：
缓存监控模块，所述缓存监控模块用于监控Hashmap缓存模块的缓存数据量，以及采用最近最少使用算法处理Hash桶数据缓存过程中的数据覆盖问题。
优选的，上述基于Hashmap缓存机制的SD卡读写系统中，所述Hashmap缓存模块还包括：FIFO列队，用于缓存需要写入至待写入数据的SD卡扇区的数据；
所述状态机通过循环所述FIFO列队将数据写入至待写入数据的SD卡扇区。
与现有技术相比，本发明的有益效果：本发明采用Hashmap缓存技术为SD卡的读写数据操作提供了相应的缓存机制，通过在CPU与SD卡之间的临时存储器(SRAM)中设置相应的缓存模块来实现相应的缓存机制(SRAM的容量比SD卡小但是交换速率却比SD卡要快得多)，在处理器需要读取SD卡数据时，可直接读取已经缓存在Hashmap缓存模块的数据，并在SD卡数据写入过程，将需要写入的数据同时缓存在Hashmap缓存模块中，以便于下次读取该数据时能够直接从Hashmap缓存模块进行寻址读取；通过该缓存机制使得处理器无需直接对SD卡进行读写，即可实现与SD卡数据的交互，有效减少CPU的等待时间、提高数据传输速率。
本发明所提供的Hashmap缓存模块还设置有FIFO缓存列队，采用状态机配合FIFO列队进行写入数据的缓存管理，便于对需要写入至SD卡的数据进行合理管理，避免线程阻塞，进而有效提升系统性能。
附图说明：
图1为本发明示例性实施例的SD卡数据读取原理框图。
图2为本发明示例性实施例的SD卡数据写入原理框图。
图3为本发明示例性实施例的链地址法原理框图。
具体实施方式
下面结合试验例及具体实施方式对本发明作进一步的详细描述。但不应将此理解为本发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
实施例1
图1示出了本发明示例性实施例的SD卡数据读取流程，包括：获取SD卡读取指令，根据所述读取指令确定待读SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值在Hash索引表中进行查找，判断是否存在所述Hash值对应的第一Hash桶，若是，则直接读取所找到的第一Hash桶中缓存的数据；若否，则根据所述Hash值创建第一Hash桶，读取所述待读SD卡扇区的数据，并将所读取的数据缓存至所述第一Hash桶中，根据所述第一Hash桶更新所述Hash索引表；
图2示出了本发明示例性实施例的SD卡数据写入流程，包括：获取SD卡写入指令，根据所述写入指令确定待写入数据的SD卡分区的扇区ID，计算所述扇区ID对应的Hash值，根据所述Hash值创建第二Hash桶，将数据写入至所述第二Hash桶中进行缓存，根据所述第二Hash桶更新所述Hash索引表，并将数据写入至待写入数据的SD卡扇区。
在本发明进一步的实施例中，还提供一种基于Hashmap缓存机制的SD卡读写系统，包括：状态机与Hashmap缓存模块，其中整个缓存模块由hashmap子模块和FIFO队列构成，hashmap主要用于实现SD卡上最新被访问的扇区数据缓存，FIFO队列主要用于缓存向SD卡写入的数据。采用状态机持续循环该队列进行SD卡数据写入。通过在CPU与SD卡之间的临时存储器(SRAM)中设置相应的缓存模块来实现相应的缓存机制(SRAM的容量比SD卡小得多但是交换速率却比SD卡要快得多)，在缓存中的数据是SD卡中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU需要调用数据时，就可避开SD卡直接从缓存中调用，如果使用缓存，此时CPU无需长时间等待，且可节省时间去做其他一些重要的事情，以此提高处理性能。在系统中通过一个缓存监控模块用来监控缓存的大小(总量)，以及读缓存和写缓存的使用率；同时可以把数据覆盖功能归纳到缓存监控功能中。
具体的，Hashmap缓存模块采用SD卡的扇区ID值作为key值，采用除留余数法作为Hash函数，同时使用链地址法处理Hash冲突。同时设置缓存监控模块，缓存监控模块用于提取缓存模块中的指标进行计算处理进而提供读取缓存总量以及读写缓存的使用率，以及读缓存是否过期的接口；即缓存监控模块用于监控缓存数据的大小(总量)，以及读缓存和写缓存的使用率；同时基于过期时间采用最近最少使用算法(LRU)处理缓存耗尽后的数据覆盖问题。LRU(最近最少使用算法)是通过过期时间来标示最久没有使用过的Hash桶。过期时间是用来标示判断哪个Hash桶最久没有使用过，是用于缓存耗尽后，系统从读的缓存Hash桶数组中找一个最久没有使用的Hash桶，将其清空然后用做新的读/写Hash桶缓存。一个Hash桶是缓存数组中的一个成员，Hash桶生命过期时间只有读缓存才需要，采用LRU算法来清理更新读缓存。写入缓存是不需要配置生命过期时间。对于链地址法，即将数组和链表结合，并将具有相同Hash地址的元素存储到线性链表中，每张表的表头序号为通过key值计算得到的Hash地址，基本框图如图3所示：缓存中每个链表中的元素为一个扇区的数据，用一个Hash桶数据结构来承载，Hash桶的成员有读写类型type、next指针，数据的过期时间，扇区ID号以及能保存一个扇区数据的buff。
在本发明进一步的实施例中，采用STM32H753IIT6为CPU在执行其他相同任务/负载的情况下。对SD卡(SanDisk Industrial 8GB)进行读写操作。在未采用本发明所提供的基于Hashmap缓存机制的前提下，CPU直接读取SD卡上的数据的速率为：156KB/s；在采用本发明所提供的基于Hashmap缓存机制的情况下，读取缓存中的数据速率为：948KB/s。同时在未采用本发明所提供的基于Hashmap缓存机制的前提下，通过以太网传输数据给CPU，CPU直接写给SD卡速率为：35.5KB/s；在采用本发明所提供的基于Hashmap缓存机制的情况下，通过以太网传输数据给CPU，CPU首先写给缓存(SRAM)待空闲时(状态机执行到SD loop时)再从缓存写入SD卡速率可达到249.5KB/s，通过本申请所提供的缓存机制可将相同任务/负载下SD卡的数据读取速率提高5倍，数据写入速率提高6倍，相较于无缓存机制(CPU直接读取)时SD卡速率有了倍速增长。
以上所述，仅为本发明具体实施方式的详细说明，而非对本发明的限制。相关技术领域的技术人员在不脱离本发明的原则和范围的情况下，做出的各种替换、变型以及改进均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于Hashmap缓存机制的SD卡读写方法，其特征在于，所述方法包括：
根据SD卡读取指令确定待读SD卡分区的分区ID，计算所述分区ID对应的Hash值，根据所述Hash值在Hash索引表中进行查找，判断是否存在所述Hash值对应的第一Hash桶，若是，则直接读取所找到的第一Hash桶中缓存的数据；若否，则根据所述Hash值创建第一Hash桶，读取所述待读SD卡分区的数据，并将所读取的数据缓存至所述第一Hash桶中，根据所述第一Hash桶更新所述Hash索引表；
以及，根据SD卡写入指令确定待写入数据的SD卡分区的分区ID，计算所述分区ID对应的Hash值，根据所述Hash值创建第二Hash桶，将数据写入至所述第二Hash桶中进行缓存，根据所述第二Hash桶更新所述Hash索引表，并将数据写入至待写入数据的SD卡分区；其中，所述第一Hash桶、第二Hash桶位于SRAM；所述将数据写入至待写入数据的SD卡分区，包括：通过FIFO列队缓存需要写入至待写入数据的SD卡分区的数据，循环所述FIFO列队将数据写入至待写入数据的SD卡分区。
2.如权利要求1所述的基于Hashmap缓存机制的SD卡读写方法，其特征在于，所述计算所述分区ID对应的Hash值包括：
配置Hash函数，以所述分区ID为key值，通过所述Hash函数计算key值对应的Hash值；
其中，所述Hash函数采用除留余数函数。
3.如权利要求1所述的基于Hashmap缓存机制的SD卡读写方法，其特征在于，采用链地址法配置所述Hash索引表。
4.如权利要求1所述的基于Hashmap缓存机制的SD卡读写方法，其特征在于，在根据所述Hash值创建第一Hash桶和/或所述第二Hash桶时，为所创建的第一Hash桶和/或所述第二Hash桶配置终止时间。
5.如权利要求4所述的基于Hashmap缓存机制的SD卡读写方法，其特征在于，在读取所找到的第一Hash桶中缓存的数据时，更新所述第一Hash桶的终止时间。
6.如权利要求5所述的基于Hashmap缓存机制的SD卡读写方法，其特征在于，
基于所述终止时间采用最近最少使用算法处理Hash桶数据缓存过程中的数据覆盖问题。
7.一种基于Hashmap缓存机制的SD卡读写系统，其特征在于，所述系统采用如权利要求1-6任一所述的基于Hashmap缓存机制的SD卡读写方法实现SD卡读写操作过程中的数据缓存，所述系统包括：
Hashmap缓存模块，用于获取SD卡读取指令，根据所述读取指令确定待读SD卡分区的分区ID，计算所述分区ID对应的Hash值，根据所述Hash值在Hash索引表中进行查找，判断是否存在所述Hash值对应的第一Hash桶，若是，则直接读取所找到的第一Hash桶中缓存的数据；若否，则根据所述Hash值创建第一Hash桶，并将所读取的数据缓存至所述第一Hash桶中，根据所述第一Hash桶更新所述Hash索引表；
以及，获取SD卡写入指令，根据所述写入指令确定待写入数据的SD卡分区的分区ID，计算所述分区ID对应的Hash值，根据所述Hash值创建第二Hash桶，并将数据写入至所述第二Hash桶中进行缓存，根据所述第二Hash桶更新所述Hash索引表；其中，所述第一Hash桶、第二Hash桶位于SRAM；
状态机，用于读取所述待读SD卡分区的数据，以及，将数据写入至待写入数据的SD卡分区；
所述Hashmap缓存模块还包括：FIFO列队，用于缓存需要写入至待写入数据的SD卡分区的数据；
所述状态机通过循环所述FIFO列队将数据写入至待写入数据的SD卡分区。
8.如权利要求7所述的基于Hashmap缓存机制的SD卡读写系统，其特征在于，所述系统还包括：
缓存监控模块，所述缓存监控模块用于监控Hashmap缓存模块的缓存数据量，以及采用最近最少使用算法处理Hash桶数据缓存过程中的数据覆盖问题。
CN202110336320.4A 2021-03-29 2021-03-29 一种基于Hashmap缓存机制的SD卡读写方法及系统 Active CN112948287B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110336320.4A CN112948287B (zh) 2021-03-29 2021-03-29 一种基于Hashmap缓存机制的SD卡读写方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110336320.4A CN112948287B (zh) 2021-03-29 2021-03-29 一种基于Hashmap缓存机制的SD卡读写方法及系统

Publications (2)

Publication Number Publication Date
CN112948287A CN112948287A (zh) 2021-06-11
CN112948287B true CN112948287B (zh) 2023-06-20

Family

ID=76227286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110336320.4A Active CN112948287B (zh) 2021-03-29 2021-03-29 一种基于Hashmap缓存机制的SD卡读写方法及系统

Country Status (1)

Country Link
CN (1) CN112948287B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115509465B (zh) * 2022-11-21 2023-03-28 杭州字节方舟科技有限公司 一种扇区管理方法、装置、电子设备及存储介质
CN117271395B (zh) * 2023-11-22 2024-02-06 民航成都信息技术有限公司 一种数据缓存方法、装置、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354178A (zh) * 2011-08-02 2012-02-15 常州节安得能源科技有限公司 能效监控系统
CN104536845A (zh) * 2014-12-10 2015-04-22 深圳市锐明视讯技术有限公司 写缓存的数据同步方法及装置
CN104573435A (zh) * 2013-10-15 2015-04-29 北京网秦天下科技有限公司 用于终端权限管理的方法和终端
CN105393210A (zh) * 2013-05-22 2016-03-09 Vttoy技术研究中心 用于模拟共享存储器结构的存储器单元
CN110515798A (zh) * 2019-08-08 2019-11-29 吉林大学 基于sd卡带有性能寿命评估的存储系统及其存储方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160292173A1 (en) * 2013-11-20 2016-10-06 Hewlett Packard Development Company, L.P. Removable storage data hash
JP6328045B2 (ja) * 2014-12-11 2018-05-23 東芝メモリ株式会社 メモリデバイス
CN105447343A (zh) * 2015-11-25 2016-03-30 清远市康美乐科技有限公司 一种通用sd资料卡制作方法
US20200225655A1 (en) * 2016-05-09 2020-07-16 Strong Force Iot Portfolio 2016, Llc Methods, systems, kits and apparatuses for monitoring and managing industrial settings in an industrial internet of things data collection environment
JP6585113B2 (ja) * 2017-03-17 2019-10-02 株式会社東芝 データ格納装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354178A (zh) * 2011-08-02 2012-02-15 常州节安得能源科技有限公司 能效监控系统
CN105393210A (zh) * 2013-05-22 2016-03-09 Vttoy技术研究中心 用于模拟共享存储器结构的存储器单元
CN104573435A (zh) * 2013-10-15 2015-04-29 北京网秦天下科技有限公司 用于终端权限管理的方法和终端
CN104536845A (zh) * 2014-12-10 2015-04-22 深圳市锐明视讯技术有限公司 写缓存的数据同步方法及装置
CN110515798A (zh) * 2019-08-08 2019-11-29 吉林大学 基于sd卡带有性能寿命评估的存储系统及其存储方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FUSE: Fusing STT-MRAM into GPUs to Alleviate Off-Chip Memory Access Overheads;Jie Zhang等;《IEEE》;1-14 *

Also Published As

Publication number Publication date
CN112948287A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN112948287B (zh) 一种基于Hashmap缓存机制的SD卡读写方法及系统
CN103019962B (zh) 数据缓存处理方法、装置以及系统
US20050235072A1 (en) Data storage controller
US20150143045A1 (en) Cache control apparatus and method
CN101526924A (zh) 一种优化数字信号处理芯片数据访问的方法
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN113535633A (zh) 一种片上缓存装置和读写方法
CN113641596B (zh) 缓存管理方法、缓存管理装置、处理器
CN107391392A (zh) 一种基于闪存存储设备并行特征的垃圾回收优化方法
WO2023216629A1 (zh) 异构计算中多进程管理方法及计算设备
CN109426623A (zh) 一种读取数据的方法及装置
CN117632043B (zh) Cxl内存模组、控制芯片、数据处理方法、介质和系统
CN109062857B (zh) 一种能高速实现多处理器间通信的新型消息控制器及其通信方法
CN111274171B (zh) 一种数据传输装置及方法
CN1804792A (zh) 在长等待时间指令执行期间允许存储转发的技术
CN116755635B (zh) 一种硬盘控制器缓存系统、方法、硬盘设备及电子设备
CN110413689B (zh) 一种内存数据库的多节点数据同步方法与装置
CN113126911A (zh) 基于ddr3 sdram的队列管理方法、介质、设备
US8255592B2 (en) Managing data movement in a cell broadband engine processor
CN111694777B (zh) 基于PCIe接口的DMA传输方法
CN114063923A (zh) 数据读取方法、装置、处理器及电子设备
CN116186793B (zh) 一种基于risc-v的安全芯片架构及其工作方法
CN112559401B (zh) 一种基于pim技术的稀疏矩阵链式访问系统
CN117149781B (zh) 一种组相联自适应扩展的缓存架构及其访问处理方法
JPH09288616A (ja) コンピュータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant