CN112928209A - 多晶硅电阻的制备方法 - Google Patents

多晶硅电阻的制备方法 Download PDF

Info

Publication number
CN112928209A
CN112928209A CN202110090116.9A CN202110090116A CN112928209A CN 112928209 A CN112928209 A CN 112928209A CN 202110090116 A CN202110090116 A CN 202110090116A CN 112928209 A CN112928209 A CN 112928209A
Authority
CN
China
Prior art keywords
polysilicon
sub
layer
manufacturing
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110090116.9A
Other languages
English (en)
Inventor
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090116.9A priority Critical patent/CN112928209A/zh
Publication of CN112928209A publication Critical patent/CN112928209A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/22—Resistors with an active material comprising carbon, e.g. diamond or diamond-like carbon [DLC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种多晶硅电阻的制备方法，包括：提供一衬底，所述衬底上形成有多晶硅层。去除部分多晶硅层，以将多晶硅层分为若干个子多晶硅层。对所有子多晶硅层同时执行至少一次离子注入工艺。分别对每一子多晶硅层执行至少一次离子注入工艺，且每一子多晶硅层采用的离子种类和/或浓度不同。因此，本发明是在被同时执行至少一次离子注入工艺的基础上，对每一子多晶硅层再执行不同浓度和/或不同种类的离子注入工艺，由此通过离子叠加作用，以得到预设电阻率，进而获得若干个具有不同预设电阻率的子多晶硅电阻。故本发明不仅能同时制备多个具有不同电阻率的多晶硅电阻，提高制备效率，还可通过调节离子的浓度和/或种类，精准地获得预设电阻率。

Description

多晶硅电阻的制备方法
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种多晶硅电阻的制备方法。
背景技术
在半导体芯片电路设计中，会大量使用多晶硅电阻。多晶硅电阻一般通过对多晶硅进行离子掺杂来制备。常用的N+掺杂多晶硅电阻和P+掺杂多晶硅电阻即是通过N型离子和P型离子的注入，并经退火后扩散而形成的。目前常用的电阻率约为300ohm/sq-1000ohm/sq。在制备具有较高电阻率的多晶硅电阻时，现有技术中通常需要额外使用一光罩，再执行离子注入工艺，以获得预设的较高的电阻率。但该方法不但需要额外增加制备成本，而且很难获得较为精准的预设电阻率，并且仅能制备出具有一种电阻率的多晶硅电阻。
因此，需要一种新的多晶硅电阻的制备方法，在不额外增加光罩的前提下，不仅能够通过灵活调整，精准获得预设电阻率，还能够形成多种具有不同电阻率的多晶硅电阻，以增加设计人员的便利性，提高产品性能。
发明内容
本发明的目的在于提供一种多晶硅电阻的制备方法，以解决如何在一个工艺环节中形成多种具有不同电阻率的多晶硅电阻问题。
为解决上述技术问题，本发明提供一种多晶硅电阻的制备方法，包括：
步骤一：提供一衬底，所述衬底上形成有多晶硅层；
步骤二：去除部分所述多晶硅层，以将所述多晶硅层分为若干个子多晶硅层；
步骤三：对所有所述子多晶硅层同时执行至少一次离子注入工艺；
步骤四：分别对每一所述子多晶硅层执行至少一次离子注入工艺；
其中，在步骤四中，对每一所述子多晶硅层执行离子注入时，采用的离子种类和/或浓度不同，以形成若干个具有不同预设电阻率的子多晶硅电阻。
可选的，在所述的多晶硅电阻的制备方法中，在所述步骤三和所述步骤四中，采用的注入离子包括P型离子和/或N型离子。
可选的，在所述的多晶硅电阻的制备方法中，在所述步骤一中，所述多晶硅层上还形成有图案化硬掩模层。
可选的，在所述的多晶硅电阻的制备方法中，在所述步骤二中，以所述图案化硬掩模层为掩模刻蚀所述多晶硅层，以去除部分所述多晶硅层，将所述多晶硅层分为若干个所述子多晶硅层。
可选的，在所述的多晶硅电阻的制备方法中，采用干法刻蚀工艺刻蚀所述多晶硅层。
可选的，在所述的多晶硅电阻的制备方法中，执行所述步骤二之后，所述多晶硅电阻的制备方法还包括：采用湿法刻蚀工艺去除所述图案化硬掩模层。
可选的，在所述的多晶硅电阻的制备方法中，在所述步骤一中，所述衬底与所述多晶硅层之间还形成有场氧化层。
可选的，在所述的多晶硅电阻的制备方法中，在执行所述步骤三之后，所述多晶硅电阻的制备方法还包括：对所有所述子多晶硅层执行退火工艺。
可选的，在所述的多晶硅电阻的制备方法中，在执行所述步骤四之后，所述多晶硅电阻的制备方法还包括：对所有所述子多晶硅层执行退火工艺。
可选的，在所述的多晶硅电阻的制备方法中，在执行所述步骤四之后，且对所有所述子多晶硅层执行退火工艺之后，所述多晶硅电阻的制备方法还包括：形成侧墙结构，所述侧墙结构覆盖在每一所述子多晶硅层的侧壁。
综上所述，本发明提供一种多晶硅电阻的制备方法，包括：提供一衬底，所述衬底上形成有多晶硅层。去除部分所述多晶硅层，以将所述多晶硅层分为若干个子多晶硅层。对所有所述子多晶硅层同时执行至少一次离子注入工艺。分别对每一所述子多晶硅层执行至少一次离子注入工艺。其中，在分别对每一所述子多晶硅层执行离子注入时，采用的离子种类和/或浓度不同，以形成若干个具有不同预设电阻率的多晶硅电阻。因此，本发明是在被同时执行至少一次离子注入工艺的基础上，对每一所述子多晶硅层执行不同浓度和/或不同种类的离子注入工艺，由此通过不同种类和/或不同浓度的离子叠加作用，以得到预设电阻率，进而获得若干个具有不同预设电阻率的子多晶硅电阻。故本发明不仅能够同时制备多个具有不同电阻率的多晶硅电阻，提高制备效率，还可以通过灵活调节离子的浓度和/或种类，利用其叠加效果，精准地获得预设电阻率。此外，本发明在制备高阻时，仅利用现有工艺中光罩即可实现，无需额外制备光罩，降低了工艺成本。
附图说明
图1是本发明实施例中的多晶硅电阻的制备方法的流程图；
图2-10是本发明实施例中的各步骤中半导体结构示意图；
其中，附图标记说明：
100-衬底；101-场氧化层；102-多晶硅层；103-图案化硬掩模层；104a～104e-图案化光刻胶层；105-侧墙结构；106-金属接触孔结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种多晶硅电阻的制备方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种多晶硅电阻的制备方法，如图1所示，包括：
步骤一S10：提供一衬底，所述衬底上形成有多晶硅层。
步骤二S20：去除部分所述多晶硅层，以将所述多晶硅层分为若干个子多晶硅层。
步骤三S30：对所有所述子多晶硅层同时执行至少一次离子注入工艺。
步骤四S40：分别对每一所述子多晶硅层执行至少一次离子注入工艺。
其中，在步骤四中，对每一所述子多晶硅层执行离子注入时，采用的离子种类和/或浓度不同，以形成若干个具有不同预设电阻率的子多晶硅电阻。
以下结合附图2-10，具体描述所述多晶硅电阻的制备方法：
步骤一S10：请参阅图2，提供一衬底100，所述衬底100上形成有多晶硅层102。
其中，请参阅图2，所述衬底100是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，可选的，所述半导体衬底100例如是绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulksilicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。所述多晶硅层102用于形成多晶硅电阻。其中，在所述步骤一中，所述多晶硅层102上还形成有图案化硬掩模层103。所述图案化硬掩模层103为所述多晶硅层102的阻挡层，其材质包括二氧化硅，其厚度范围为：100埃-500埃。形成所述图案化硬掩模层103的工艺包括：首先，在所述多晶硅层102上依次形成硬掩模层和光刻胶层。然后，根据所需多晶硅电阻的数量，采用一光罩，通过光刻工艺形成图案化光刻胶层。最后以图案化光刻胶层为阻挡，可选的，采用湿法刻蚀工艺刻蚀所述硬掩模层，以形成图案化硬掩模层103。形成所述图案化硬掩模层103后，去除形成在所述图案化硬掩模层103之上的图案化光刻胶层。
进一步的，所述衬底100与所述多晶硅层102之间还形成有场氧化层101，所述场氧化层101用于隔离所述衬底100与所述多晶硅层102，以保护所述衬底100避免在操作工艺中损伤。可选的，采用热氧化工艺形成所述场氧化层101。
步骤二S20：请参阅图3，去除部分所述多晶硅层102，以将所述多晶硅层102分为若干个子多晶硅层。
具体的，以所述图案化硬掩模层103为掩模刻蚀所述多晶硅层102，以去除部分所述多晶硅层102，将所述多晶硅层102分为若干个所述子多晶硅层。如图3所示，本实施中将所述多晶硅层102分为5个子多晶硅层。可选的，将所述多晶硅层102分为3个子多晶硅层或10个子多晶硅层，则本实施例对所述子多晶硅层的数量不作限定，可根据设计需要进行分割。
进一步的，可选的采用干法刻蚀工艺去除部分所述多晶硅层102，所采用的气体包括但不限于为溴化氢和氧气的混合气体。形成若干个所述子多晶硅层后，采用湿法刻蚀工艺去除所述图案化硬掩模层103，其中采用的刻蚀液包括但不限于为氢氟酸。
步骤三S30：请参阅图4，对所有所述子多晶硅层同时执行至少一次离子注入工艺。
其中，注入的离子包括P型离子以及N型离子。所述P型离子包括但不限于硼离子、铟离子等；所述N型离子包括但不限于为磷离子等。
因直接对每一所述子多晶硅层执行离子注入会形成较高的电阻率，大概能在几万欧姆每平方，且均匀性差，对于工艺来说没有实用价值。因此本实例提供的所述多晶硅电阻的制备方法，需要在执行所述步骤四之前，对所有所述子多晶层同时执行离子注入工艺，以使得每一所述子多晶硅层获得一基础电阻率。
进一步的，当对所有所述子多晶硅采用机台现有的Nplus光罩或Pplus光罩进行注入，可获得阻值约为300ohm/sq的子多晶硅基底。在不制备高阻的情况下，可以该阻值为基础再执行步骤四，以获得电阻率不高的各多晶硅电阻。
但为获得较高电阻率，本实施中先采用Nplus光罩执行离子注入，然后在采用Pplus光罩执行离子注入，以获得阻值约为1500ohm/sq的子多晶硅基底。
具体的，在所述半导体结构的表面形成图案化光刻胶层104a，如图4所示，暴露出所有所述子多晶硅层的上表面，并以所述图案化光刻胶层104a为阻挡同时对所有所述多晶硅层102执行离子注入工艺。其中，可根据预设电阻率的需要，选择离子的种类和浓度。可选的，采用现有的Nplus光罩，依次注入砷离子和磷离子，注入的方向均为垂直于各所述子多晶硅层。其中，砷离子的注入能量可选的为40Kev，浓度可选的为6.0x1015/cm2。磷离子的注入能量可选的为50Kev，浓度可选的为2.0x1014/cm2。
在所述步骤三S30中执行至少一次离子注入工艺。因此，本实施例不对离子注入的次数进行限定。可选的，采用现有的Pplus光罩，再次执行一次离子注入工艺。其中，注入的离子包括硼离子，注入的方向为垂直于各所述子多晶硅层。进一步的，先注入一次硼离子，其注入能量可选的为7Kev，浓度可选的为3.0x1015/cm2。再注入一次硼离子，其注入能量可选的为20Kev，浓度可选的为4.0x1013/cm2。执行上述工艺后，即获得图4所示的子多晶硅层102a。所述子多晶硅层102a具有第一种电阻率。
执行所述步骤三S30后，去除所述图案化光刻胶层104a，进而再对所有所述子多晶硅层执行退火工艺。所述退火工艺可以采用快速热退火、激光退火或尖峰退火工艺等。所述退火工艺的温度范围为500℃～1200℃，可选的，在N2、He、Ar或Ne中的一种或几种气体中进行。通过所述退火工艺可以使得掺杂离子的分布更加均匀。
步骤四S40：请参阅图5-10，分别对每一所述子多晶硅层102a执行至少一次离子注入工艺。其中，在步骤四中，对每一所述子多晶硅层102a执行离子注入时，采用的离子种类和/或浓度不同，以形成若干个具有不同预设电阻率的子多晶硅电阻。
为形成具有多种不同预设电阻率的多晶硅电阻，本实施例提供的所述多晶硅电阻的制备方法，采用在步骤三形成的所述子多晶硅层102a的基础上，逐一对每一所述子多晶硅电阻102a执行不同浓度和\或不同种类的离子注入，通过多次注入的离子叠加作用，以精准的获得预设电阻率。
本实施例以形成5种不同电阻率的多晶硅电阻为例，如下作详细介绍：
本实例采用工艺中现有的1.5V NMOS LDD光罩、1.5V PMOS LDD光罩、5V NMOS LDD光罩以及5V PMOS LDD光罩来逐一形成图案化光刻胶层，以作为每一次离子注入的阻挡层。无需额外制备光罩，进而降低了工艺制备成本。
具体的，请参阅图5，在所述子多晶硅层102a表面以及裸露的所述衬底100表面涂覆一层光刻胶，再利用1.5V NMOS LDD光罩，通过光刻形成图案化的光刻胶层104b，从而暴露所述子多晶硅层102b。进一步的，以所述图案化光刻胶层104b为掩模，对暴露的部分所述子多晶硅层102b执行离子注入工艺。
在本实施例中对利用1.5V NMOS LDD光罩打开所述子多晶硅层102b，并对其依次注入硼离子和砷离子。其中，注入硼离子的方向可选的为：与垂直与所述多晶硅层102a的方向持30度夹角。硼离子的注入能量可选的为20Kev，浓度可选的为4.0x1013/cm2。砷离子的注入方向为垂直于所述子多晶硅层102a且砷离子的注入能量可选的为10Kev，浓度可选的为2.0x1014/cm2。由此，所述子多晶硅层102b中获得第二种电阻率。
请参阅图6，去除所述图案化光刻胶层104b后，再于半导体结构表面涂覆一层光刻胶，利用1.5V PMOS LDD光罩，通过光刻形成图案化的光刻胶层104c，从而暴露所述子多晶硅层102c。进一步的，以所述图案化光刻胶层104c为掩模，对暴露的部分所述子多晶硅层102c执行离子注入工艺。
具体的，在本实施例中利用1.5V PMOS LDD光罩打开所述子多晶硅层102c，并对其依次注入砷离子和二氟化硼。其中，注入砷离子的方向可选的为：与垂直与所述子多晶硅层102c的方向持30度夹角。砷离子的注入能量可选的为120Kev，浓度可选的为6.0x1013/cm2。二氟化硼的注入方向为垂直于所述子多晶硅层102c，且二氟化硼的注入能量可选的为10Kev，浓度可选的为6.0x1013/cm2。由此，所述子多晶硅层102c中获得第三种电阻率。
请参阅图7，去除所述图案化光刻胶层104c后，再于半导体结构表面涂覆一层光刻胶，利用5V NMOS LDD光罩，通过光刻形成图案化的光刻胶层104d，从而暴露所述子多晶硅层102d。进一步的，以所述图案化光刻胶层104d为掩模，对暴露的部分所述子多晶硅层102d执行离子注入工艺。
具体的，在本实施例中利用5V NMOS LDD光罩打开所述子多晶硅层102d，并对其注入磷离子。其中，注入磷离子的方向可选的为：与垂直与所述多晶硅层102a的方向持30度夹角。磷离子的注入能量可选的为80Kev，浓度可选的为7.0x1013/cm2。由此，所述子多晶硅层102d中获得第四种电阻率。
请参阅图8，去除所述图案化光刻胶层104d后，再于半导体结构表面涂覆一层光刻胶，利用5V PMOS LDD光罩，通过光刻形成图案化的光刻胶层104e，从而暴露所述子多晶硅层102e。进一步的，以所述图案化光刻胶层104e为掩模，对暴露的部分所述子多晶硅层102e执行离子注入工艺。
具体的，在本实施例中利用5V PMOS LDD光罩打开所述子多晶硅层102e，并对其注入硼离子。其中，注入硼离子的方向可选的为：与垂直与所述子多晶硅层102e的方向持30度夹角。硼离子的注入能量可选的为20Kev，浓度可选的为7.0x1013/cm2。由此，所述子多晶硅层102e中获得第五种电阻率。
进一步的，分别对每一所述子多晶硅层执行完离子注入工艺后，所述多晶硅电阻的制备方法还包括：对所有所述子多晶硅层执行退火工艺，以使得每一所述子多晶硅层内的各离子经叠加作用后，分布均匀，保证每一电阻率的精准度。
完成上述退火工艺后，请参阅图9，所述多晶硅电阻的制备方法还包括：形成侧墙结构105，所述侧墙结构105覆盖在每一所述子多晶硅层的侧壁。所述侧墙结构106用于保护并绝缘阻隔每一所述子多晶硅层。在形成所述侧墙结构105之后，分别利用Nplus光罩和Pplus光罩形在N型掺杂子多晶硅层和P型掺杂子多晶硅层上形成对应的阻挡层，以在各子多晶硅层的相对的两端对应注入N型离子和P型离子。继而，请参阅图10(半导体结构俯视图)，在每一所述子多晶硅层经离子注入的两端部形成金属接触孔结构106，以备将形成的子多晶硅电阻电性接出。
综上所述，本实施例提供的所述多晶硅电阻的制备方法，是在使用现有工艺中的光罩，以被同时执行至少一次离子注入工艺为基础，对每一所述子多晶硅层执行不同浓度和/或不同种类的离子注入工艺，由此通过不同种类和/或不同浓度的离子叠加作用，以得到预设电阻率，进而获得若干个具有不同预设电阻率的子多晶硅电阻。故本实施例不仅能够同时制备多个具有不同电阻率的多晶硅电阻，提高制备效率，还可以通过灵活调节离子的浓度和/或种类，利用其叠加效果，精准地获得预设电阻率，同时在制备高阻时无需额外制备光罩，降低了制备成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种多晶硅电阻的制备方法，其特征在于，所述多晶硅电阻的制备方法包括：
步骤一：提供一衬底，所述衬底上形成有多晶硅层；
步骤二：去除部分所述多晶硅层，以将所述多晶硅层分为若干个子多晶硅层；
步骤三：对所有所述子多晶硅层同时执行至少一次离子注入工艺；
步骤四：分别对每一所述子多晶硅层执行至少一次离子注入工艺；
其中，在步骤四中，对每一所述子多晶硅层执行离子注入时，采用的离子种类和/或浓度不同，以形成若干个具有不同预设电阻率的子多晶硅电阻。
2.根据权利要求1所述的多晶硅电阻的制备方法，其特征在于，在所述步骤三和所述步骤四中，采用的注入离子包括P型离子和/或N型离子。
3.根据权利要求1所述的多晶硅电阻的制备方法，其特征在于，在所述步骤一中，所述多晶硅层上还形成有图案化硬掩模层。
4.根据权利要求3所述的多晶硅电阻的制备方法，其特征在于，在所述步骤二中，以所述图案化硬掩模层为掩模刻蚀所述多晶硅层，以去除部分所述多晶硅层，将所述多晶硅层分为若干个所述子多晶硅层。
5.根据权利要求4所述的多晶硅电阻的制备方法，其特征在于，采用干法刻蚀工艺刻蚀所述多晶硅层。
6.根据权利要求3所述的多晶硅电阻的制备方法，其特征在于，执行所述步骤二之后，所述多晶硅电阻的制备方法还包括：采用湿法刻蚀工艺去除所述图案化硬掩模层。
7.根据权利要求1所述的多晶硅电阻的制备方法，其特征在于，在所述步骤一中，所述衬底与所述多晶硅层之间还形成有场氧化层。
8.根据权利要求1所述的多晶硅电阻的制备方法，其特征在于，在执行所述步骤三之后，所述多晶硅电阻的制备方法还包括：对所有所述子多晶硅层执行退火工艺。
9.根据权利要求1所述的多晶硅电阻的制备方法，其特征在于，在执行所述步骤四之后，所述多晶硅电阻的制备方法还包括：对所有所述子多晶硅层执行退火工艺。
10.根据权利要求9所述的多晶硅电阻的制备方法，其特征在于，在执行所述步骤四之后，且对所有所述子多晶硅层执行退火工艺之后，所述多晶硅电阻的制备方法还包括：形成侧墙结构，所述侧墙结构覆盖在每一所述子多晶硅层的侧壁。
CN202110090116.9A 2021-01-22 2021-01-22 多晶硅电阻的制备方法 Pending CN112928209A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090116.9A CN112928209A (zh) 2021-01-22 2021-01-22 多晶硅电阻的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090116.9A CN112928209A (zh) 2021-01-22 2021-01-22 多晶硅电阻的制备方法

Publications (1)

Publication Number Publication Date
CN112928209A true CN112928209A (zh) 2021-06-08

Family

ID=76164957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090116.9A Pending CN112928209A (zh) 2021-01-22 2021-01-22 多晶硅电阻的制备方法

Country Status (1)

Country Link
CN (1) CN112928209A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234439A1 (en) * 2005-04-19 2006-10-19 Texas Instruments Incorporated Maskless multiple sheet polysilicon resistor
CN102637600A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 Mos器件制备方法
CN102969228A (zh) * 2012-11-30 2013-03-13 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法
CN104347347A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 多晶硅电阻的形成方法
CN109326583A (zh) * 2018-09-20 2019-02-12 盛世瑶兰（深圳）科技有限公司 一种在集成电路中集成复合型多晶硅电阻的方法
CN109786216A (zh) * 2018-12-12 2019-05-21 泉州臻美智能科技有限公司 多晶硅电阻的制备方法及多晶硅电阻

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060234439A1 (en) * 2005-04-19 2006-10-19 Texas Instruments Incorporated Maskless multiple sheet polysilicon resistor
CN102637600A (zh) * 2011-02-10 2012-08-15 上海宏力半导体制造有限公司 Mos器件制备方法
CN102969228A (zh) * 2012-11-30 2013-03-13 上海宏力半导体制造有限公司 多晶硅电阻器结构及其制造方法
CN104347347A (zh) * 2013-08-05 2015-02-11 中芯国际集成电路制造(上海)有限公司 多晶硅电阻的形成方法
CN109326583A (zh) * 2018-09-20 2019-02-12 盛世瑶兰（深圳）科技有限公司 一种在集成电路中集成复合型多晶硅电阻的方法
CN109786216A (zh) * 2018-12-12 2019-05-21 泉州臻美智能科技有限公司 多晶硅电阻的制备方法及多晶硅电阻

Similar Documents

Publication Publication Date Title
US7598161B2 (en) Method of forming transistor devices with different threshold voltages using halo implant shadowing
US9159816B2 (en) PNP bipolar junction transistor fabrication using selective epitaxy
US9184257B2 (en) Semiconductor device and related fabrication methods
US10332897B2 (en) Method of reducing fin width in FinFet SRAM array to mitigate low voltage strap bit fails
CN112928209A (zh) 多晶硅电阻的制备方法
JPH09289323A (ja) 半導体装置の製造方法
CN104347347A (zh) 多晶硅电阻的形成方法
CN109216275B (zh) 被动装置结构及其制造方法
US20170207090A1 (en) Stress memorization and defect suppression techniques for nmos transistor devices
EP1065704A2 (en) Low temperature coefficient resistor (TCRL)
US11688763B2 (en) Semiconductor device having side-diffused trench plug
US9691758B1 (en) Fin-type resistor
US8076754B2 (en) Silicide-interface polysilicon resistor
CN111128885A (zh) 半导体装置和其形成方法
EP0656652B1 (en) Method of forming isolation trenches in integrated circuits
US10236343B2 (en) Strain retention semiconductor member for channel SiGe layer of pFET
US8148228B2 (en) Surface patterned topography feature suitable for planarization
US9349785B2 (en) Formation of semiconductor device with resistors
CN116206959A (zh) 一种半导体器件及其制造方法和电子装置
JP2804526B2 (ja) Ｍｏｓ型半導体装置の製造方法
CN111354682A (zh) 制造半导体器件的方法
CN107481930A (zh) 双极结型晶体管的制造方法及半导体芯片的制作方法
JPS5830144A (ja) 半導体装置の製造方法
JP2005183812A (ja) 半導体集積回路装置および半導体集積回路装置の製造方法
JPS5950516A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination