CN112928093A - 衬底结构和其制造方法 - Google Patents

衬底结构和其制造方法 Download PDF

Info

Publication number
CN112928093A
CN112928093A CN202011387842.9A CN202011387842A CN112928093A CN 112928093 A CN112928093 A CN 112928093A CN 202011387842 A CN202011387842 A CN 202011387842A CN 112928093 A CN112928093 A CN 112928093A
Authority
CN
China
Prior art keywords
substrate
encapsulation layer
layer
support ring
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011387842.9A
Other languages
English (en)
Inventor
方绪南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN112928093A publication Critical patent/CN112928093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

揭示一种衬底结构和其制造方法。所述衬底结构包含衬底、包封层和重布结构。所述衬底具有第一表面。所述包封层包围所述衬底且具有第一表面。所述重布结构安置于所述衬底的所述第一表面和所述包封层的所述第一表面上。间隙存在于所述衬底的所述第一表面与所述包封层的所述第一表面之间的高程中。

Description

衬底结构和其制造方法
技术领域
本揭示内容涉及一种衬底结构，且具体来说，涉及一种包含衬底和重布结构的衬底结构，且涉及一种制造衬底结构的方法。
背景技术
半导体装置封装可包含衬底和附接到衬底的重布结构。重布结构通常由载体固持。在将重布结构附接到衬底之后，将载体与重布结构一起切割以促使单个裸片形成于单一化的重布结构上。接着去除载体。随后，进行钻孔处理以界定重布结构中的通孔以用于与衬底的电连接。
发明内容
本揭示内容的实施例提供一种衬底结构。衬底结构包含具有第一表面的衬底、包围衬底且具有第一表面的包封层以及安置于衬底的第一表面和包封层的第一表面上的重布结构。间隙存在于衬底的第一表面与包封层的第一表面之间的高程中。
本揭示内容的实施例还提供一种衬底结构。衬底结构包含：衬底，其具有第一表面；包封层，其包围衬底且具有第一表面；支撑环，其密封于包封层中，包围衬底且具有第一表面；以及重布结构，其安置于衬底的第一表面、包封层的第一表面和支撑环的第一表面上。间隙存在于衬底的第一表面与包封层的第一表面之间的高程中。
本揭示内容的一些实施例提供一种制造衬底结构的方法。方法包含：提供用于支撑待在其上形成的半导体封装的载体；提供具有第一表面和与第一表面相对的第二表面的衬底，衬底包含第一表面上的导电层和与导电层电连接的接触垫；在其第二表面处将衬底附接到载体；在载体上形成覆盖衬底的包封层；降低包封层的高度，从而导致减薄的包封层具有与衬底的第一表面上的导电层齐平的第一表面；去除导电层，从而暴露衬底的第一表面下方的接触垫，其中间隙存在于减薄的包封层的第一表面与衬底的第一表面之间的高程中；以及去除载体。
附图说明
本揭示内容的一些实施例的方面在与附图一起阅读时从以下详细描述最好地理解。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述清楚起见而任意增大或减小。
图1是根据本揭示内容的一实施例的衬底结构的截面图。
图2是根据本揭示内容的另一实施例的衬底结构的截面图。
图3是根据本揭示内容的又一实施例的衬底结构的截面图。
图4A到图4H说明根据本揭示内容的一实施例的制造如图1中所说明的衬底结构的方法的一或多个阶段。
图5A到图5F说明根据本揭示内容的一实施例的制造如图2中所说明的衬底结构的方法的一或多个阶段。
图6A到图6J说明根据本揭示内容的一实施例的制造如图3中所说明的衬底结构的方法的一或多个阶段。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本揭示内容的实施例。
以下揭示内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例来阐释本揭示内容的某些方面。当然，这些只是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上的形成可包含第一特征和第二特征直接接触地形成或安置的实施例，且还可包含额外特征可在第一特征与第二特征之间形成或安置使得第一特征和第二特征可不直接接触的实施例。另外，本揭示内容可在各种实例中重复参考标号和/或字母。此重复是出于简单和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。
在一些现有方法中，重布结构(其可包含介电层和介电层中的导电层)在附接到衬底之前通过载体固持。重布结构可通过粘合层附接到衬底。随后，在锯切处理中将载体与重布结构一起切割。接着在剥离过程中去除载体，从而暴露锯切的重布结构，这促使单个裸片在其上形成。在钻孔处理之后接着进行例如电镀处理以在重布结构中形成导电通孔以用于与衬底的电连接。由于钻孔处理的性质，此类通孔可具有相对大的直径。因此，考虑到可用于形成通孔的衬底的有限空间，通孔的数量受到限制。
或者，重布结构可借助于倒装芯片接合附接到衬底。在这种情况下，底胶可施加于重布结构与衬底之间。在无底胶的情况下，重布结构可在后续剥离过程期间具有裸片裂痕或凸块损伤的风险。因此可能需要底胶。重布结构可能比大致四十(40)微米(μm)更薄。因此，当在倒装芯片接合过程之后施加底胶时，底胶可能易于溢出超出重布结构与底胶之间的一侧边界，从而带来爬胶问题及夾緊问题(clamping issue)。此爬胶及夾緊造成载体难以从重布结构剥离。
在将重布结构附接到衬底之后，通过如上文所论述的粘合层或倒装芯片接合或通过其它，在锯切处理之后去除载体。因此，载体被消耗且可随后丢弃。遗憾的是载体(其通常由相对昂贵的材料制成)在使用之后变成不可再利用的。
因此可需要提供衬底结构和制造衬底结构的方法，其可解决钻孔和夹持问题且实现载体的再利用。
图1是根据本揭示内容的一实施例的衬底结构100的截面图。
参考图1，衬底结构100包含衬底10和衬底10上的重布结构(redistributionstructure)20。具有第一表面10a和与第一表面10a相对的第二表面10b的衬底10包含在第一表面10a处布置的接触垫104。此外，本实施例中的衬底10在第一表面10a上不含焊料掩模。另外，衬底10包含介电层108和布线结构(wiring structure)105，所述布线结构位于介电层108中且用于使处于第一表面10a的接触垫104与处于第二表面10b的电导体(未展示)之间电通信。
衬底10由包封层(encapsulating layer)30包围。包封层30具有第一表面30a和与第一表面30a相对的第二表面30b。间隙“d”存在于衬底10的第一表面10a与包封层30的第一表面30a之间。为方便起见，间隙“d”表示第一表面10a与30a之间的高程差(difference inelevation)且同样表示其间所界定的空间。包封层30的合适材料可包含模制化合物，如环氧模制化合物(epoxy molding compound；EMC)。另外，包封层30可包含填充剂(未展示)，以改良如吸湿性、热膨胀系数和机械强度等特性。在制造衬底结构100期间，包封层30已在第一表面30a上经受研磨工艺，而衬底10免受此研磨工艺。由研磨工艺造成的包封层30中的破碎填充剂有可能使包封层30的第一表面30a的表面粗糙度恶化。在一实施例中，包封层30的第一表面30a的表面粗糙度在大致0.1μm到大致0.9μm的范围内。相比而言，衬底10的第一表面10a(免受研磨工艺)的表面粗糙度在大致0.01μm到大致0.09μm的范围内。因此，衬底10的第一表面10a在表面粗糙度方面显著比减薄的包封层(reduced encapsulating layer)30的第一表面30a更小。
将重布结构20安置于衬底10的第一表面10a及包封层30的第一表面30a上。重布结构20包含介电层和介电层中的导电层。举例来说，重布结构20可包含五(5)个介电层和6个导电层，由此构成“5P6M”配置。为简单起见，仅标记代表性第一导电层M1和代表性第一介电层PA1。具体来说，重布结构20的第一导电层M1安置于衬底10的第一表面10a上的间隙“d”中。第一导电层M1包含对应于第一表面10a处的接触垫104的位置的导电垫，所述接触垫104用于重布结构20与衬底10之间的电连接。另外，重布结构20的第一介电层PA1安置于衬底10的第一表面10a和包封层30的第一表面30a上，从而填充间隙“d”且覆盖第一导电层M1。第一介电层PA1包含安置于衬底10的第一表面10a上的第一部分PA11和安置于包封层30的第一表面30a上且在第一部分PA11上的第二部分PA12。第一部分PA11具有大体上等于间隙的厚度。
在衬底结构100中，间隙“d”促使重布结构20(尤其第一介电层PA1)粘附到衬底10和包封层30。增强重布结构20与衬底10和包封层30之间的粘附力避免重布结构20的分层。此外，由于衬底10由包封层30包围，因此增强重布结构20、衬底10和包封层30中的粘附力。另外，由于衬底10的第一表面10a不含焊料掩模，因此增强重布结构20与衬底10之间的粘附力。
图2是根据本揭示内容的另一实施例的衬底结构200的截面图。
参考图2，除了例如另外包含支撑环40，衬底结构200类似于参考图1所描述和所说明的衬底结构100。具有第一表面40a和与第一表面40a相对的第二表面40b的支撑环40用以加强衬底结构200。在一实施例中，支撑环40包含导热材料且因此便于衬底结构200的散热。支撑环40大体上密封于包封层30中且包围衬底10。另外，支撑环40的第一表面40a可与包封层30的第一表面30a齐平。此外，支撑环40的第二表面40b大体上与衬底10的第二表面10b和包封层30的第二表面30b齐平。
由于衬底10被支撑环40包围，且接着密封于包封层30中且由包封层30包围，因此增强衬底结构200的机械强度或刚度。
图3是根据本揭示内容的又一实施例的衬底结构300的截面图。
参考图3，除了例如另外包含一或多个装置，衬底结构300类似于参考图2所描述和所说明的衬底结构200。具体地说，衬底结构300包含第一装置51和嵌入于第一表面10a中的第二装置52。嵌入式装置51和52丰富衬底结构300的功能性。第一装置51可从衬底10的第一表面10a嵌入于第一深度处，且第二装置52可从衬底10的第一表面10a嵌入于第二深度处。第一深度可与第二深度不同。在本实施例中，第一装置51包含有源装置，而第二装置52包含无源装置。在其它实施例中，第一装置51和第二装置52中的每一者包含有源装置或无源装置中的一个。第二装置52经由粘合层525附接到衬底10。另外，第一装置51包含导电垫510，且第二装置52包含电极520。导电垫510可大体上与接触垫104齐平，且电连接到重布结构20的第一导电层M1中的对应导电垫。另外，第二装置52的电极520电连接到重布结构20的第一导电层M1中的对应导电垫。
图4A到图4H说明根据本揭示内容的一实施例的制造如图1中所说明的衬底结构100的方法的一或多个阶段。
参考图4A，提供载体60。载体60用以支撑待附接于其上的衬底。另外，载体60还支撑在晶片级制造工艺中形成于衬底上的重布结构。在一实施例中，载体60包含基于纸的铜箔层合物(paper-based copper foil laminate)、复合铜箔层合物(composite copperfoil laminate)或聚合物浸渍的基于玻璃纤维的铜箔层合物(polymer-impregnatedglass-fiber-based copper foil laminate)。
随后，离型膜62在例如涂布过程中形成于载体60上。离型膜62用以促使载体60从由载体60固持的衬底结构释放。在一实施例中，离型膜62包含聚合物且具有大致0.5μm的厚度。
参考图4B，提供具有第一表面10a和与第一表面10a相对的第二表面10b的衬底10。衬底10在第二表面10b处附接到离型膜62。衬底10包含第一表面10a上的缓冲层102和在第一表面10a处布置且连接到缓冲层102的接触垫104。在一实施例中，衬底10具有范围介于大致70μm到大致1.7毫米(mm)的厚度。此外，缓冲层102可具有范围介于大致0.5μm到大致8μm的厚度。缓冲层102的合适材料包含钛(Ti)或钛钨(TiW)合金。另外，接触垫104可包含晶种层和晶种层上的导电层。晶种层包含Ti或TiW的第一子层和第一子层上的铜(Cu)的第二子层，而导电层包含Cu层。第一子层、第二子层和导电层分别具有大致0.3μm、0.2μm和5μm的厚度。
缓冲层102用以增强制造公差且稍后将被去除。选择具有显著不同的选择比率(selective ratio)的缓冲层102和接触垫104的材料，使得当去除缓冲层102时，接触垫104可大体上保持完整。
在一些实施例中，衬底10具备缓冲层102和接触垫104。因此，缓冲层102和接触垫104在个别制造工艺形成于衬底10上。或者，衬底10最初不含缓冲层102和接触垫104。在将此衬底10附接于离型膜62上之后，接触垫104通过在例如溅镀工艺中形成晶种层且接着在例如电镀工艺中形成导电层来形成于衬底10的第一表面10a处。然后，缓冲层102在例如溅镀工艺中形成于衬底10的第一表面10a上。
参考图4C，包封层32形成于离型膜62上，从而覆盖衬底10。包封层32的合适材料包含模制化合物，如环氧模制化合物(EMC)。另外，包封层32可包含填充剂(未展示)，以改良如吸湿性、热膨胀系数和机械强度等特性。
参考图4D，包封层32在例如研磨工艺中降低高度，从而产生减薄的(或降低的)包封层30。减薄的包封层30从其第一表面30a暴露缓冲层102。另外，减薄的包封层30包围衬底10。缓冲层102大体上与减薄的包封层30的第一表面30a齐平。
接下来，参考图4E，通过(例如)蚀刻工艺，如湿式蚀刻工艺来去除缓冲层102，从而暴露衬底10的第一表面10a处的接触垫104。缓冲层102的去除产生衬底10的第一表面10a与减薄的包封层30的第一表面30a之间的间隙“d”。因此，间隙“d”大体上等于缓冲层102的厚度。此外，由研磨工艺造成的减薄的包封层30中的破碎填充剂有可能使减薄的包封层30的第一表面30a的表面粗糙度恶化。在一实施例中，减薄的包封层30的第一表面30a的表面粗糙度在大致0.1μm到大致0.9μm的范围内。相比而言，衬底10的第一表面10a(免受研磨工艺)的表面粗糙度在大致0.01μm到大致0.09μm的范围内。因此，衬底10的第一表面10a在表面粗糙度方面比减薄的包封层30的第一表面30a更小。
参考图4F，重布结构20形成于减薄的包封层30的第一表面30a、接触垫104和衬底10的第一表面10a上。重布结构20包含介电层和介电层中的导电层。还参考图1，在一实施例中，在重布结构20中第一介电层PA1填充间隙d，而第一导电层M1在间隙d中安置于衬底10的第一表面10a上。在形成重布结构20之后，将载体60与离型膜62一起在剥离工艺(debondingprocess)中去除，如图4G中所说明。
现参考图4H，接着通过使用例如锯切工具70沿着重布结构20上的切割线对图4G中的所得结构进行锯切处理。锯切处理去除重布结构20的一部分和减薄的包封层30的一部分，从而产生参考图1所描述和所说明的衬底结构100。应指出，在锯切处理之前去除载体60。不同于一些现有方法，载体60不进行锯切且因此大体上保持完整。因此，载体60为可再利用的(recyclable)且由此同样为生态环境友好的。由于晶片级制造的载体相对昂贵，因此可再利用载体毫无疑问将提供有成本效益的制造工艺。
在如参考图4A到4H所描述和所说明的示范性制造方法中，不采用钻孔工艺。因此，缓解或解决相对大的通孔尺寸和相应地可获得的有限数目的通孔的问题(将以其它方式出现在一些现有方法中)。此外，重布结构建构(built)于衬底上，而非如现有方法中与衬底的倒装芯片接合。因此，不需要底胶来保护衬底与重布结构之间的連接部(interface)，且相应地缓解或解决底胶爬胶或难剥离的问题。此外，不同于现有方法，示范性方法中所使用的载体是可再利用的，所述载体是生态环境友好和有成本效益的。
图5A到图5F说明根据本揭示内容的一实施例的制造如图2中所说明的衬底结构200的方法的一或多个阶段。
参考图5A，提供载体60。接着离型膜62形成于载体60上。随后，提供具有第一表面40a和与第一表面40a相对的第二表面40b的支撑环40。支撑环40在其第二表面40b处附接于离型膜62上。支撑环40用以加强待形成于载体60上的衬底结构。在一实施例中，支撑环40包含导热材料且因此便于衬底结构的散热。
提供具有第一表面10a和与第一表面10a相对的第二表面10b的衬底10。衬底10在其第二表面10b处附接到离型膜62。衬底10包含第一表面10a上的缓冲层102和在第一表面10a处布置且连接到缓冲层102的接触垫104。衬底10大体上由支撑环40包围。另外，支撑环40的第一表面40a可如本实施例中任选地与缓冲层102齐平。支撑环40的第二表面40b大体上与衬底10的第二表面10b齐平。
参考图5B，包封层32形成于离型膜62上，从而覆盖衬底10和支撑环40。
参考图5C，包封层32在例如研磨工艺中降低高度，从而产生减薄的包封层30。减薄的包封层30从其第一表面30a暴露缓冲层102。缓冲层102大体上与减薄的包封层30的第一表面30a齐平。另外，减薄的包封层30可任选地暴露支撑环40的第一表面40a。支撑环40的第二表面40b大体上与减薄的包封层30的第二表面30b齐平。另外，减薄的包封层30包围衬底10。
接下来，参考图5D，去除缓冲层102，从而暴露衬底10的第一表面10a处的接触垫104。缓冲层102的去除产生衬底10的第一表面10a与减薄的包封层30的第一表面30a之间的间隙“d”。因此，间隙“d”大体上等于缓冲层102的厚度。此外，如先前所论述，衬底10的第一表面10a在表面粗糙度方面比减薄的包封层30的第一表面30a更小。
参考图5E，重布结构20形成于减薄的包封层30的第一表面30a、接触垫104和衬底10的第一表面10a上。还参考图2，在一实施例中，在重布结构20中第一介电层PA1填充间隙d，而第一导电层M1在间隙d中安置于衬底10的第一表面10a上。在形成重布结构20之后，将载体60与离型膜62一起在剥离工艺中去除，如图5F中所说明。随后，沿着重布结构20上的切割线对图5F中的所得结构进行锯切处理。锯切处理去除重布结构20的一部分和减薄的包封层30的一部分，从而产生参考图2所描述和所说明的衬底结构200。
类似于图4A到4H中的示范性方法，如参考图5A到5F所描述和所说明的示范性制造方法缓解或解决将由于通孔钻孔、底胶施加或不可再利用的载体而在现有方法中出现的问题(issue/problem)。因此，图5A到5F中的示范性方法还提供可靠、生态环境友好和有成本效益的制造工艺。
图6A到图6J说明根据本揭示内容的一实施例的制造如图3中所说明的衬底结构300的方法的一或多个阶段。
参考图6A，提供具有第一表面10a和与第一表面10a相对的第二表面10b的衬底10。衬底10包含在第一表面10a处布置的接触垫104。另外，衬底10可包含衬底10的第一表面10a中的一或多个凹槽。举例来说，在本实施例中，衬底10包含第一表面10a中的第一凹槽81和第二凹槽82。这些凹槽81、82用以容纳电子装置、组件或集成芯片。在一实施例中，第一凹槽81和第二凹槽82的深度不同。
参考图6B，将第一装置51和第二装置52分别放置于第一凹槽81和第二凹槽82中。在一实施例中，第一装置51包含有源装置，而第二装置52包含无源装置。另外，第一装置51包含导电垫510，且第二装置52包含电极520。导电垫510可大体上与接触垫104齐平。
参考图6C，形成介电层68，填充第一凹槽81和第二凹槽82。介电层68暴露第一装置51的导电垫510和第二装置52的电极520。
接下来，参考图6D，接着缓冲层102形成于衬底10的第一表面10a上，从而覆盖第一装置51、第二装置52和接触垫104。因此，获得具备缓冲层102以及嵌入式第一装置51和嵌入式第二装置52的衬底10。
参考图6E，提供载体60。离型膜62形成于载体60上。接着将支撑环40附接到离型膜62。随后，将具备缓冲层102和嵌入式装置51、52的衬底10附接到离型膜62。衬底10大体上由支撑环40包围。
参考图6F，包封层32形成于离型膜62上，从而覆盖衬底10和支撑环40。
参考图6G，使包封层32降低高度，从而产生减薄的包封层30。减薄的包封层30从其第一表面30a暴露缓冲层102。缓冲层102大体上与减薄的包封层30的第一表面30a齐平。另外，减薄的包封层30可任选地暴露支撑环40的第一表面40a。支撑环40的第二表面40b大体上与减薄的包封层30的第二表面30b齐平。另外，减薄的包封层30包围衬底10。
接下来，参考图6H，去除缓冲层102，从而暴露在衬底10的第一表面10a处的接触垫104、第一装置51的导电垫510和第二装置52的电极520。缓冲层102的去除产生衬底10的第一表面10a与减薄的包封层30的第一表面30a之间的间隙“d”。因此，间隙“d”大体上等于缓冲层102的厚度。此外，如先前所论述，衬底10的第一表面10a在表面粗糙度方面比减薄的包封层30的第一表面30a更小。
参考图6I，重布结构20形成于减薄的包封层30的第一表面30a、接触垫104和衬底10的第一表面10a上。还参考图3，在一实施例中，在重布结构20中第一介电层PA1填充间隙d，而第一导电层M1在间隙d中安置于衬底10的第一表面10a上。另外，将第一导电层M1电连接到第一装置51的导电垫510和第二装置52的电极520。在形成重布结构20之后，将载体60与离型膜62一起去除，如图6J中所说明。随后，沿着重布结构20上的切割线对图6J中的所得结构进行锯切处理。锯切处理去除重布结构20的一部分和减薄的包封层30的一部分，从而产生参考图3所描述和所说明的衬底结构300。
类似于图4A到4H中的示范性方法，如参考图6A到6J所描述和所说明的示范性制造方法缓解或解决将由于通孔钻孔、底胶施加或不可再利用的载体而在现有方法中出现的问题(issue/problem)。因此，图6A到6J中的示范性方法还提供可靠、生态环境友好和有成本效益的制造工艺。
除非另外规定，否则如“在…上”、“在…下方”、“上”、“左”、“右”、“下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“高于”、“低于”、“上部”、“在…上方”、“在…下”等空间描述是相对于图中所展示的定向来指示的。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式在空间上布置，其限制条件为本揭示内容的实施例的优点是不会因此类布置而有偏差。
如本文中所使用，术语“大致”、“大体上”、“大体”和“约”用于描述和解释小的变化。当与事件或情形结合使用时，术语可指其中事件或情形明确发生的例子以及其中事件或情形极接近于发生的例子。举例来说，当与数值结合使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％，那么可认为所述两个数值“大体上”相同或相等。
如果两个表面之间的位移不大于5μm，不大于2μm，不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或大体上共面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述(the)”可包含多个指示物。
如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“电导率(electrical conductivity)”是指传输电流的能力。导电材料通常指示对电流流动展现极少或零对抗的那些材料。电导率的一个量度是西门子(Siemens)/米(S/m)。通常，导电材料是电导率大于大致104S/m(如至少105S/m或至少106S/m)的一种材料。材料的电导率有时可随温度而变化。除非另外规定，否则在室温下测量材料的导电率。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是为了方便和简洁起见而使用，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。
虽然已参考本揭示内容的特定实施例描述并说明本揭示内容，但这些描述和说明并非限制性的。所属领域的技术人员应理解，在不脱离如由所附权利要求书界定的本揭示内容的真实精神和范围的情况下，可作出各种改变且可取代等效物。图解可能未必按比例绘制。归因于制造过程和公差，本揭示内容中的工艺再现与实际设备之间可能存在区别。可能存在未特定说明的本揭示内容的其它实施例。应将所述说明书和图式视为说明性的而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或工艺适应于本揭示内容的目标、精神和范围。所有这些修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，这些操作可在不脱离本揭示内容的教示的情况下组合、细分或重新排序以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是本揭示内容的限制。

Claims (20)

1.一种衬底结构，其包括：
衬底，其具有第一表面；
包封层，其包围所述衬底，所述包封层具有第一表面；以及
重布结构，其安置于所述衬底的所述第一表面和所述包封层的所述第一表面上，
其中间隙存在于所述衬底的所述第一表面与所述包封层的所述第一表面之间的高程中。
2.根据权利要求1所述的衬底结构，其中所述重布结构包含安置于所述衬底的所述第一表面和所述包封层的所述第一表面上的第一介电层。
3.根据权利要求2所述的衬底结构，其中所述第一介电层包含安置于所述衬底的所述第一表面上的第一部分和安置于所述包封层的所述第一表面上且在所述第一部分上的第二部分。
4.根据权利要求3所述的衬底结构，其中所述第一部分具有大体上等于所述间隙的厚度。
5.根据权利要求1所述的衬底结构，其中所述衬底的所述第一表面在表面粗糙度方面比所述包封层的所述第一表面更小。
6.根据权利要求1所述的衬底结构，其进一步包括密封于所述包封层中且包围所述衬底的支撑环，其中所述支撑环具有第一表面，所述支撑环的所述第一表面大体上与所述包封层的所述第一表面齐平。
7.根据权利要求6所述的衬底结构，其中所述重布结构安置于所述支撑环的所述第一表面、所述包封层的所述第一表面和所述衬底的所述第一表面上。
8.根据权利要求1所述的衬底结构，其进一步包括从所述衬底的所述第一表面嵌入于第一深度处的第一装置，所述第一装置包含有源装置或无源装置中的一个。
9.根据权利要求8所述的衬底结构，其进一步包括从所述衬底的所述第一表面嵌入于第二深度处的第二装置，所述第二装置包含有源装置或无源装置中的一个，且所述第二深度与所述第一深度不同。
10.一种衬底结构，其包括：
衬底，其具有第一表面；
包封层，其包围所述衬底，所述包封层具有第一表面；
支撑环，其密封于所述包封层中且包围所述衬底，所述支撑环具有第一表面；以及
重布结构，其安置于所述衬底的所述第一表面、所述包封层的所述第一表面和所述支撑环的所述第一表面上，
其中间隙存在于所述衬底的所述第一表面与所述包封层的所述第一表面之间的高程中。
11.根据权利要求10所述的衬底结构，其中所述重布结构包含安置于所述衬底的所述第一表面、所述包封层的所述第一表面和所述支撑环的所述第一表面上的第一介电层。
12.根据权利要求11所述的衬底结构，其中所述第一介电层包含安置于所述衬底的所述第一表面上的第一部分和安置于所述包封层的所述第一表面、所述支撑环的所述第一表面上且在所述第一部分上的第二部分。
13.根据权利要求12所述的衬底结构，其中所述第一部分具有大体上等于所述间隙的厚度。
14.根据权利要求10所述的衬底结构，其进一步包括从所述衬底的所述第一表面嵌入于第一深度处的第一装置，所述第一装置包含有源装置或无源装置中的一个。
15.根据权利要求14所述的衬底结构，其进一步包括从所述衬底的所述第一表面嵌入于第二深度处的第二装置，所述第二装置包含有源装置或无源装置中的一个，且所述第二深度与所述第一深度不同。
16.一种制造衬底结构的方法，其包括：
提供用于支撑待在其上形成的半导体封装的载体；
提供具有第一表面和与所述第一表面相对的第二表面的衬底，所述衬底包含所述第一表面上的导电层和与所述导电层电连接的接触垫；
在其所述第二表面处将所述衬底附接到所述载体；
在所述载体上形成覆盖所述衬底的包封层；
降低所述包封层的高度，从而导致减薄的包封层具有与所述衬底的所述第一表面上的所述导电层齐平的第一表面；
去除所述导电层，从而暴露所述衬底的所述第一表面下方的所述接触垫，其中间隙存在于所述减薄的包封层的所述第一表面水平与所述衬底的所述第一表面之间的高程中；以及
去除所述载体。
17.根据权利要求16所述的方法，在提供所述衬底之后，其进一步包括：
将支撑环附接于所述载体上，所述支撑环包围所述衬底且具有与所述衬底的所述第一表面上的所述导电层齐平的第一表面，
其中所述载体上形成的所述包封层覆盖所述衬底和所述支撑环。
18.根据权利要求17所述的方法，在降低所述包封层的高度之后，其进一步包括：
在所述衬底的所述第一表面、所述减薄的包封层的所述第一表面和所述支撑环的所述第一表面上形成重布结构。
19.根据权利要求16所述的方法，在提供所述衬底中，其进一步包括：
在所述衬底中形成第一凹槽；
将第一装置放置于所述凹槽中；
在所述衬底中形成第二凹槽；以及
将第二装置放置于所述第二凹槽中。
20.根据权利要求19所述的方法，其中所述第一凹槽和所述第二凹槽在所述衬底的所述第一表面中深度不同，且所述第一装置和所述第二装置中的每一者包含有源装置或无源装置中的一个。
CN202011387842.9A 2019-12-05 2020-12-01 衬底结构和其制造方法 Pending CN112928093A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/705,002 2019-12-05
US16/705,002 US11195771B2 (en) 2019-12-05 2019-12-05 Substrate structure of semiconductor device package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
CN112928093A true CN112928093A (zh) 2021-06-08

Family

ID=76163076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011387842.9A Pending CN112928093A (zh) 2019-12-05 2020-12-01 衬底结构和其制造方法

Country Status (2)

Country Link
US (1) US11195771B2 (zh)
CN (1) CN112928093A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401337B2 (en) * 2013-12-18 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Molding structure for wafer level package
US9252135B2 (en) * 2014-02-13 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and methods of packaging semiconductor devices
US10510704B2 (en) * 2018-01-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US11145633B2 (en) * 2019-08-28 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US11195771B2 (en) 2021-12-07
US20210175139A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
TWI594325B (zh) 多重中介層基板電路組件以及其製造方法
CN107887343B (zh) 半导体封装结构及其制造方法
US8685790B2 (en) Semiconductor device package having backside contact and method for manufacturing
US10269619B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
KR101390628B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
TWI791336B (zh) 半導體封裝及其製造方法
US20180358276A1 (en) Semiconductor device package
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US20130049218A1 (en) Semiconductor device packaging having pre-encapsulation through via formation
US11721634B2 (en) Conductive structure and wiring structure including the same
US20200321290A1 (en) Semiconductor package and manufacturing method thereof
KR101532816B1 (ko) 반도체 패키지 및 반도체 소자 패키징 방법
CN102844861A (zh) 对用于裸片翘曲减少的组装的ic封装衬底的tce补偿
US10211139B2 (en) Chip package structure
CN109037188B (zh) 半导体装置封装
US11830781B2 (en) Package structure and manufacturing method thereof
CN112687634A (zh) 半导体封装及其制造方法
US11145621B2 (en) Semiconductor package device and method of manufacturing the same
JP2008210912A (ja) 半導体装置及びその製造方法
CN109003946B (zh) 封装结构及其制造方法
US10283470B2 (en) Semiconductor package and manufacturing method thereof
CN112928093A (zh) 衬底结构和其制造方法
KR101631406B1 (ko) 반도체 패키지 및 그 제조 방법
US20240030174A1 (en) Quad flat no-lead (qfn) package with backside conductive material and direct contact interconnect build-up structure and method for making the same
TW201839942A (zh) 半導體封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination