CN112925733A - 一种基于pcie的数据采集与传输系统及方法 - Google Patents
一种基于pcie的数据采集与传输系统及方法 Download PDFInfo
- Publication number
- CN112925733A CN112925733A CN202110089633.4A CN202110089633A CN112925733A CN 112925733 A CN112925733 A CN 112925733A CN 202110089633 A CN202110089633 A CN 202110089633A CN 112925733 A CN112925733 A CN 112925733A
- Authority
- CN
- China
- Prior art keywords
- data
- pcie
- interface
- unit
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 title description 2
- 238000006243 chemical reaction Methods 0.000 claims abstract description 28
- 239000013307 optical fiber Substances 0.000 claims abstract description 18
- 230000003287 optical effect Effects 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 7
- 238000013480 data collection Methods 0.000 claims description 6
- 239000000835 fiber Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C19/00—Electric signal transmission systems
-
- G—PHYSICS
- G08—SIGNALLING
- G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
- G08C23/00—Non-electrical signal transmission systems, e.g. optical systems
- G08C23/06—Non-electrical signal transmission systems, e.g. optical systems through light guides, e.g. optical fibres
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请公开了一种基于PCIE的数据采集与传输系统及方法,包括:数据采集模块、数据传输模块,数据采集模块与数据传输模块通过PCIE接口进行连接,数据采集模块包括:A/D转换单元、第一FPGA单元、PCIE发送单元;A/D转换单元,与第一FPGA单元连接,用于采集数据,并将数据以并行的方式传送至第一FPGA单元;第一FPGA单元,与PCIE发送单元连接,用于将数据以串行的形式传送至PCIE发送单元;PCIE发送单元,与PCIE接口连接,用于将数据通过PCIE接口传送至数据传输模块;数据传输模块,与PCIE接口连接,用于将数据通过光纤传送至上位机。通过本申请提出的一种基于PCIE数据采集与传输的系统及方法,提高了数据传输的速度,保证了数据传输的稳定性。
Description
技术领域
本申请涉及数据采集传输领域,具体涉及一种基于PCIE数据采集与传输的系统及方法。
背景技术
目前,使用数据采集卡对各类设备进行数据采集与传输,是数据采集传输领域中的常见手段。常用的数据采集卡通常通过以太网接口或RS232接口传送给上位机,然而,此类方式在传输距离较远时,难以保证稳定实时传输。
此外,绝大多数的笔记本电脑并不配备PCIE收发接口,通过传统的数据采集卡采集传输笔记本电脑的相关数据时,数据传输速度较慢。
发明内容
为了解决上述问题,即为了解决传统数据采集卡的传输速度较慢,在笔记本电脑需要使用数据采集卡来采集传输数据时,难以保证数据传输速度的问题,本申请提出了一种基于PCIE的数据采集与传输的系统及方法,包括:
一方面,本申请提出了一种基于PCIE的数据采集与传输系统,所述系统包括:数据采集模块、数据传输模块,所述数据采集模块与所述数据传输模块通过PCIE接口进行连接,所述数据采集模块包括:A/D转换单元、第一FPGA单元、PCIE发送单元;所述A/D转换单元,与所述第一FPGA单元连接,用于采集数据,并将所述数据以并行的方式传送至所述第一FPGA单元;所述第一FPGA单元,与所述PCIE发送单元连接,用于将所述数据以串行的形式传送至所述PCIE发送单元;所述PCIE发送单元,与所述PCIE接口连接,用于将所述数据通过所述PCIE接口传送至所述数据传输模块;所述数据传输模块,与所述PCIE接口连接,用于将所述数据通过光纤传送至上位机。
在一个示例中,所述数据传输模块包括:PCIE接收单元、第二FPGA单元、PHY芯片;所述PCIE接收单元,与所述第二FPGA单元连接,用于通过所述PCIE接口接收所述数据,并将所述数据传送至所述第二FPGA单元;所述第二FPGA单元,与所述PHY芯片连接,用于将所述数据传送至所述PHY芯片;所述PHY芯片,与所述光纤连接,用于将所述数据转化为光信号的形式,并通过所述光纤将光信号形式的数据传送至上位机。
在一个示例中,所述第二FPGA模块包括第一GTX接口、第一FIFO存储器、第二FIFO存储器、以太网IP核接口;所述第一FIFO存储器的一个接口与所述GTX接口连接,另一个接口与所述以太网IP核接口连接,所述第二FIFO存储器的一个接口与所述GTX接口连接,另一个接口与所述以太网IP核接口连接;所述GTX接口用于接收和/或发送相应数据;所述以太网IP核接口用于接收和/或发送所述相应数据;所述第一FIFO存储器用于转存由所述GTX接口接收的所述相应数据,并将所述相应数据传送至所述以太网IP核;所述第二FIFO存储器用于转存由所述以太网IP核接收的所述相应数据,并将所述相应数据传送至所述GTX接口。
在一个示例中,所述第一FPGA模块包括第二GTX接口、第三FIFO存储器,所述第二GTX接口与所述第三FIFO存储器的一端连接;所述第二GTX接口用于接收和/或发送相应数据;所述第三FIFO存储器用于转存经过串行形式转换后的相应数据,并将所述数据传送至所述第二GTX接口。
在一个示例中,所述第一FPGA单元还用于,通过所述第二GTX接口接收控制信号,并根据所述控制信号调整数据发送速度。
在一个示例中,所述第一FPGA单元还用于,通过所述第二GTX接口接收控制信号,并将所述控制信号传送至所述A/D转换单元,其中,所述控制信号用于调整数据采样频率。
另一方面,本申请提出了一种基于PCIE的数据采集与传输方法,应用如上述中任意一项示例所述的基于PCIE的数据采集与传输系统进行数据采集与传输,所述方法包括:A/D转换单元采集数据,并将数据以并行的形式传送至第一FPGA单元;所述第一FPGA单元将所述数据以串行的形式传送至PCIE发送单元;所述PCIE发送单元将所述数据通过PCIE接口传送至数据传输模块;所述数据传输模块将所述数据通过光纤传送至上位机。
在一个示例中,所述数据传输模块包括:PCIE接收单元、第二FPGA单元、PHY芯片,所述数据传输模块将所述数据通过光纤传送至上位机具体包括:所述PCIE接收单元通过所述PCIE接口接收所述数据,并将所述数据传送至所述第二FPGA单元;所述第二FPGA单元将所述数据传送至所述PHY芯片;所述PHY芯片将所述数据转化为光信号的形式,并通过所述光纤将光信号形式的所述数据传送至所述上位机。
在一个示例中,所述方法还包括:所述第一FPGA单元接收控制信号,所述控制信号由所述上位机生成,并通过所述数据传输模块传送至所述第一FPGA单元;所述第一FPGA单元根据所述控制信号调整数据发送速度。
在一个示例中,所述方法还包括:所述第一FPGA单元接收控制信号,所述控制信号由所述上位机生成,并通过所述数据传输模块传送至所述第一FPGA单元;所述第一FPGA单元将所述控制信号传送至所述A/D转换单元,所述控制信号用于控制所述A/D转换单元调整数据采集频率。
通过本申请提出的一种基于PCIE数据采集与传输的系统及方法能够带来如下有益效果:能够为不配备PCIE接口的笔记本电脑提供基于PCIE的数据采集与传输的系统,提高了数据传输的速度,保证了数据传输的稳定性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本申请实施例中的一种基于PCIE的数据采集与传输系统的结构示意图;
图2为本申请实施例中第一FPGA单元的结构示意图;
图3为本申请实施例中第二FPGA单元的结构示意图;
图4为本申请实施例中的一种基于PCIE的数据采集与传输方法的流程示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
以下结合附图,详细说明本申请各实施例提供的技术方案。
如图1所示,本申请实施例提供了一种基于PCIE的数据采集与传输系统,该系统包括数据采集模块10、数据传输模块20。数据采集模块10用于采集各类待采集设备中的数字信号,待采集设备包括但不限于:计算机、照相机、摄像机、传感器等,在本申请实施例中,以笔记本电脑作为待采集设备为例进行解释说明。数据采集模块10可以通过包括但不限于USB、PXI、PCI、PCIE、PCMCIA、ISA、485、232或其他类型的接口接入笔记本电脑。基于当前绝大多数笔记本电脑不配备外接的PCIE收发接口,因此在本申请实施例中,数据采集模块10通过PCIE接口与数据传输模块20连接,通过此种接口,可以有效提升数据采集模块10向数据传输模块20传输数据时的传输速度。数据传输模块20通过光纤向上位机传输数据,其中,上位机可以支持千兆以上的以太网数据收发模式,通过使用相应软件在上位机中设置网口IP,并对数据传输模块20做出相应的配置设置,上位机可以实现以光纤为传输媒介,与数据传输模块20实现数据交互。
如图1所示,数据采集模块可以包括:A/D转换单元11、第一FPGA单元12、PCIE发送单元13。A/D转换单元11用于采集数据,该数据可以是数字信号形式的,此外,A/D转换单元11也可以将采集到的模拟信号形式的数据转化为数字信号的形式。A/D转换单元11可以通过并行接口与第一FPGA单元12连接,以将采集到的数据以并行的方式传送至第一FPGA单元12中。
第一FPGA单元12通过并行接口与A/D转换单元11连接,以接收由A/D转换单元11采集到的数据。如图2所示,第一FPGA单元包括FIFO(First Input First Outout)先进先出存储器121、GTX接口122,第一FPGA单元接收到数据后,将数据转换为串行形式,并存储到FIFO存储器121中。FIFO存储器121将存储的数据发送至GTX接口122,以使得数据可以通过GTX接口传送至PCIE发送单元13。需要说明的是,GTX接口122可以发送数据也可以接受数据,通过GTX接口122接受到的数据可以转存至第一FPGA单元12中,以实现对第一FPGA单元12进行控制,使第一FPGA单元12可以改变工作模式。
PCIE发送单元13通过GTX接口122接收由第一FPGA单元12发送的数据,并将数据通过PCIE接口传送至数据传输模块20,需要说明的是,PCIE发送单元13及PCIE接口可以支持PCIE3.0规格的数据传输,有效保证了数据传输的速度。此外,PCIE发送单元13还可以通过PCIE接口接收数据,PCIE发送单元13还可以向GTX接口122发送数据。
如图1所示,数据传输模块20可以包括:PCIE接收单元21、第二FPGA单元22、PHY(Port Physical Layer)端口物理层芯片23。PCIE接收单元21通过PCIE接口接收由PCIE发送单元13发送的数据。需要说明的是,PCIE接收单元31可以支持PCIE3.0规格的数据传输,有效保证了数据传输的速度。此外,PCIE接收单元21还可以通过PCIE接口向PCIE发送单元13发送数据。
如图3所示,第二FPGA单元22可以包括GTX接口221、第一FIFO存储器222、第二FIFO存储器223、以太网IP核接口224。其中,GTX接口221的一端与PCIE接收单元31连接,可以实现串行形式的数据接收与发送,GTX接口221的另一端,与第一FIFO存储器222的一端连接,用于将接收到的数据转存至第一FIFO存储器222。第一FIFO存储器222的另一端与以太网IP核接口224连接,以将转存的数据传送至以太网IP核接口224中。此外,以太网IP核接口224还与第二FIFO存储器的一端连接,用于将接收到的数据转存至第二FIFO存储器223中,第二FIFO存储器223的另一端与GTX接口221连接,以将转存的数据传送至GTX接口221中。需要说明的是,以太网IP核接口是基于以太网IP核所设计,以太网IP核可以进行相应的配置,使得通过以太网IP核接口的数据能够与上位机进行适配。此外,GTX接口221可以实现接收数据,也可以实现发送数据,第二FPGA单元22可以通过GTX接口221向PCIE接收单元21发送数据。
PHY芯片23可以接收来自第二FPGA单元22的数据,具体地,PHY芯片23的一端与以太网IP核接口224进行连接,接收由以太网IP核接口224发送的数据。通过PHY芯片23,可以实现数据与上位机的互通,PHY芯片23将接收到的数据转化为光信号的形式,并通过光纤将光信号形式的数据传送至上位机。
在一个实施例中,本申请中的一种基于PCIE的数据采集与传输系统可以接收来自上位机的控制信号。如果上位机生成一个调整数据发送速度的控制信号,则该控制信号由上位机发送,并通过光纤传送至PHY芯片23中,PHY芯片23对该光信号形式的控制信号进行转化,转化成为串行数据形式的控制信号,并将控制信号传送至第二FPGA单元22中。具体地,以太网IP核接口224接收到控制信号,并将控制信号转存至第二FIFO存储器223中,第二FIFO存储器223将控制信号传送至GTX接口221,并通过该接口将控制信号信号传送至PCIE接收单元21。PCIE接收单元21将控制信号通过PCIE接口传送至PCIE发送单元13。PCIE发送单元通过GTX接口122将控制信号传送至第一FPGA单元12中。FPGA单元可以根据控制信号调整数据发送的速度。通过此实施例中记载的方案,可以通过上位机控制本申请所述系统的数据发送的速度,由此,可以在一些对数据传输实时性要求较高的场景中,提高系统的数据发送速度,在一些对数据传输实时性要求较低的场景中,降低系统的数据发送速度,以免造成资源浪费。
在一个实施例中,如果上位机生成一个调整数据采样频率的控制信号,则该控制信号由上位机发送,并通过光纤传送至PHY芯片23中,PHY芯片23对该光信号形式的控制信号进行转化,转化成为串行数据形式的控制信号,并将控制信号传送至第二FPGA单元22中。具体地,以太网IP核接口224接收到控制信号,并将控制信号转存至第二FIFO存储器223中,第二FIFO存储器223将控制信号传送至GTX接口221,并通过该接口将控制信号信号传送至PCIE接收单元21。PCIE接收单元21将控制信号通过PCIE接口传送至PCIE发送单元13。PCIE发送单元通过GTX接口122将控制信号传送至第一FPGA单元12中。具体地,第一FPGA单元12将该控制信号转化为并行形式的控制信号,FIFO存储器转存该控制信号,并将控制信号通过并行接口传送至A/D转换单元11。A/D转换单元11可以根据控制信号调整数据采样的频率。通过此实施例中记载的方案,可以通过上位机控制本申请所述系统的数据采样的频率,由此,可以在一些对数据传输实时性要求较高的场景中,提高系统的数据采样频率,在一些对数据传输实时性要求较低的场景中,降低系统的数据采样频率,以免造成资源浪费。
在一个实施例中,如图4所示,本申请提供了一种基于PCIE的数据采集与传输方法,此种传输方法可以应用如上述任意一个实施例中所述的一种基于PCIE的数据采集与传输系统。具体包括:
S101、A/D转换单元采集数据,并将数据以并行的形式传送至第一FPGA单元。
具体地,A/D转换单元采集数据,该数据可以是数字信号形式的,此外,A/D转换单元也可以将采集到的模拟信号形式的数据转化为数字信号的形式。A/D转换单元可以通过并行接口与第一FPGA单元连接,以将采集到的数据以并行的方式传送至第一FPGA单元中。
S102、所述第一FPGA单元将所述数据以串行的形式传送至PCIE发送单元。
具体地,第一FPGA单元通过并行接口A/D转换单元连接,以接收由A/D转换单元采集到的数据。第一FPGA单元包括FIFO存储器、GTX接口,第一FPGA单元接收到数据后,将数据转换为串行形式,并存储到FIFO存储器中。FIFO存储器将存储的数据发送至GTX接口,以使得数据可以通过GTX接口传送至PCIE发送单元。需要说明的是,GTX接口可以发送数据也可以接受数据,通过GTX接口接受到的数据可以转存至第一FPGA单元中,以实现对第一FPGA单元进行控制,使第一FPGA单元可以改变工作模式。
S103、所述PCIE发送单元将所述数据通过PCIE接口传送至数据传输模块。
具体地,PCIE发送单元通过GTX接口接收由第一FPGA单元发送的数据,并将数据通过PCIE接口传送至数据传输模块,需要说明的是,PCIE发送单元及PCIE接口可以支持PCIE3.0规格的数据传输,有效保证了数据传输的速度。此外,PCIE发送单元还可以通过PCIE接口接收数据,PCIE发送单元还可以向GTX接口发送数据。
S104、所述数据传输模块将所述数据通过光纤传送至上位机。
具体地,数据传输模块可以包括:PCIE接收单元、第二FPGA单元、PHY芯片。PCIE接收单元通过PCIE接口接收由PCIE发送单元发送的数据。第二FPGA单元接收由PCIE接口接收的数据,并将数据传送至PHY芯片。PHY芯片可以接收来自第二FPGA单元的数据,PHY芯片将接收到的数据转化为光信号的形式,并通过光纤将光信号形式的数据传送至上位机。
本申请中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于设备和介质实施例而言,由于其基本相似于方法实施例,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
本申请实施例提供的设备和介质与方法是一一对应的,因此,设备和介质也具有与其对应的方法类似的有益技术效果,由于上面已经对方法的有益技术效果进行了详细说明,因此,这里不再赘述设备和介质的有益技术效果。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中,计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。按照本文中的界定,计算机可读介质不包括暂存电脑可读媒体(transitory media),如调制的数据信号和载波。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种基于PCIE的数据采集与传输系统,其特征在于,所述系统包括:数据采集模块、数据传输模块,所述数据采集模块与所述数据传输模块通过PCIE接口进行连接,所述数据采集模块包括:A/D转换单元、第一FPGA单元、PCIE发送单元;
所述A/D转换单元,与所述第一FPGA单元连接,用于采集数据,并将所述数据以并行的方式传送至所述第一FPGA单元;
所述第一FPGA单元,与所述PCIE发送单元连接,用于将所述数据以串行的形式传送至所述PCIE发送单元;
所述PCIE发送单元,与所述PCIE接口连接,用于将所述数据通过所述PCIE接口传送至所述数据传输模块;
所述数据传输模块,与所述PCIE接口连接,用于将所述数据通过光纤传送至上位机。
2.根据权利要求1所述的一种基于PCIE的数据采集与传输系统,其特征在于,所述数据传输模块包括:PCIE接收单元、第二FPGA单元、PHY芯片;
所述PCIE接收单元,与所述第二FPGA单元连接,用于通过所述PCIE接口接收所述数据,并将所述数据传送至所述第二FPGA单元;
所述第二FPGA单元,与所述PHY芯片连接,用于将所述数据传送至所述PHY芯片;
所述PHY芯片,与所述光纤连接,用于将所述数据转化为光信号的形式,并通过所述光纤将光信号形式的数据传送至上位机。
3.根据权利要求2所述的一种基于PCIE的数据采集与传输系统,其特征在于,所述第二FPGA模块包括第一GTX接口、第一FIFO存储器、第二FIFO存储器、以太网IP核接口;所述第一FIFO存储器的一个接口与所述GTX接口连接,另一个接口与所述以太网IP核接口连接,所述第二FIFO存储器的一个接口与所述GTX接口连接,另一个接口与所述以太网IP核接口连接;
所述GTX接口用于接收和/或发送相应数据;
所述以太网IP核接口用于接收和/或发送所述相应数据;
所述第一FIFO存储器用于转存由所述GTX接口接收的所述相应数据,并将所述相应数据传送至所述以太网IP核;
所述第二FIFO存储器用于转存由所述以太网IP核接收的所述相应数据,并将所述相应数据传送至所述GTX接口。
4.根据权利要求1所述的一种基于PCIE的数据采集与传输系统,其特征在于,所述第一FPGA模块包括第二GTX接口、第三FIFO存储器,所述第二GTX接口与所述第三FIFO存储器的一端连接;
所述第二GTX接口用于接收和/或发送相应数据;
所述第三FIFO存储器用于转存经过串行形式转换后的相应数据,并将所述数据传送至所述第二GTX接口。
5.根据权利要求4所述的一种基于PCIE的数据采集与传输系统,其特征在于,所述第一FPGA单元还用于,通过所述第二GTX接口接收控制信号,并根据所述控制信号调整数据发送速度。
6.根据权利要求4所述的一种基于PCIE的数据采集与传输系统,其特征在于,所述第一FPGA单元还用于,通过所述第二GTX接口接收控制信号,并将所述控制信号传送至所述A/D转换单元,其中,所述控制信号用于调整数据采样频率。
7.一种基于PCIE的数据采集与传输方法,其特征在于,应用如权利要求1-6中任意一项权利要求所述的基于PCIE的数据采集与传输系统进行数据采集与传输,所述方法包括:
A/D转换单元采集数据,并将数据以并行的形式传送至第一FPGA单元;
所述第一FPGA单元将所述数据以串行的形式传送至PCIE发送单元;
所述PCIE发送单元将所述数据通过PCIE接口传送至数据传输模块;
所述数据传输模块将所述数据通过光纤传送至上位机。
8.根据权利要求7所述的一种基于PCIE的数据采集与传输方法其特征在于,所述数据传输模块包括:PCIE接收单元、第二FPGA单元、PHY芯片,所述数据传输模块将所述数据通过光纤传送至上位机具体包括:
所述PCIE接收单元通过所述PCIE接口接收所述数据,并将所述数据传送至所述第二FPGA单元;
所述第二FPGA单元将所述数据传送至所述PHY芯片;
所述PHY芯片将所述数据转化为光信号的形式,并通过所述光纤将光信号形式的所述数据传送至所述上位机。
9.根据权利要求7所述的一种基于PCIE的数据采集与传输方法,其特征在于,所述方法还包括:
所述第一FPGA单元接收控制信号,所述控制信号由所述上位机生成,并通过所述数据传输模块传送至所述第一FPGA单元;
所述第一FPGA单元根据所述控制信号调整数据发送速度。
10.根据权利要求7所述的一种基于PCIE的数据采集与传输方法,其特征在于,所述方法还包括:
所述第一FPGA单元接收控制信号,所述控制信号由所述上位机生成,并通过所述数据传输模块传送至所述第一FPGA单元;
所述第一FPGA单元将所述控制信号传送至所述A/D转换单元,所述控制信号用于控制所述A/D转换单元调整数据采集频率。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110089633.4A CN112925733A (zh) | 2021-01-22 | 2021-01-22 | 一种基于pcie的数据采集与传输系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110089633.4A CN112925733A (zh) | 2021-01-22 | 2021-01-22 | 一种基于pcie的数据采集与传输系统及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112925733A true CN112925733A (zh) | 2021-06-08 |
Family
ID=76164969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110089633.4A Pending CN112925733A (zh) | 2021-01-22 | 2021-01-22 | 一种基于pcie的数据采集与传输系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112925733A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017118640A1 (en) * | 2016-01-08 | 2017-07-13 | Siemens Aktiengesellschaft | Field data transmission apparatus, method and system |
CN210428432U (zh) * | 2019-11-25 | 2020-04-28 | 浪潮集团有限公司 | 一种光纤转网口的高速数据采集装置 |
CN111143261A (zh) * | 2020-01-02 | 2020-05-12 | 云南大学 | 一种基于pcie高速数据采集系统 |
-
2021
- 2021-01-22 CN CN202110089633.4A patent/CN112925733A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017118640A1 (en) * | 2016-01-08 | 2017-07-13 | Siemens Aktiengesellschaft | Field data transmission apparatus, method and system |
CN210428432U (zh) * | 2019-11-25 | 2020-04-28 | 浪潮集团有限公司 | 一种光纤转网口的高速数据采集装置 |
CN111143261A (zh) * | 2020-01-02 | 2020-05-12 | 云南大学 | 一种基于pcie高速数据采集系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109558344B (zh) | 一种适用于网络传输的dma传输方法及dma控制器 | |
CN110704351A (zh) | 基于axi总线的主机设备数据传输扩展方法 | |
US10043220B2 (en) | Method, device and storage medium for data processing | |
CN106817388B (zh) | 虚拟机、宿主机获取数据的方法、装置及访问数据的系统 | |
CN102841869B (zh) | 一种基于fpga的多通道i2c控制器 | |
CN111488219A (zh) | 用于高速数据采集系统的以太网数据流记录方法 | |
CN110765206A (zh) | 一种数据同步系统、方法、装置、设备及存储介质 | |
JP2010045763A (ja) | 高速PCIe信号伝送装置及びその制御方法 | |
CN101303677B (zh) | 一种直接存储器访问控制方法、系统及控制器 | |
CN101741866A (zh) | 一种在线存储系统及方法 | |
CN112925733A (zh) | 一种基于pcie的数据采集与传输系统及方法 | |
CN111475434A (zh) | 一种基于片上网络的多层次数据采集方法 | |
CN106549869A (zh) | 数据包处理方法及装置 | |
US20170257518A1 (en) | Data processing apparatus, method for controlling data processing apparatus, and storage medium | |
CN110958278B (zh) | 基于api网关实现的数据处理方法、系统和api网关 | |
CN112882972A (zh) | 基于fpga的数据传输的方法、装置、设备及存储介质 | |
JP2996179B2 (ja) | Pciバス・システム | |
CN116467081A (zh) | 数据处理方法、装置、设备及计算机可读存储介质 | |
CN114564430A (zh) | 转换装置、转换设备及转换方法 | |
CN107564265A (zh) | 一种高速传输的lxi数据采集器及其工作方法 | |
CN113342724A (zh) | 一种基于fpga的数据传输方法与装置 | |
TW421752B (en) | Terminal pin connector and easy-operation terminal | |
CN117112596A (zh) | 数据处理方法、装置、设备及计算机可读存储介质 | |
CN111464411B (zh) | 车载终端采集数据的配置方法及装置 | |
CN109829394B (zh) | 屏下指纹芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210608 |
|
RJ01 | Rejection of invention patent application after publication |