CN112910809A - 信号均衡装置及方法 - Google Patents

信号均衡装置及方法 Download PDF

Info

Publication number
CN112910809A
CN112910809A CN201911133068.6A CN201911133068A CN112910809A CN 112910809 A CN112910809 A CN 112910809A CN 201911133068 A CN201911133068 A CN 201911133068A CN 112910809 A CN112910809 A CN 112910809A
Authority
CN
China
Prior art keywords
input signal
signal
equalizer
feedforward equalizer
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911133068.6A
Other languages
English (en)
Other versions
CN112910809B (zh
Inventor
吴淙恩
李政宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911133068.6A priority Critical patent/CN112910809B/zh
Publication of CN112910809A publication Critical patent/CN112910809A/zh
Application granted granted Critical
Publication of CN112910809B publication Critical patent/CN112910809B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明包含一种信号均衡装置及信号均衡方法。通道长度估测电路判断输入信号的传输通道长度，使处理电路获取预设前馈均衡器参数。前馈均衡器根据运行前馈均衡器参数均衡输入信号。自动增益电路根据误差信号放大输入信号。信号叠加电路叠加放大输入信号与反馈调整信号产生叠加输入信号。数据切分器对叠加输入信号依参考阈值产生数据切分结果及误差信号。反馈均衡器根据运行反馈均衡器参数均衡数据切分结果产生反馈调整信号。前馈及反馈均衡器持续更新均衡器参数，使得通道频率选择性衰减效应产生的信号间干扰噪声迅速地被消除，提升系统信号噪声比。

Description

信号均衡装置及方法
技术领域
本发明涉及信号均衡技术，尤其涉及一种信号均衡装置及方法。
背景技术
在千兆位元以太网络中，因为通道频率选择性衰减(frequencyselectivefading)的效应，接收器会受到很大的信号间干扰(Inter-symbolinterference；ISI)，导致系统的信号噪声比下降。因此，接收器常设置有均衡器，以对信号间干扰进行消除。
在连线过程中，均衡器必须花一段时间来让系数进行收敛，才能达到优选的信号间干扰消除技术效果。然而，现存的技术中，在实时运行下收敛时间过长将会造成信号间干扰噪声迟迟无法下降。均衡器运行过程中也容易和回音消除器、反馈均衡器以及频率相位回复器因为互动的关系而导致更长的收敛时间或是无法收敛，而使信号噪声比(signal-to-noise ratio)更加恶化。
发明内容
鉴于现有技术的问题，本发明的一目的在于提供一种信号均衡装置及方法，以改善现有技术。
本发明的一目的在于提供一种信号均衡装置及方法，快速地使前馈均衡器的运行前馈均衡器参数收敛，达到迅速降低信号间干扰噪声的技术效果。
本发明包含一种信号均衡装置，其一实施例包含：通道长度估测电路、处理电路、前馈均衡器、自动增益控制电路、信号叠加电路、数据切分器以及反馈均衡器。通道长度估测电路配置以接收输入信号，进一步根据输入信号在不同频率上的响应强度比例判断输入信号所经的传输通道长度。处理电路配置以根据传输通道长度，自预存对照数据中获取对应的一组预设前馈均衡器参数，其中预存对照数据配置以存储多个通道长度与多组前馈均衡器参数的对应关系。前馈均衡器(feedforward equalizer)配置以根据一组运行前馈均衡器参数，对输入信号进行均衡处理，以产生均衡后输入信号。自动增益控制电路配置以根据误差信号调整增益，并根据增益对均衡后输入信号进行放大，产生放大输入信号。信号叠加电路配置以将放大输入信号与反馈调整信号进行叠加，以产生叠加输入信号。数据切分器(data slicer)配置以根据叠加输入信号，依多个参考阈值进行数据切分产生数据切分结果以及相对参考阈值的误差信号。反馈均衡器(feedback equalizer)根据一组运行反馈均衡器参数，对数据切分结果进行均衡处理，以产生反馈调整信号。其中处理电路配置以将前馈均衡器的该组运行前馈均衡器参数设置为该组预设前馈均衡器参数，起始对输入信号进行均衡处理，且前馈均衡器持续根据输入信号以及误差信号更新该组运行前馈均衡器参数，反馈均衡器配置以持续根据数据切分结果以及误差信号更新该组运行反馈均衡器参数。
本发明还包含一种信号均衡方法，应用于信号均衡装置中，其一实施例包含下列步骤：使通道长度估测电路接收输入信号，进一步根据输入信号在不同频率上的响应强度比例判断输入信号所经的传输通道长度；使处理电路根据传输通道长度，自预存对照数据中获取对应的一组预设前馈均衡器参数，其中预存对照数据存储多个通道长度与多组前馈均衡器参数的对应关系；使前馈均衡器根据一组运行前馈均衡器参数，对输入信号进行均衡处理，以产生均衡后输入信号；使自动增益控制电路根据误差信号调整增益，并根据增益对均衡后输入信号进行放大，产生放大输入信号；使信号叠加电路将放大输入信号与反馈调整信号进行叠加，以产生叠加输入信号；使数据切分器根据叠加输入信号，依多个参考阈值进行数据切分产生数据切分结果以及相对参考阈值的误差信号；使反馈均衡器根据一组运行反馈均衡器参数，对数据切分结果进行均衡处理，以产生反馈调整信号；使前馈均衡器的该组运行前馈均衡器参数设置为该组预设前馈均衡器参数，起始对输入信号进行均衡处理，且使前馈均衡器持续根据输入信号以及误差信号更新该组运行前馈均衡器参数；以及使反馈均衡器持续根据数据切分结果以及误差信号更新该组运行反馈均衡器参数。
有关本发明的特征、实作与技术效果，兹配合附图作优选实施例详细说明如下。
附图说明
图1显示本发明的一实施例中，一种信号均衡装置的方框图；
图2显示本发明的一实施例中，前馈均衡器的方框图；
图3显示本发明的一实施例中，一种信号均衡方法的流程图。
符号说明
100 信号均衡装置
110 前端接收电路
120 噪声消除电路
130 通道长度估测电路
140 处理电路
150 前馈均衡器
160 自动增益控制电路
170 信号叠加电路
180 数据切分器
190 反馈均衡器
200A-200E 延迟单元
210A-210E 乘法器
220 加法器
300 信号均衡方法
S310～S390 步骤
Ain 前端输入信号
CL 传输通道长度
dcf1-dcf5 预设前馈均衡器参数
Dein 放大输入信号
Dein’ 叠加输入信号
Deon 均衡后输入信号
Der 误差信号
Dfe 反馈调整信号
Din 数字形式的输入信号
Dino 经过回音及串音噪声消除的输入信号
Dino1-Dino5 延迟输入信号
Dsl 数据切分结果
ocb1-ocb5 运行反馈均衡器参数
ocf1-ocf5 运行前馈均衡器参数
RD 预存对照数据
V1-V5 参考阈值
具体实施方式
本发明的一目的在于提供一种信号均衡装置及方法，快速地使前馈均衡器的运行前馈均衡器参数收敛，达到迅速降低信号间干扰噪声的技术效果。
请参照图1。图1为本发明的一实施例中，一种信号均衡装置100的方框图。于一实施例中，信号均衡装置100设置于一个例如，但不限于千兆位元(Gigabyte)以太网络的通信系统的接收器(receiver)中，以对所接收的信号进行均衡。更详细地说，信号均衡装置100可对于通过具有频率选择效应的通道产生的信号的前响应(pre-cursors)及/或后响应(post-cursors)进行消除，达到抑制信号间干扰噪声，提升信号噪声比的技术效果。
信号均衡装置100包含：前端接收电路110、噪声消除电路120、通道长度估测电路130、处理电路140、前馈均衡器(feedforward equalizer)150、自动增益控制电路160、信号叠加电路170、数据切分器(data slicer)180以及反馈均衡器190。
前端接收电路110配置以接收模拟形式的前端输入信号Ain，以对前端输入信号Ain进行模拟处理程序以及模拟至数字转换，产生数字形式的输入信号Din。于一实施例中，模拟处理程序可包含例如，但不限于滤波、模拟阶段的增益放大或其他可能的模拟处理。
接着，噪声消除电路120配置以对前端接收电路110产生的输入信号Din进行回音及串音噪声消除，以使通道长度估测电路130接收经过回音及串音噪声消除电路的输入信号Dino。
通道长度估测电路130配置以接收输入信号Dino，进一步根据输入信号Dino在不同频率上的响应强度比例判断输入信号Dino所经的传输通道长度CL。更详细地说，于一实施例中，当千兆位元以太网络的连线规范以cat5E为准时，基于其信号传输的符号率(symbol rate)与频率间成比例的特性，通道长度估测电路130可通过例如，但不限于离散傅里叶转换(discreteFourier Transform)产生输入信号Dino分别在第一频率及第二频率的第一频率响应及第二频率响应，并由第一及第二频率响应的比值，进一步计算出输入信号Dino所经的传输通道长度CL。
处理电路140配置以根据传输通道长度CL，自预存对照数据RD中所存储的多组前馈均衡器参数获取对应的一组预设前馈均衡器参数dcf1-dcf5。
于一实施例中，预存对照数据RD可存储于例如，但不限于信号均衡装置100所包含的存储电路(未示出)中。预存对照数据RD配置以存储多个通道长度与多组前馈均衡器参数的对应关系。处理电路140可通过此对应关系，根据通道长度估测电路130判断的传输通道长度CL获取对应的一组预设前馈均衡器参数dcf1-dcf5。
前馈均衡器150配置以根据一组运行前馈均衡器参数ocf1-ocf5，对输入信号Dino进行均衡处理，以消除输入信号Dino的前响应。于一实施例中，处理电路140配置以将前馈均衡器150的该组运行前馈均衡器参数ocf1-ocf5设置为该组预设前馈均衡器参数dcf1-dcf5，起始对输入信号Dino进行均衡处理，以产生均衡后输入信号Deon。
请参照图2。图2为本发明一实施例中，前馈均衡器150的方框图。前馈均衡器150包含：延迟单元200A-200E、乘法器210A-210E以及加法器220。
于一实施例中，延迟单元200A-200E是按序串联，以分别对输入信号Dino进行延迟产生延迟输入信号Dino1-Dino5。
乘法器210A-210E分别对应延迟单元200A-200E设置，并配置以根据以该组运行前馈均衡器参数ocf1-ocf5，与延迟输入信号Dino1-Dino5分别相乘。
接着，加法器220将上述乘法器210A-210E的相乘结果相加，以产生均衡后输入信号Deon。更详细地说，均衡后输入信号Deon可由下式表示：
Deon＝Dino1×ocf1+Dino2×ocf2+Dino3×ocf3+Dino4×ocf4+Dino5×ocf5(式1)。
需注意的是，上述前馈均衡器150的结构，以及各元件以及该组运行前馈均衡器参数包含的参数数目仅为一范例。于其他实施例中，前馈均衡器150可由其他结构实现，且元件以及参数的数目可为其他数值。
自动增益控制电路160配置以根据均衡后输入信号Deon与误差信号Der调整增益，并根据增益对均衡后输入信号Deon进行放大，产生放大输入信号Dein。进一步地，信号叠加电路170配置以将放大输入信号Dein与反馈调整信号Dfe进行叠加，以产生叠加输入信号Dein’。
数据切分器180配置以接收叠加输入信号Dein’，并依多个参考阈值进行数据切分，产生数据切分结果Dsl以及相对参考阈值的误差信号Der。
于一实施例中，数据切分器180将叠加输入信号Dein’与参考阈值进行比较，以决定与叠加输入信号Dein’最接近的其中一个参考阈值，并将此最接近参考阈值作为数据切分结果Dsl。数据切分器180将数据切分结果Dsl输出给信号均衡装置100的下一级电路。进一步地，数据切分器180使叠加输入信号Dein’与最接近参考阈值的差值作为误差信号Der。
举例而言，如参考阈值的数目为五个，分别为V1-V5。当数据切分器180进行比较后，判断叠加输入信号Dein’最接近参考阈值V5，则数据切分器180使参考阈值V5作为数据切分结果Dsl，并使参考阈值V5与叠加输入信号Dein’的差值作为误差信号Der。
需注意的是，上述参考阈值的数目仅为一范例。于其他实施例中，参考阈值的数目可为其他数值。
反馈均衡器190配置以根据一组运行反馈均衡器参数ocb1-ocb5，对数据切分结果Dsl进行均衡处理，以产生反馈调整信号Dfe，并如先前所述，由信号叠加电路170将反馈调整信号Dfe与放大输入信号Dein进行叠加，以消除输入信号Dein的后响应。于一实施例中，反馈均衡器190可具有与前馈均衡器150类似的结构与运行方式，因此不再赘述。
于一实施例中，数据切分器180所产生的误差信号Der除用以反馈给自动增益控制电路160据以调整增益外，亦可反馈至前馈均衡器150以及反馈均衡器190，以分别使前馈均衡器150以及反馈均衡器190根据误差信号Der更新该组运行前馈均衡器参数ocf1-ocf5以及该组运行反馈均衡器参数ocb1-ocb5。
以前馈均衡器150为例，前馈均衡器150在依据该组预设前馈均衡器参数dcf1-dcf5起始对输入信号Dino进行均衡处理后，可根据在运行中持续接收的输入信号Dino以及持续接收的误差信号Der更新该组运行前馈均衡器参数ocf1-ocf5。
于一实施例中，前馈均衡器150是通过最小平方演算法更新该组运行前馈均衡器参数ocf1-ocf5，并依照下式进行运算：
ocfm,n＝ocfm,n-1+u×xn-1×en-1 (式2)。
其中，ocfm,n为第n个时间点的第m个运行前馈均衡器参数。ocfm,n-1为第n-1个时间点的第m个运行前馈均衡器参数。u为可调的阶数，用以决定(式2)对于运行前馈均衡器参数调整的速度。当u愈大时，每次的调整幅度将愈大。xn-1为输入信号Dino的大小。en-1为误差信号Der的大小。
因此，前馈均衡器150可通过上述的方式，实时地因应输入信号Dino的状况调整各个运行前馈均衡器参数ocf1-ocf5，使信号均衡装置100对于传输通道前响应的消除更为精确。
类似地，反馈均衡器190亦可通过上述的最小平方演算法，根据在运行中持续接收的数据切分结果Dsl以及持续接收的误差信号Der更新该组运行反馈均衡器参数ocb1-ocb5。
以下将针对预存对照数据RD的建立进行更详细的说明。
预存对照数据RD的建立，可通过在离线(offline)状态下预先测量不同长度的传输通道的响应，并进行相应的计算而得。
于一范例中，对应不同传输通道长度的各组前馈均衡器参数，可根据对应的预先测量通道响应以及所需响应结果计算产生。举例而言，对应一个传输通道长度的预先测量通道响应、一组前馈均衡器参数以及所需响应结果之间的关系，可由下式表示：
Figure BDA0002278849900000071
其中，式(3)等式左侧的矩阵中，各行(row)按序表示连续五个时间点上的预先测量通道响应，且各行的五个项目(entry)按序对应例如图2示出的延迟输入信号Dino1-Dino5。举例而言，第一行是对应于第一个时间点，且延迟输入信号Dino1-Dino5的值分别是r0、0、0、0、0。而第二行是对应于第二个时间点，且延迟输入信号Dino1-Dino5的值分别是r1、r0、0、0、0。以此类推。
式(3)等式左侧的一维向量是一组未知的前馈均衡器参数cf1-cf5。式(3)等式右侧的一维向量则是所需响应结果，可依需求设置。于本实施例中的式(3)中，所需响应结果是希望在第四个项目具有最大的响应强度。
因此，依照式(3)，各行对应的预先测量通道响应，在与未知的前馈均衡器参数cf1-cf5相乘后，将产生所需响应结果。因此，在预先测量通道响应与所需响应结果均为已知的状况下，将可计算产生对应的运行前馈均衡器参数cf1-cf5。经过多次针对不同传输通道长度的通道响应进行测量与式(3)的计算后，多组运行前馈均衡器参数cf1-cf5可计算产生并存储于预存对照数据RD中，由处理电路140获取为预设前馈均衡器参数dcf1-dcf5。
于一实施例中，预存对照数据RD可通过查找表或曲线的形式，存储通道长度与前馈均衡器参数cf1-cf5的对应关系。
当预存对照数据RD以查找表实现时，存储的是离散的信息。处理电路140可例如，但不限于根据预存对照数据RD所存储的通道长度中，最接近传输通道长度CL者来进行查找，获取一组预设前馈均衡器参数dcf1-dcf5。
而当预存对照数据RD以曲线实现时，存储的是连续的信息。于一实施例中，不同的预设前馈均衡器参数dcf1-dcf5可具有不同的对应曲线，以使处理电路140分别直接根据传输通道长度CL，查找曲线上对应的预设前馈均衡器参数dcf1-dcf5。各个曲线的建构可依据离散的信息进行线性化来产生曲线。
因此，本发明的信号均衡装置100可通过通道长度估测电路130根据输入信号Dino迅速判断传输通道长度CL，并由处理电路140根据传输通道长度CL，在预存对照数据RD中获取对应的一组预设前馈均衡器参数dcf1-dcf5，使前馈均衡器150将运行前馈均衡器参数ocf1-ocf5设置为预设前馈均衡器参数dcf1-dcf5，起始对输入信号Dino进行均衡处理，再随着信号均衡装置100运行更新运行前馈均衡器参数ocf1-ocf5。
这样的设计方式，将可使运行前馈均衡器参数ocf1-ocf5快速地收敛，迅速降低对应的噪声，避免收敛速度过慢的情形下，信号长时间不稳定造成较差的信号噪声比表现。
需注意的是，图1所示出的信号均衡装置100的架构仅为一范例。于其他实施例中，部分电路元件例如前端接收电路110、噪声消除电路120、自动增益控制电路160、信号叠加电路170以及反馈均衡器190可在不影响前馈均衡器150的运行的情形下，选择性地设置或是移除。
请参照图3。图3为本发明一实施例中，一种信号均衡方法300的流程图。
除前述装置外，本发明还公开一种信号均衡方法300，应用于例如，但不限于图1的信号均衡装置100中。信号均衡方法300的一实施例如图3所示，包含下列步骤：
S310：使通道长度估测电路130接收输入信号Dino，进一步根据输入信号Dino在不同频率上的响应强度比例判断输入信号Dino所经的传输通道长度CL。
S320：使处理电路140根据传输通道长度CL，自预存对照数据RD中获取对应的一组预设前馈均衡器参数dcf1-dcf5。其中，预存对照数据RD配置以存储多个通道长度与多组前馈均衡器参数的对应关系。
S330：使前馈均衡器150的一组运行前馈均衡器参数ocf1-ocf5设置为该组预设前馈均衡器参数dcf1-dcf5，起始对输入信号Dino进行均衡处理，以产生均衡后输入信号Deon。
S340：使自动增益电路160根据误差信号Der调整增益，并根据增益对均衡后输入信号Deon进行放大，产生放大输入信号Dein。
S350：使信号叠加电路170将放大输入信号Dein与反馈调整信号Dfe进行叠加，以使数据切分器180接收叠加输入信号Dein’。
S360：使数据切分器180根据叠加输入信号Dein’，依多个参考阈值V1-V5进行数据切分产生数据切分结果Dsl以及相对参考阈值V1-V5的误差信号Der。
S370：使反馈均衡器190根据一组运行反馈均衡器参数ocb1-ocb5，对数据切分结果Dsl进行均衡处理，以产生反馈调整信号Dfe。
S380：使前馈均衡器150持续根据输入信号Dino以及误差信号Der更新该组运行前馈均衡器参数ocf1-ocf5。
S390：使反馈均衡器190持续根据数据切分结果Dsl以及误差信号Der更新该组运行反馈均衡器参数ocb1-ocb5。
需注意的是，上述的实施方式仅为一范例。于其他实施例中，本领域的技术人员当可在不违背本发明的构思下进行变动。
综合上述，本发明中的信号均衡装置及方法可快速地使前馈均衡器的运行前馈均衡器参数收敛，既可迅速降低对应的信号间干扰噪声，进而迅速提升信号噪声比的表现。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种信号均衡装置，包含：
一通道长度估测电路，配置以接收一输入信号，进一步根据该输入信号在不同频率上的一响应强度比例判断该输入信号所经的一传输通道长度；
一处理电路，配置以根据该传输通道长度，自一预存对照数据中获取对应的一组预设前馈均衡器参数，其中该预存对照数据配置以存储多个通道长度与多组前馈均衡器参数的一对应关系；
一前馈均衡器，配置以根据一组运行前馈均衡器参数，对该输入信号进行均衡处理，以产生一均衡后输入信号；
一自动增益控制电路，配置以根据一误差信号调整一增益，并根据该增益对该均衡后输入信号进行放大，产生一放大输入信号；
一信号叠加电路，配置以将该放大输入信号与一反馈调整信号进行叠加，以产生一叠加输入信号；
一数据切分器，配置以根据该叠加输入信号，依多个参考阈值进行数据切分产生一数据切分结果以及相对所述参考阈值的该误差信号；
一反馈均衡器，配置以根据一组运行反馈均衡器参数，对该数据切分结果进行均衡处理，以产生该反馈调整信号；以及
其中该处理电路配置以将该前馈均衡器的该组运行前馈均衡器参数设置为该组预设前馈均衡器参数，起始对该输入信号进行均衡处理，且该前馈均衡器持续根据该输入信号以及该误差信号更新该组运行前馈均衡器参数，该反馈均衡器配置以持续根据该数据切分结果以及该误差信号更新该组运行反馈均衡器参数。
2.如权利要求1所述的信号均衡装置，还包含：
一前端接收电路，配置以接收模拟形式的一前端输入信号，以对该前端输入信号进行一模拟处理程序以及一模拟至数字转换，产生数字形式的该输入信号；以及
一噪声消除电路，配置以对该前端接收电路产生的该数字形式的该输入信号进行一回音及串音噪声消除，以使该通道长度估侧电路以及该前馈均衡器接收经过该回音及串音噪声消除的该输入信号。
3.如权利要求1所述的信号均衡装置，其中该预存对照数据是通过一查找表或一曲线的形式存储该对应关系。
4.如权利要求1所述的信号均衡装置，其中该组预设前馈均衡器参数是根据该传输通道长度下的多个预先测量通道响应以及一所需响应结果计算产生。
5.如权利要求1所述的信号均衡装置，其中该组预设前馈均衡器参数是由该传输通道长度下的多个预先测量通道响应以及一所需响应结果的一关系式计算产生。
6.如权利要求1所述的信号均衡装置，其中该前馈均衡器以及该反馈均衡器配置以通过一最小平方演算法更新该组运行前馈均衡器参数以及该组运行反馈均衡器参数。
7.如权利要求1所述的信号均衡装置，其中该数据切分器使所述参考阈值中最接近该叠加输入信号的一最接近参考阈值作为该数据切分结果，并使该叠加输入信号与该最接近参考阈值的一差值作为该误差信号。
8.一种信号均衡方法，应用于一信号均衡装置中，包含：
使一通道长度估测电路接收一输入信号，进一步根据该输入信号在不同频率上的一响应强度比例判断该输入信号所经的一传输通道长度；
使一处理电路根据该传输通道长度，自一预存对照数据中获取对应的一组预设前馈均衡器参数，其中该预存对照数据配置以存储多个通道长度与多组前馈均衡器参数的一对应关系；
使一前馈均衡器的一组运行前馈均衡器参数设置为该组预设前馈均衡器参数，对该输入信号进行均衡处理，以产生一均衡后输入信号；
使一自动增益控制电路根据一误差信号调整一增益，并根据该增益对该均衡后输入信号进行放大，产生一放大输入信号；
使一信号叠加电路将该放大输入信号与一反馈调整信号进行叠加，以产生一叠加输入信号；
使一数据切分器根据该叠加输入信号，依多个参考阈值进行数据切分产生一数据切分结果以及相对所述参考阈值的该误差信号；
使一反馈均衡器根据运行反馈均衡器参数对数据切分结果进行均衡处理，以产生该反馈调整信号；
使该前馈均衡器的该组运行前馈均衡器参数设置为该组预设前馈均衡器参数，起始对该输入信号进行均衡处理，且使该前馈均衡器持续根据该输入信号以及该误差信号更新该组运行前馈均衡器参数；以及
使该反馈均衡器配置以持续根据该数据切分结果以及该误差信号更新该组运行反馈均衡器参数。
9.如权利要求8所述的信号均衡方法，还包含：
使一前端接收电路接收模拟形式的一前端输入信号，以对该前端输入信号进行一模拟处理程序以及一模拟至数字转换，产生数字形式的该输入信号；以及
使一噪声消除电路对该前端接收电路产生的该数字形式的该输入信号进行一回音及串音噪声消除，以使该通道长度估侧电路以及该前馈均衡器接收经过该回音及串音噪声消除的该输入信号。
10.如权利要求8所述的信号均衡方法，其中该预存对照数据是通过一查找表或一曲线的形式存储该对应关系。
CN201911133068.6A 2019-11-19 2019-11-19 信号均衡装置及方法 Active CN112910809B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911133068.6A CN112910809B (zh) 2019-11-19 2019-11-19 信号均衡装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911133068.6A CN112910809B (zh) 2019-11-19 2019-11-19 信号均衡装置及方法

Publications (2)

Publication Number Publication Date
CN112910809A true CN112910809A (zh) 2021-06-04
CN112910809B CN112910809B (zh) 2023-12-15

Family

ID=76103433

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911133068.6A Active CN112910809B (zh) 2019-11-19 2019-11-19 信号均衡装置及方法

Country Status (1)

Country Link
CN (1) CN112910809B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289063B1 (en) * 1998-09-02 2001-09-11 Nortel Networks Limited QAM receiver with improved immunity to crosstalk noise
CN1612477A (zh) * 2003-10-30 2005-05-04 索尼株式会社 自适应均衡器、解码装置和误差检测装置
WO2009080840A1 (es) * 2007-12-20 2009-07-02 Sidsa (Semiconductores Investigación Y Diseño, S.A.) Método para implementar la estimación de ruido en un sistema digital de comunicaciones con ecualización de canal
CN101527697A (zh) * 2009-03-16 2009-09-09 上海高清数字科技产业有限公司 时域自适应均衡器及其均衡方法
US20110211842A1 (en) * 2005-10-03 2011-09-01 Agazzi Oscar E High-Speed Receiver Architecture
CN106713194A (zh) * 2015-11-12 2017-05-24 晨星半导体股份有限公司 决策回授均衡器及其控制方法
US9712349B1 (en) * 2016-02-23 2017-07-18 Huawei Technologies Co., Ltd. FFE-aided CDR to calibrate phase offset and enhance gain in baud rate sampling phase detector

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289063B1 (en) * 1998-09-02 2001-09-11 Nortel Networks Limited QAM receiver with improved immunity to crosstalk noise
CN1612477A (zh) * 2003-10-30 2005-05-04 索尼株式会社 自适应均衡器、解码装置和误差检测装置
US20110211842A1 (en) * 2005-10-03 2011-09-01 Agazzi Oscar E High-Speed Receiver Architecture
WO2009080840A1 (es) * 2007-12-20 2009-07-02 Sidsa (Semiconductores Investigación Y Diseño, S.A.) Método para implementar la estimación de ruido en un sistema digital de comunicaciones con ecualización de canal
CN101527697A (zh) * 2009-03-16 2009-09-09 上海高清数字科技产业有限公司 时域自适应均衡器及其均衡方法
CN106713194A (zh) * 2015-11-12 2017-05-24 晨星半导体股份有限公司 决策回授均衡器及其控制方法
US9712349B1 (en) * 2016-02-23 2017-07-18 Huawei Technologies Co., Ltd. FFE-aided CDR to calibrate phase offset and enhance gain in baud rate sampling phase detector
CN109076032A (zh) * 2016-02-23 2018-12-21 华为技术有限公司 校准相位偏移并提高波特率采样检相器增益的ffe辅助cdr

Also Published As

Publication number Publication date
CN112910809B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
US5481564A (en) Received data adjusting device
JP2669393B2 (ja) 干渉波除去装置
US9374170B2 (en) Optical receiving device
US6289045B1 (en) Training method in a time domain equalizer and a digital data transmission apparatus including an improved training apparatus
JPH1198066A (ja) 復調器及び復調方法
JPH06216816A (ja) 等化後選択合成ダイバーシチ受信方式
US6829296B1 (en) Spectrally flat time domain equalizer and methods
CN111245499B (zh) 基于预整形的时域并行分数间隔均衡器及均衡方法
US20050232347A1 (en) Apparatus and method for noise enhancement reduction in an adaptive equalizer
CN109981500B (zh) 一种信号处理的方法及信号处理装置
US20200052934A1 (en) Decision feedback equalization processing device and method
Mohammadian et al. Deep learning-based phase noise compensation in multicarrier systems
JPWO2018074251A1 (ja) 信号処理装置、信号処理方法、並びにプログラム
US6859508B1 (en) Four dimensional equalizer and far-end cross talk canceler in Gigabit Ethernet signals
CN111030758A (zh) 带有稀疏约束的自适应零吸引因子盲判决反馈均衡算法
CN112910809B (zh) 信号均衡装置及方法
TWI748280B (zh) 訊號等化裝置及方法
US8644369B1 (en) Equalizer adaptation for heavily compressed or clipped communications signals
WO2021249650A1 (en) A device and a method for cancelling noise in a communication system
US20060029126A1 (en) Apparatus and method for noise enhancement reduction in an adaptive equalizer
US11290306B2 (en) Signal processing devices and signal processing methods
KR20050000748A (ko) 디지털 방송 수신기의 등화 장치 및 등화 방법
Fan et al. Fast blind equalization with two-stage single/multilevel modulus and DD algorithm for high order QAM cable systems
JP5257008B2 (ja) 適応等化器およびタップ係数制御方法
KR20070061244A (ko) 피드백 필터를 선택적으로 이용하는 결정 궤환 등화 장치및 그 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant