CN112888019B - 数据发送方法、数据接收方法、芯片、调制解调器及终端 - Google Patents

Abstract

本申请实施例公开了一种数据发送方法、数据接收方法、芯片、调制解调器及终端，属于芯片技术领域。该方法包括：获取至少一路原始数据流的总传输速率；基于总传输速率和速率功率曲线，确定目标通道数量，速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，目标通道数量小于等于数据发送端与数据接收端之间数据传输接口的传输通道总数；通过目标通道数量的传输通道向数据接收端传输数据流，其中，各条传输通道的传输速率相同，且通过目标通道数量的传输通道进行数据流传输的传输功耗最低。应用于芯片数据传输场景，在不影响数据传输的前提下，通过动态调整传输通道的使用数量，实现数据传输的最低功耗，有助于延长终端的续航时间。

Description

数据发送方法、数据接收方法、芯片、调制解调器及终端

技术领域

本申请实施例涉及芯片技术领域，特别涉及一种数据发送方法、数据接收方法、芯片、调制解调器及终端。

背景技术

随着通信技术的不断发展，多进多出(Multiple-In Multiple-Out，MIMO)和载波聚合等技术被广泛应用于通信系统。

随着MIMO和载波聚合技术的引入，在多天线端口、大带宽的工作场景下，终端中基带芯片与射频芯片之间的数据传输速率也大幅度提高。当通过单路传输通道进行数据时，为了实现高速率数据传输，数据传输接口需要极高的工作频率，进而带来极高的功率消耗，导致终端的续航时间较短。

发明内容

本申请实施例提供了一种数据发送方法、数据接收方法、芯片、调制解调器及终端。所述技术方案包括：

一方面，本申请实施例提供了一种数据发送方法，所述方法用于数据发送端，所述方法包括：

获取至少一路原始数据流的总传输速率；

基于所述总传输速率和速率功率曲线，确定目标通道数量，所述速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，所述目标通道数量小于等于所述数据发送端与数据接收端之间数据传输接口的传输通道总数，且所述传输通道总数大于等于2；

通过所述目标通道数量的传输通道向所述数据接收端传输数据流，其中，各条传输通道的传输速率相同，且通过所述目标通道数量的传输通道进行数据流传输的传输功耗最低。

另一方面，本申请实施例提供了一种数据接收方法，所述方法用于数据接收端，所述方法包括：

通过所述目标通道数量的传输通道接收数据发送端传输的数据流，其中，各条传输通道的传输速率相同，且通过所述目标通道数量的传输通道进行数据流传输的传输功耗最低，所述目标通道数量由所述数据发送端基于至少一路原始数据流的总传输速率以及速率功率曲线确定得到，所述速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，所述目标通道数量小于等于所述数据发送端与数据接收端之间数据传输接口的传输通道总数，且所述传输通道总数大于等于2；

将接收到的数据流还原为至少一路所述原始数据流。

另一方面，本申请实施例提供了一种基带芯片，所述基带芯片用于实现如上述方面所述的数据发送方法，或，实现如上述方面所述的数据接收方法。

另一方面，本申请实施例提供了一种射频芯片，所述射频芯片用于实现如上述方面所述的数据发送方法，或，实现如上述方面所述的数据接收方法。

另一方面，本申请实施例提供了一种调制解调器，所述调制解调器中包括基带芯片和射频芯片，所述基带芯片和所述射频芯片之间通过数据传输接口进行数据传输；

所述基带芯片用于实现如上述方面所述的数据发送方法，所述射频芯片用于实现如上述方面所述的数据接收方法；或，

所述基带芯片用于实现如上述方面所述的数据接收方法，所述射频芯片用于实现如上述方面所述的数据发送方法。

另一方面，本申请实施例提供了一种终端，所述终端中设置有如上述方面所述的调制解调器。

本申请实施例提供的技术方案至少包括如下有益效果：

本申请实施例中，数据发送端通过数据传输接口向数据接收端传输数据流前，首先根据原始数据流的总传输速率，以及表征单传输通道下传输速率与功率之间关系的速率功率曲线确定目标通道数量，从而通过目标通道数量的传输通道向接收端传输数据流，以达到最低传输功耗；将本申请实施例提供方案应用于基带芯片和射频芯片之间的数据传输场景，在不影响数据传输的前提下，芯片可以通过动态调整传输通道的使用数量，实现数据传输的最低功耗，有助于延长终端的续航时间。

附图说明

图1示出了本申请一个示例性实施例提供的数据发送方法的流程图；

图2是本申请一个示例性实施例示出的速率功率曲线；

图3示出了本申请一个示例性实施例提供的数据接收方法的流程图；

图4示出了本申请另一个示例性实施例提供的数据发送方法的流程图；

图5是通过单路和两路传输通道进行数据传输时的速率功率曲线；

图6是通过单路和三路传输通道进行数据传输时的速率功率曲线；

图7是不同并行传输通道数量下数据传输功率效率的示意图；

图8示出了本申请另一个示例性实施例提供的数据发送方法的流程图；

图9是本申请一个示例性实施例示出的数据传输过程的示意图；

图10是本申请另一个示例性实施例示出的数据传输过程的示意图；

图11是本申请另一个示例性实施例示出的数据传输过程的示意图；

图12示出了本申请另一个示例性实施例提供的数据发送方法的流程图；

图13示出了本申请一个示例性实施例提供的终端的结构方框图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

在当前的芯片制造工艺下，芯片中基本单元晶体管的动态功耗、工作电压以及工作频率的关系可以大致表示为：P＝CV²f，其中，P为动态功耗(功率)，C为常数，V为工作电压，f为工作频率。且在实际情况中，在工作电压不变的条件下，受限于工艺制程、工作温度以及门延迟等因素，工作频率并不能无限提高，当工作频率提高到一定程度后，如果工作电压保持不变，晶体管的输出信号将会发生畸变，进而导致逻辑错误。因此通常情况下，随着工作频率提高，晶体管的工作电压也需要提高，即工作电压与工作频率呈正相关关系。由此可见，晶体管的功率与工作频率大致呈三次方关系。

随着MIMO和载波聚合技术的引入，在多天线端口、大带宽的工作场景下，终端中基带芯片与射频芯片之间的数据传输速率也大幅度提高。以5G上行方向为例，Sub6G频段单个载波最大带宽可达100MHz，发射天线端口数可达4个，若基带芯片采用122.88MHz(30.72MHzx 4)采样率，且I、Q两路数据均采用12bit量化，则基带芯片到射频芯片最大的数据传输速率可达：122.88×4×2×12Mbit＝11796.48bps＝11.79648Gbps。若考虑sub6G频段在载波聚合场景下可支持的最大载波聚合带宽可高达400MHz，且所有载波同时支持4个天线端口发送，基带芯片与射频芯片之间的数据传输速率将超过40Gbps。

在现有的技术条件下，如果通过单路传输通道实现如此高的数据传输速率，芯片的数据传输接口将需要极高的工作频率，进而带来极高的功率消耗。若将这种高功耗的单通道数据传输接口应用在有限电池容量的终端，将严重影响终端的续航。

为了降低基带芯片与射频芯片之间进行数据传输时的功耗，本申请实施例提供了一种数据传输方法(包括数据接收和发送方法)。采用本申请实施例提供的方法，需要在基带芯片和射频芯片之间设置具有多传输通道的数据传输接口。在进行数据发送过程中，数据发送端根据待传输数据流的总传输速率，以及单传输通道下传输速率与功率之间关系，确定出最低传输功耗下所采用传输通道的目标通道数量，从而将待传输数据流处理为目标通道数量的多路数据流(当确定出的目标通道数量为多路时)，进而通过数据传输接口的多条传输通道对多路数据流进行并行传输，降低数据传输过程中的功耗。相应的，数据接收端将接收到的多路数据流还原为原始数据流，确保数据传输的准确性。

请参考图1，其示出了本申请一个示例性实施例提供的数据发送方法的流程图。该方法包括如下步骤：

步骤101，获取至少一路原始数据流的总传输速率。

可选的，当数据发送方法应用于基带芯片时，该原始数据流即为上行方向上需要发送的上行数据；当数据发送方法应用于射频芯片时，该原始数据流即为下行方向上接收到的下行数据。

在一种可能的实施方式中，当仅包含一路原始数据流时，该总传输速率即为单路原始数据流的传输速率；当包含至少两路原始数据流时，该总传输速率即为至少两路原始数据流对应传输速率之和。

步骤102，基于总传输速率和速率功率曲线，确定目标通道数量，速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，目标通道数量小于等于数据发送端与数据接收端之间数据传输接口的传输通道总数，且传输通道总数大于等于2。

由于单传输通道下，数据的传输速率与功率之间并非呈简单的线性关系，因此采用不同数量的传输通道对相同传输速率的数据流进行传输时的功耗也不同，因此为了降低数据传输时的功耗，本申请实施例中，数据发送端并非通过固定数量的传输通道(比如数据传输接口中所有的传输通道)对原始数据流进行传输，而是基于总传输速率以及速率功率曲线，动态确定所需采用传输通道的目标通道数量，该目标通道数量为至少一路。

其中，速率功率曲线是用于表征单传输通道下传输速率与功率之间关系连续曲线，或者，由若干离散点拟合得到的曲线(传输通道的传输速率并非连续值，而是受到基础时钟频率控制，以此传输速率是基础传输速率的整数倍)。示意性的，速率功率曲线P(r)如图2所示，且速率功率曲线上最优功率效率点A对应的最优传输速率为R₀，最优传输速率对应的功率为P(R₀)。

在一种可能的实施方式中，数据发送端以最小化传输功耗为目标确定目标通道数量。

步骤103，通过目标通道数量的传输通道向数据接收端传输数据流，其中，各条传输通道的传输速率相同，且通过目标通道数量的传输通道进行数据流传输的传输功耗最低。

进一步的，数据发送端基于确定出的目标通道数量，通过目标通道数量的传输通道向数据接收端传输数据流，且当存在多路传输通道时，各路传输通道上的传输速率相同，即各路传输通道进行数据流传输时的功耗相同。

可选的，各条传输通道的传输速率＝总传输速率/目标通道数量。

在一种可能的实施方式中，向数据接收端传输数据流前，数据发送端需要对至少一路原始数据流进行处理，并对处理后得到数据流进行传输，使各条传输通道的传输速率＝总传输速率/目标通道数量。

综上所述，本申请实施例中，数据发送端通过数据传输接口向数据接收端传输数据流前，首先根据原始数据流的总传输速率，以及表征单传输通道下传输速率与功率之间关系的速率功率曲线确定目标通道数量，从而通过目标通道数量的传输通道向接收端传输数据流，以达到最低传输功耗；将本申请实施例提供方案应用于基带芯片和射频芯片之间的数据传输场景，在不影响数据传输的前提下，芯片可以通过动态调整传输通道的使用数量，实现数据传输的最低功耗，有助于延长终端的续航时间。

与数据发送过程相对应的，数据接收端通过与数据发送端之间的数据传输接口接收到数据流后，需要将接收到数据流还原为原始数据流，以便后续对原始数据流进行应用。

请参考图3，其示出了本申请一个示例性实施例提供的数据接收方法的流程图。该方法包括如下步骤：

步骤301，通过目标通道数量的传输通道接收数据发送端传输的数据流，其中，各条传输通道的传输速率相同，且通过目标通道数量的传输通道进行数据流传输的传输功耗最低。

其中，目标通道数量由数据发送端基于至少一路原始数据流的总传输速率以及速率功率曲线确定得到，速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，目标通道数量小于等于数据发送端与数据接收端之间数据传输接口的传输通道总数，且传输通道总数大于等于2。

步骤302，将接收到的数据流还原为至少一路原始数据流。

由于数据发送端传输的数据流可能处理(比如经过串并或者并串处理)，即数据接收端接收到的数据流并非数据发送端处的原始数据流，因此发送数据端还需要对接收到数据量进行还原处理，得到数据发送端处的原始数据流。

当然，若原始数据流未经过处理而被直接传输至数据接收端，数据接收端则将接收到的数据流确定为原始数据流，无需进行还原处理。

可选的，还原得到至少一路原始数据流后，数据接收端对原始数据流进行后续应用。其中，当数据接收端为射频芯片时，射频芯片基于原始数据流(经过合成的基带信号)，通过天线发射射频信号；当数据接收端为基带芯片时，基带芯片对原始数据流(通过天线接收到的基带信号)进行解码。

综上所述，本申请实施例中，数据发送端通过数据传输接口向数据接收端传输数据流前，首先根据原始数据流的总传输速率，以及表征单传输通道下传输速率与功率之间关系的速率功率曲线确定目标通道数量，从而通过目标通道数量的传输通道向接收端传输数据流，以达到最低传输功耗；将本申请实施例提供方案应用于基带芯片和射频芯片之间的数据传输场景，在不影响数据传输的前提下，芯片可以通过动态调整传输通道的使用数量，实现数据传输的最低功耗，有助于延长终端的续航时间。

在实际应用中发现，数据流的传输总功耗通常由各路传输通道的传输功耗，以及对数据流进行串并转换或者并串转换时造成的额外功耗构成。

以数据发送端将单路原始数据流划分为至少两路数据流，并通过至少两路传输通道进行并行传输为例，各路传输通道传输功耗可以表示为P(R₁)、P(R₂)、…、P(R_N)，其中，R₁+R₂+…R_N＝R，0<R₁<R，0<R₂<R，…,0<R_N<R，R为原始数据流的总传输速率。

数据发送端将原始数据流划分为至少两路数据流时的额外功耗可以表示为P_T1N(R；R₁,R₂,…,R_N)，T表示数据发送端，1表示原始数据流为单路，N表示划分的数据流的数量。

相对应的，数据接收端将接收到的至少两路数据流还原为一路原始数据流的额外功耗可以表示为P_RN1(R₁,R₂,…,R_N；R)，R表示数据接收端，1表示原始数据流为单路，N表示划分的数据流的数量。

进一步的，整个数据传输过程的传输总功耗可以表示为P_TR(R；R₁,R₂,…,R_N)＝P(R₁)+P(R₂)+…+P(R_N)+P_T1N(R；R₁,R₂,…,R_N)+P_RN1(R₁,R₂,…,R_N；R)。

由于额外功耗在传输总功耗中所占的比重较小(远小于传输通道的传输功耗)，因此在一种可能的实施方式中，数据发送端将数据传输过程的传输总功耗确定为传输通道上的传输功耗，以此简化目标通道数量的确定流程，下面采用示意性的实施例进行说明。

请参考图4，其示出了本申请另一个示例性实施例提供的数据发送方法的流程图。该方法包括如下步骤：

步骤401，获取至少一路原始数据流的总传输速率。

本步骤的实施方式可以参考上述步骤101，本实施例在此不再赘述。

步骤402，获取速率功率曲线中最优功率效率点对应的最优传输速率，最优功率效率点处的功率效率高于速率功率曲线上其它功率效率点处的功率效率，功率效率为传输速率与功率的比值。

图2所示的速率功率曲线是一个在定义域内递增的凸函数，曲线的斜率在定义域内为非负数，且斜率随着传输速率的增加而不断增大，即随着传输速率的增大，功率增大的比例越来越大。

记经过原点O并与速率功率曲线P(r)相切或相交的斜率最小的直线，与速率功率曲线的切点或交点为A，A点即为整条曲线上的最优功率效率点。设该点对应的传输速率为R₀，对应的功率为P(R₀)，则该点的功率效率为

即为整条曲线上的最高功率效率(其单位为比特每秒每瓦特，可记为bps/W)，也是A点到原点所在直线斜率的倒数。

该点的物理含义为，当数据传输速率为R₀时，单路传输通道传输数据的功率效率最高。即在给定待传输数据总量的条件下，单路传输通道使用传输速率R₀传输数据所消耗的总能量最低。换一个角度，在给定总的能量消耗的条件下，单路传输通道使用传输速率R₀传输数据，能够传输最多的数据量。

基于上述分析可知，当传输速率小于等于最优传输速率时，采用多路传输通道并行传输数据时的总传输功耗将大于采用单路传输通道传输时的传输功耗；当传输速率大于最优传输速率时，采用多路传输通道并行传输数据时的总传输功耗才有可能小于采用单路传输通道传输时的传输功耗。

因此，在一种可能的实施方式中，数据发送端在确定目标通道数量时，首先获取速率功率曲线中最优功率效率点对应的最优传输速率，并检测原始数据流的总传输速率是否大于最优传输速率。若大于，则执行步骤404至406，若小于等于，则执行步骤403。

可选的，数据发送端预先存储有速率功率曲线上的最优传输速率。

步骤403，响应于总传输速率小于等于最优传输速率，确定目标通道数量为1。

当原始数据流的总传输速率小于等于最优传输速率时，数据发送端确定目标通道数量为1，后续即通过数据传输接口中的一路传输通道进行数据流传输。

步骤404，响应于总传输速率大于最优传输速率，基于总传输速率和候选通道数量，确定候选传输速率，候选传输速率为总传输速率与候选通道数量的比值，候选通道数量小于等于传输通道总数。

当原始数据流的总传输速率大于最优传输速率时，多路传输通道并行传输并不一定能够降低传输功耗。为了确定在何种分路情况下，才能够达到最低传输功耗，进行了如下分析。

假设将传输速率为R的单路数据流分成传输速率为R₁和R₂的两路数据流(即R₁+R₂＝R)，并在两路传输通道上传输，传输通道上的传输功率为：

P_TR(R；R₁,R₂)＝P(R₁)+P(R₂)＝P(R₁)+P(R-R₁)＝P(R₂)+P(R-R₂)

令

如图5所示，可以证明，/>

在定义域[0,R]上关于/>

对称，且/>

时，/>

的值最小。

在约束R₁+R₂＝R的条件下，当

时，P_TR(R；R₁,R₂)的值取到最小值，即

即当需要通过两路传输通道传输一路速率为R的单路数据流时，将单路数据流按照速率平均分为两路时总的传输功率最低。

假设将传输速率为R的单路数据流分成传输速率为R₁、R₂和R₃的三路数据流(即R₁+R₂+R₃＝R)，并在三路传输通道上传输，传输通道上的传输功率为：

P_TR(R；R₁,R₂,R₃)＝P(R₁)+P(R₂)+P(R₃)

如图6所示，可以证明，在约束R₁+R₂+R₃＝R的条件下，P_TR(R；R₁,R₂,R₃)在

的条件下取得最小值，最小值为/>

即当需要通过三路传输通道传输一路速率为R的单路数据流时，将单路数据流按照速率平均分为三路时总的传输功率最低。

将上述结论进一步推广至三路以上的情况，可以得到如下结论：在约束R₁+R₂+…+R_N＝R的条件下，P_N(R₁,R₂,…,R_N)在

的条件下取得最小值。即当需要通过N(N>3)路传输通道传输一路速率为R的单路数据流时，将数据流按照速率平均分为N(N>3)路时，总的传输功率最低。

基于上述结论，由于数据发送端与数据接收端之间数据传输接口的传输通道数量可变，因此，在一种可能的实施方式中，数据发送端需要基于总传输速率和候选通道数量，确定候选传输速率，该候选传输速率即为将总传输速率平均分配到候选通道数量的传输通道时，各路传输通道的传输速率。

在一个示意性的例子中，当总传输速率为20Gbps，且数据传输接口的传输通道总数为6时，数据发送端确定出的候选传输速率包括10Gbps(对应2路传输通道)、6.67Gbps(对应3路传输通道)、5Gbps(对应4路传输通道)、4Gbps(对应5路传输通道)、3.33Gbps(对应6路传输通道)。

步骤405，基于速率功率曲线从候选传输速率中确定目标传输速率。

当传输通道的数量N可变时，假设N的最大取值为N_Max,N取不同值时最小传输功耗为：

从上述所有N_Max种的情况中，选择使得总功率消耗

最低的N的作为实际传输的目标通道数量，则可以得到当前条件下最低的传输功率。记此最低传输功率对应的目标通道数量为N_best，则N_vest可以写为：

当R已知时，

可以重写为：

进一步的，N_best可以重写为：

其中，

即为传输速率为R的N等分点对应的速率功率曲线P(r)上的点到原点所在直线的斜率，如图7所示。

在给定R条件下求取使得

的最小的N值的过程，即等价为寻找R的所有N_Max个等分点/>

对应的曲线P(r)上的点到原点的直线的最小斜率(最大功率效率)的过程。

以图7为例，N＝2时，速率功率曲线P(r)上的点

到原点的直线的斜率，为所有N_Max个等分点对应的直线中最小的一条。点/>

也是所有N_Max个等分点中功率效率最高的一条。即将速率为R的数据流等分为2路，并在两路并行传输通道上传输时，总传输功率最小。N取其他任何值时，使用并行传输通道传输数据消耗的总传输功率，均不小于N＝2时消耗的总传输功率。

基于上述分析结论，在一种可能的实施方式中，如图8所示，本步骤可以包括如下步骤。

步骤405A，基于速率功率曲线，确定总传输速率对应的第一功率效率，以及各个候选传输速率各自对应的第二功率效率。

在一种可能的实施方式中，数据发送端基于速率功率曲线，确定单传输通道进行数据传输时的第一功率效率，以及采用多传输通道并行传输数据时的第二功率效率。进一步的，数据发送端检测是否存在高于第一功率效率的第二功率效率，若存在，则确定采用多路并行传输可以降低传输功耗，并执行步骤405B，若不存在，则确定采用多路并行传输的功耗均高于单路传输，并执行步骤405C。

步骤405B，响应于存在第二功率效率高于第一功率效率，将最高第二功率效率对应的候选传输速率确定为目标传输速率。

当存在至少一个第二功率效率高于第一功率效率时，将最高第二功率效率对应的候选传输速率，确定为多路并行传输时达到最低功耗的目标传输速率。

示意性的，如图7所示，当总传输速率为R时，数据发送端将

确定为目标传输速率。

步骤405C，响应于不存在第二功率效率高于第一功率效率，确定目标通道数量为1。

当不存在高于第一功率效率的第二功率效率时，数据发送端确定采用多路并行传输无法降低传输功耗，从而将目标通道数量确定1。

步骤406，将目标传输速率对应的候选通道数量确定为目标通道数量，其中，通过目标通道数量的传输通道向数据接收端传输数据流时，各条传输通道的传输速率为目标传输速率。

进一步的，数据发送端将目标传输速率对应的候选通道数量确定为达到最低传输功率时的目标通道数量，后续通过目标通道数量的传输通道进行数据传输时，各路传输通道的传输速率均为目标传输速率。

示意性的，如图7所示，当目标传输速率为

时，数据发送端将目标通道数量确定为2，即后续通过两条传输通道进行数据传输。

步骤407，通过目标通道数量的传输通道向数据接收端传输数据流。

针对不同情况下原始数据流的路数，数据发送端通过目标通道数量的传输通道进行数据传输前，首先需要将原始数据流的路数处理为目标通道数量，并保证每一路的传输速率为目标传输速率。在一种可能的实施方式中，对不同情况下原始数据流的处理方式包括如下几种。

一、响应于存在一路原始数据流，且目标通道数量为1，通过任一条传输通道向数据接收端传输原始数据流。

当仅存在单路原始数据流，且确定出的目标通道数量为1路时，表明直接通过单传输通道原始数据流的功耗低于多通道并行传输原始数据流的功耗，且由于原始数据流的路数和目标通道数量为1，因此数据发送端可以通过数据传输接口中的任一条传输通道向数据接收端传输原始数据流。

对应的，数据接收端接收到数据流时，将该数据流确定为原始数据流，即无需对接收到的数据流进行还原处理。

在一个示意性的例子中，若原始数据流为单路，且总传输速率R小于R₀，数据发送端即通过任一条传输通道向数据接收端传输原始数据流。

二、响应于存在一路原始数据流，且目标通道数量为n，对原始数据流进行串并转换，得到n路子数据流；通过n路传输通道向数据接收端传输n路子数据流，n为大于等于1的整数。

当仅存在单路原始数据流，且确定出的目标通道数量为n路时，表明将原始数据流平均划分为n路数据流，并进行并行传输的功耗最低，因此数据发送端通过对原始数据流进行划分(串并转换)，得到n路传输速率相同的子数据流，并通过数据传输接口中的n路传输通道向数据接收端并行传输n路子数据流。

对应的，数据接收端接收到n路子数据流后，对接收到的n路子数据流进行合并(即并串转换)，还原得到单路原始数据流。

在一个示意性的例子中，若原始数据流为单路，总传输速率为R(大于R₀)，且确定出的目标通道数量为3时，数据发送端对原始数据流进行串并转换，得到3路传输速率为三分之一R的子数据流，并即通过3条传输通道向数据接收端传输3路子数据流。数据接收端接收到3路子数据流后，对3路子数据流进行并串转换，得到传输速率为R的原始数据流。

三、响应于存在m路原始数据流，且目标通道数量为1，对m路原始数据流进行并串转换，得到一路目标数据流，m为大于等于1的整数；通过任一条传输通道向数据接收端传输目标数据流。

当存在多路原始数据流，且确定出的目标通道数量仅为1路时，表明通过单通道传输数据流的功耗低于多通道并行传输原始数据流的功耗，因此数据发送端可以将m路原始数据流合并(即并串转换)为单路目标数据流，通过数据传输接口中的任一条传输通道向数据接收端传输目标数据流。

对应的，数据接收端接收到目标数据流后，对该目标数据流进行串并转换，还原得到m路原始数据流。

在一个示意性的例子中，若原始数据流为3路，且3路原始数据流的总传输速率R小于R₀，数据发送端即将3路原始数据流合并为一路目标数据流，通过任一条传输通道向数据接收端传输目标数据流。数据接收端接收到目标数据流后，即将目标数据流划分为3路原始数据流。

四、响应于存在m路原始数据流，且目标通道数量为n，对m路原始数据流进行串并转换和并串转换，得到n路目标数据流；通过n路传输通道向数据接收端传输n路目标数据流。

可选的，当原始数据流为m路，目标通道数量为n，且存在至少一路原始数据流的传输速率不是目标传输速率时，数据发送端需要对原始数据流进行处理，得到n路传输速率均为目标传输速率的目标数据流。其中，数据发送端可以通过对原始数据流进行串并转换、并串转换、或者串并转换+并串转换，得到n路目标数据流。

在一种可能的实施方式中，数据发送端对m路原始数据流进行转换，得到n路目标数据流时可以包括如下步骤。

1、对各路原始数据流进行串并转换，得到n路子数据流。

为了使后续各路目标数据流的目标传输速率均为总传输速率的n分之一，数据发送端首先对各路原始数据流进行串并转换，得到各路原始数据流各自对应的n路子数据，即共m×n路子数据流。

2、对m路原始数据流对应的m×n路子数据流进行并串转换，得到n路目标数据流，其中，每路目标数据流由m路子数据流构成，且m路子数据流来自不同原始数据流。

进一步的，数据发送端对串并转换得到的子数据流进行合并，将来自不同原始数据流的m路子数据流合并为一路目标数据流(该目标数据流的传输速率即为总传输速率的n分之一)，从而得到n路目标数据流。

数据接收端将n路目标数据流还原为m路原始数据流的过程为数据发送端的镜像流程，即数据接收端对接收到的各路数据流进行串并转换，得到m路子数据流，从而对n路数据流对应的n×m路子数据流进行并串转换，得到m路原始数据流，其中，还原得到的每路原始数据流由n路子数据流构成，且n路子数据流来自不同数据流。

示意性的，如图9所示，当存在两路原始数据流(原始数据流1的传输速率为R⁽¹⁾，原始数据流2的传输速率为R⁽²⁾)，且目标通道数量为2时，数据发送端分别对原始数据流1和原始数据流2进行串并转换，得到两路传输速率为R⁽¹⁾/2的子数据流，以及两路传输速率为R⁽²⁾/2的子数据流，并进一步对R⁽¹⁾/2的子数据流和R⁽²⁾/2的子数据流进行并串转换，得到两路传输速率为(R⁽¹⁾+R⁽²⁾)/2的目标数据流，进而通过两路传输通道对目标数据流进行并行传输。数据接收端接收到目标数据流后，分别对两路目标数据流进行串并转换，得到两路传输速率为R⁽¹⁾/2的子数据流，以及两路传输速率为R⁽²⁾/2的子数据流，并进一步对两路R⁽¹⁾/2的子数据流进行并串转换，还原得到传输速率为R⁽¹⁾的原始数据流1，对两路R⁽²⁾/2的子数据流进行并串转换，还原得到传输速率为R⁽²⁾的原始数据流2。

进一步推广到任意多路传输场景，如图10所示，当存在M原始数据流(传输速率为R⁽¹⁾，R⁽²⁾…R^(M))，且目标通道数量为N_best时，数据发送端分别对各路原始数据流进行串并转换，得到N_best路传输速率为R⁽¹⁾/N_best的子数据流，N_best路传输速率为R⁽²⁾/N_best的子数据流，…，N_best路传输速率为R^(M)/N_best的子数据流，并进一步对R⁽¹⁾至R^(M)的子数据流进行并串转换，得到N_best路传输速率为

的目标数据流，进而通过N_best路传输通道对目标数据流进行并行传输。数据接收端接收到目标数据流后，分别对N_best路目标数据流进行串并转换，得到N_best路传输速率为R⁽¹⁾/N_best的子数据流，N_best路传输速率为R⁽²⁾/N_best的子数据流，…，以及N_best路传输速率为R^(M)/N_best的子数据流，并进一步对N_best路R⁽¹⁾/N_best的子数据流进行并串转换，还原得到传输速率为R⁽¹⁾的原始数据流1，对N_best路R⁽²⁾/N_best的子数据流进行并串转换，还原得到传输速率为R⁽²⁾的原始数据流2，…，对N_best路R^(M)/N_best的子数据流进行并串转换，还原得到传输速率为R^(M)的原始数据流M。

为了减少串并转换以及并串转换的数量，在一种可能的实施方式中，当原始数据流的传输速率为目标传输速率的整数倍时，数据发送端对该原始数据流进行串并转换，得到至少一路目标传输速率的目标数据流并传输；当至少两路数据流的传输速率之和为目标传输速率时，数据发送端对该至少两路原始数据流进行并串转换，得到一路目标传输速率的目标数据流并传输。

示意性的，在图10的基础上，如图11所示，若原始数据流1的传输速率为2·R_best，数据发送端即对原始数据流1进行串并转换，得到两路传输速率为R_best的目标数据流，从而通过两路传输通道传输至数据接收端，相应的，数据接收端只需要对两路目标数据流进行并串转换，即可得到传输速率为2·R_best的原始数据流1。

若原始数据流2和3的传输速率均为R_best/2，数据发送端即对原始数据流2和3进行并串转换，得到一路传输速率为R_best的目标数据流，从而通过一路传输通道传输至数据接收端，相应的，数据接收端只需要对目标数据流进行串并转换，即可得到原始数据流2和3。

需要说明的是，上述实施例仅以一种可能的传输速率分配方式为例进行说明，并不对传输速率的具体分配方式构成限定。

可选的，数据发送端可以向数据接收端发送指示信息，以便数据接收端基于该指示信息对接收到的数据流进行还原，本实施例对此不作限定。

本实施例中，数据发送端基于速率功率曲线，确定不同候选传输速率对应的功率效率，进而基于功率效率确定出最低传输功耗下所采用的传输通道的目标通道数量，简化了目标通道数量的确定流程，提高了数据发送端进行数据传输的效率。

为了提高确定出的目标通道数量的准确性，在一种可能的实施方式中，数据发送端将数据发送端和接收端对数据流进行串并转换或者并串转换时造成的额外功耗纳入数据传输的传输总功耗，进而基于传输总功耗确定目标通道数量。下面采用示意性的实施例进行说明。

请参考图12，其示出了本申请另一个示例性实施例提供的数据发送方法的流程图。该方法包括如下步骤：

步骤1201，获取至少一路原始数据流的总传输速率。

本步骤的实施方式可以参考步骤101，本实施例在此不再赘述。

步骤1202，基于总传输速率和候选通道数量，确定候选传输速率，候选传输速率为总传输速率与候选通道数量的比值，候选通道数量小于等于传输通道总数。

本步骤的实施方式可以参考上述步骤404，本实施例在此不再赘述。

步骤1203，基于速率功率曲线确定候选传输速率对应的候选功率，并基于候选功率和候选通道数量确定候选传输功耗。

在一种可能的实施方式中，数据发送端从速率功率曲线上确定候选传输速率对应的候选功率，且由于各路传输通道的传输速率相同，因此数据发送端可以基于候选功率和候选通道数量确定候选传输功耗，其中，该候选传输功耗＝候选功率×候选通道数量。

步骤1204，确定采用候选通道数量的传输通道进行数据传输时的候选额外功耗，候选额外功耗包括串并转换功耗和并串转换功耗。

假设有M(M>2)路速率分别为R⁽¹⁾,R⁽²⁾,…,R^(M)的数据流需要传输。在数据发送端，假设至少需要一组串并、并串转换，将M路原始数据流转换为N路传输数据流。在数据接收端，至少需要通过一组串并、并串转换，将N路传输数据流还原为M路原始数据流。

在数据发送端，假设所需的串并转换的数量为M′，一般地，有0≤M′≤M。另外假设并串转换的数量为N′，一般地，有0≤N′≤N。假设第m′(0≤m′≤M′)组串并转换所消耗的额外功率为

N^m′表示第m′组串并转换后输出数据流的数量，R^m′表示第m′组串并转换前输入数据流的速率，/>

等分别表示第m′组串并转换输出的N^m′路子数据流的速率。假设第n′(0≤n′≤N′)组并串转换所消耗的额外功率为

N^n′表示第n′组并串转换的输入数据流的数量，R^n′表示第n′组并串转换的输出数据流的速率，/>

等分别表示第n′组并串转换输入的N^n′路子数据流的速率。

为简化描述，假设在数据接收端采用与发送端互逆的串并、并串转换(此处并非限制必须采用此种方式，实际应用中可以是能够还原发送侧M路原始数据流的任意方法)。即假设数据接收端串并转换的数量与发送端并串转换的数量相同(＝N′)，并且接收第n′(0≤n′≤N′)组串并转换与发送端第n′组并串转换互逆，即接收端第n′组串并转换所输出的子数据流，正好是发送侧第n′组并串转换所输入的数据流。另外假设数据接收端并串转换的数量与发送端串并转换的数量相同(＝M′)，且接收端第m′(0≤m′≤M′)组并串转换与发送端第m′组串并转换互逆，即接收端第m′组并串转换所输入的子数据流，正好是发送端第m′组串并转换所输出的子数据流。

在数据接收端，假设第n′(0≤n′≤N′)组串并转换所消耗的额外功率为

N^n′表示第n′组串并转换的输出数据流的数量，R^n′表示第n′组串并转换的输入数据流的速率，/>

等分别表示第n′组串并转换输出的N^n′路子数据流的速率。假设第m′(0≤m′≤M′)组并串转换所消耗的额外功率为

N^m′表示第m′组并串转换的输入数据流的数量，R^m′表示第m′组并串转换的输出数据流的速率，/>

等分别表示第m′组并串转换输入的N^m′路子数据流的速率。

综上，速率为R⁽¹⁾,R⁽²⁾,…,R^(M)的M路数据流，在数据发送端通过M′组串并转换、N′组并串转换转为N路传输数据流，并通过N路并行传输通道传输；在数据接收端通过N′组串并转换、M′组并串转换将N路传输数据流还原为发送端发送的M路原始数据流，所消耗的总功率记为：

为方便表述，在不引起歧义的基础上，略去各串并、并串转换的输入和输出数据流的速率，记所有串并、并串转换所引入的总的额外功耗为：

则P_TR(R⁽¹⁾,R⁽²⁾,…,^(M)；M′；N′；N)可以进一步简写为：

P_TR(R⁽¹⁾,R⁽²⁾,…,R^(M)；M′；N′；N)＝P(R₁)+P(R₂)+…+P(R_N)+P_extra(M′；N′)

步骤1205，基于候选传输功耗和候选额外功耗确定候选通道数量对应的候选总传输功耗。

在一种可能的实施方式中，当候选额外功耗仅与总传输速率相关时，假设M(M≥2)路速率分别为R⁽¹⁾,R⁽²⁾,…,R^(M)的原始数据流需要通过串并、并串转换转为N路数据流，并在N路并行传输通道上传输，且N路并行传输通道上承载的数据流的速率分别为R₁,R₂,…,R_N(R₁+R₂+…+R_N＝R＝R⁽¹⁾+R⁽²⁾+…+R^(M))时，数据传输所消耗的总传输消耗可以写为：

P_TR(R⁽¹⁾,R⁽²⁾,…,R^(M)；M′；N′；N)＝P_TR(R⁽¹⁾,R⁽²⁾,…,R^(M)；N)

＝P(R₁)+P(R₂)+…+P(R_N)+P_extra(R)

在给定总传输速率R和目标通道数量N的情况下，在R₁+R₂+…+R_N＝R的约束条件下，当按照传输速率平均划分数据流时，总功率消耗P_TR(R⁽¹⁾,R⁽²⁾,…,R^(M)；N)取得最小值，记为：

该结论对任意N≥2的整数成立。

在总传输速率R给定，但并行传输通道的数量N可变时，假设N的最大值为N_Max，对于N的所有取值，有：

N＝1时，

N＝2时，

N＝3时，

…

N＝N_Max时，

从上述N_Max种可能的选择中，选择使得总传输消耗

最低的N作为实际的并行传输通道的数量，就可以得到当前条件下最低的功率消耗。

记N≥2时总功率最低的并行通道数量为N′_best,则N′_best可以写为：

在给定R的条件下求取N′_best的过程，即等价为在速率功率曲线P(r)上寻找所有等分点

到原点决定的所有直线的最小斜率的过程，其中斜率最小的直线对应的N值即为N′_best。

因此，在一些实施例中，当原始传输数据为至少两路时，数据发送端可以将N′_best确定为目标通道数量；当原始传输数据为一路时，数据发送端可以首先确定N′_best，然后比较单路传输功耗和N′_best路的总传输功耗，进而确定目标通道数量。

在另一种可能的实施方式中，当候选额外功耗不只与总传输速率相关，还可能与并行传输通道数量有关、与各路并行传输通道的传输速率有关，与发送端和接收端串并、并串转换的数量以及每组串并、并串转换的输入输出数据流的数量和速率有关。此时无法直接通过代数解析式、几何曲线或曲面分析并行传输后的总传输功耗，因此需要计算各个候选传输通道对应的候选总传输功耗，并进行比较，从而确定出目标通道数量。

步骤1206，将最低候选总传输功耗对应的候选通道数量确定为目标通道数量。

进一步的，通过比较各个候选总传输功耗，数据发送端将最低候选总传输功耗对应的候选通道数量确定为目标通道数量。

步骤1207，通过目标通道数量的传输通道向数据接收端传输数据流。

本步骤的实施方式可以参考步骤407，本实施例在此不再赘述。

本实施例中，数据发送端基于传输功耗和额外功耗确定总传输功耗，进而基于总传输功耗确定目标通道数量，有助于提高确定出的目标通道数量的准确性，即确保采用目标通道数量的传输通道进行数据传输达到最低功耗。

此外，从上述实施例可以看出，由于各条传输通道的目标传输速率

并不等于R₀，因此无法达到最优功率效率。为了进一步降低数据传输功耗，在一种可能的实施方式中，当总传输速率大于最优传输速率，且总传输速率可调时，数据发送端可以通过调整原始数据流的速率，将总传输速率调整为最优传输速率的整数倍(n倍)，后续传输时，每一路传输通道的目标传输速率即为最优传输速率，从而达到最低功耗。可选的，数据发送端可以通过调整数据编码方式，调整原始数据流的总传输速率，本实施例对此并不进行限定。

在其他可能的实施方式中，数据发送端还可以通过调整数据传输接口的最优功率效率点，使最优功率效率点出的传输速率等于或略大于目标传输速率，本实施例对此不作限定。

在一个示意性的例子中，基带芯片与射频芯片之间的数据传输接口的时钟由基础时钟倍频得到，其所有的工作频率也将是基础时钟的整数倍。当调制解调器(modem)需要支持的载波带宽已知时，以上行为例，基带芯片到射频芯片的基带数据的速率也为已知。以4G标准为例，实际部署最多的载波带宽多为10-20MHz。这也意味着调制解调器通常工作在这些载波带宽范围的概率最大。在设计基带芯片与射频芯片之间的数据传输接口时，可以根据这些常用带宽范围，有针对性的进行设计，以达到最低的功率消耗。以上行方向为例，假设工作时间最长和最常见的载波带宽是20MHz，并假设上行方向为单天线发送，且I、Q两路的数据位宽都是12bits。若基带数据采样频率为30.72MHz，基带芯片发送给射频芯片的数据速率为：12×2×30.72Mbps＝737.28Mbps。那么可以通过调整数据传输接口的最优功率效率点，使得最优工作效率点所对应的速率的R₀，等于或者略大于737.28Mbps，如此通过一路数据传输通道即可获得最低或者较低的功率消耗。或者使得R₀等于或者略大于737.28Mbps的等分数(整数分之一)，如此可以通过多路传输通道并行传输，也可以获得最低的功率消耗。或者在有多个载波传输时，使得R₀等于或者略大于737.28Mbps的整数倍，倍数等于载波个数。如此通过合并多个载波的数据在一路传输通道上传输，可以得到最低的功率消耗。

本申请实施例提供了一种基带芯片，基带芯片用于实现如上述实施例所述的数据发送方法，或，实现如上述实施例所述的数据接收方法。

本申请实施例提供了一种射频芯片，射频芯片用于实现如上述实施例所述的数据发送方法，或，实现如上述实施例所述的数据接收方法。

本申请实施例还提供了一种调制解调器，调制解调器中包括基带芯片和射频芯片，基带芯片和射频芯片之间通过数据传输接口进行数据传输；

基带芯片用于实现如上述实施例所述的数据发送方法，射频芯片用于实现如上述实施例所述的数据接收方法；或，

基带芯片用于实现如上述实施例所述的数据接收方法，射频芯片用于实现如上述实施例所述的数据发送方法。

请参考图13，其示出了本申请一个示例性实施例提供的终端的结构方框图。该终端1300可以是智能手机、平板电脑、可穿戴式设备等。本申请中的终端1300可以包括一个或多个如下部件：处理器1310、存储器1320和调制解调器1330。

处理器1310可以包括一个或者多个处理核心。处理器1310利用各种接口和线路连接整个终端1300内的各个部分，通过运行或执行存储在存储器1320内的指令、程序、代码集或指令集，以及调用存储在存储器1320内的数据，执行终端1300的各种功能和处理数据。可选地，处理器1310可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器1310可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)、神经网络处理器(Neural-network Processing Unit，NPU)中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责触摸显示屏所需要显示的内容的渲染和绘制；NPU用于实现人工智能(Artificial Intelligence，AI)功能。

存储器1320可以包括随机存储器(Random Access Memory，RAM)，也可以包括只读存储器(Read-Only Memory，ROM)。可选地，该存储器1320包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器1320可用于存储指令、程序、代码、代码集或指令集。存储器1320可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)等；存储数据区可存储根据终端1300的使用所创建的数据(比如音频数据、电话本)等。

调制解调器1330用于处理无线通信。在一种可能的设计中，调制解调器1330可以集成在处理器1310中，或者，单独通过一块芯片进行实现。图13以调制解调器1330独立于处理器1310为例进行说明。调制解调器1330中包括基带芯片1331和射频芯片1332，基带芯片1331和射频芯片1332之间通过数据传输接口进行数据传输；基带芯片1331用于实现如上述实施例所述的数据发送方法，射频芯片1332用于实现如上述实施例所述的数据接收方法；或，基带芯片1331用于实现如上述实施例所述的数据接收方法，射频芯片1332用于实现如上述实施例所述的数据发送方法。

除此之外，本领域技术人员可以理解，上述附图所示出的终端1300的结构并不构成对终端1300的限定，终端可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。比如，终端1300中还包括射频电路、传感器、音频电路、无线保真(WirelessFidelity，WiFi)组件、电源、蓝牙组件等部件，在此不再赘述。

本领域技术人员应该可以意识到，在上述一个或多个示例中，本申请实施例所描述的功能可以用硬件、软件、固件或它们的任意组合来实现。当使用软件实现时，可以将这些功能存储在计算机可读介质中或者作为计算机可读介质上的一个或多个指令或代码进行传输。计算机可读介质包括计算机存储介质和通信介质，其中通信介质包括便于从一个地方向另一个地方传送计算机程序的任何介质。存储介质可以是通用或专用计算机能够存取的任何可用介质。

以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种数据发送方法，其特征在于，所述方法用于数据发送端，所述方法包括：

获取至少一路原始数据流的总传输速率；

获取速率功率曲线中最优功率效率点对应的最优传输速率，所述速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，所述最优功率效率点处的功率效率高于所述速率功率曲线上其它功率效率点处的功率效率，所述功率效率为传输速率与功率的比值；

响应于所述总传输速率小于等于所述最优传输速率，确定目标通道数量为1，所述目标通道数量小于等于所述数据发送端与数据接收端之间数据传输接口的传输通道总数，且所述传输通道总数大于等于2；

响应于所述总传输速率大于所述最优传输速率，基于所述总传输速率和候选通道数量，确定候选传输速率，所述候选传输速率为所述总传输速率与所述候选通道数量的比值，所述候选通道数量小于等于所述传输通道总数；基于所述速率功率曲线，从所述候选传输速率中确定目标传输速率；将所述目标传输速率对应的所述候选通道数量确定为所述目标通道数量，其中，通过所述目标通道数量的传输通道向所述数据接收端传输数据流时，各条传输通道的传输速率为所述目标传输速率；

通过所述目标通道数量的传输通道向所述数据接收端传输数据流，其中，各条传输通道的传输速率相同，且通过所述目标通道数量的传输通道进行数据流传输的传输功耗最低。

2.根据权利要求1所述的方法，其特征在于，所述基于所述速率功率曲线，从所述候选传输速率中确定目标传输速率，包括：

基于所述速率功率曲线，确定所述总传输速率对应的第一功率效率，以及各个所述候选传输速率各自对应的第二功率效率；

响应于存在所述第二功率效率高于所述第一功率效率，将最高第二功率效率对应的所述候选传输速率确定为所述目标传输速率。

3.根据权利要求2所述的方法，其特征在于，所述基于所述速率功率曲线，从所述候选传输速率中确定目标传输速率，还包括：

响应于不存在所述第二功率效率高于所述第一功率效率，确定所述目标通道数量为1。

4.根据权利要求1所述的方法，其特征在于，所述通过所述目标通道数量的传输通道向所述数据接收端传输数据流之前，所述方法还包括：

响应于所述总传输速率大于所述最优传输速率，且所述总传输速率可调，通过调整所述原始数据流的速率，将所述总传输速率调整为所述最优传输速率的整数倍。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

基于所述总传输速率和候选通道数量，确定候选传输速率，所述候选传输速率为所述总传输速率与所述候选通道数量的比值，所述候选通道数量小于等于所述传输通道总数；

基于所述速率功率曲线确定所述候选传输速率对应的候选功率，并基于所述候选功率和所述候选通道数量确定候选传输功耗；

确定采用所述候选通道数量的传输通道进行数据传输时的候选额外功耗，所述候选额外功耗包括串并转换功耗和并串转换功耗；

基于所述候选传输功耗和所述候选额外功耗确定所述候选通道数量对应的候选总传输功耗；

将最低候选总传输功耗对应的候选通道数量确定为所述目标通道数量。

6.根据权利要求1至5任一所述的方法，其特征在于，所述通过所述目标通道数量的传输通道向所述数据接收端传输数据流，包括：

响应于存在一路所述原始数据流，且所述目标通道数量为1，通过任一条传输通道向所述数据接收端传输所述原始数据流；

响应于存在一路所述原始数据流，且所述目标通道数量为n，对所述原始数据流进行串并转换，得到n路子数据流；通过n路传输通道向所述数据接收端传输n路子数据流，n为大于等于1的整数；

响应于存在m路所述原始数据流，且所述目标通道数量为1，对m路所述原始数据流进行并串转换，得到一路目标数据流，m为大于等于1的整数；通过任一条传输通道向所述数据接收端传输所述目标数据流；

响应于存在m路所述原始数据流，且所述目标通道数量为n，对m路所述原始数据流进行串并转换和并串转换，得到n路目标数据流；通过n路传输通道向所述数据接收端传输n路目标数据流。

7.根据权利要求6所述的方法，其特征在于，所述对m路所述原始数据流进行串并转换和并串转换，得到n路目标数据流，包括：

对各路所述原始数据流进行串并转换，得到n路子数据流；

对m路所述原始数据流对应的m×n路子数据流进行并串转换，得到n路所述目标数据流，其中，每路目标数据流由m路子数据流构成，且m路子数据流来自不同原始数据流。

8.一种数据接收方法，其特征在于，所述方法用于数据接收端，所述方法包括：

通过目标通道数量的传输通道接收数据发送端传输的数据流，其中，各条传输通道的传输速率相同，且通过所述目标通道数量的传输通道进行数据流传输的传输功耗最低，所述目标通道数量由所述数据发送端基于至少一路原始数据流的总传输速率以及速率功率曲线确定得到，所述速率功率曲线用于表征单传输通道下传输速率与功率之间的关系，所述目标通道数量小于等于所述数据发送端与所述数据接收端之间数据传输接口的传输通道总数，且所述传输通道总数大于等于2；

其中，在所述总传输速率小于等于最优传输速率的情况下，所述目标通道数量为1，所述最优传输速率为所述速率功率曲线中最优功率效率点对应的传输速率，所述最优功率效率点处的功率效率高于所述速率功率曲线上其它功率效率点处的功率效率，所述功率效率为传输速率与功率的比值；在所述总传输速率大于所述最优传输速率的情况下，所述目标通道数量为目标传输速率对应的候选通道数量，所述数据发送端通过所述目标通道数量的传输通道向所述数据接收端传输数据流时，各条传输通道的传输速率为所述目标传输速率，所述目标传输速率由所述数据发送端基于所述速率功率曲线从候选传输速率中确定得到，所述候选传输速率由所述数据发送端基于所述总传输速率和所述候选通道数量确定得到，所述候选传输速率为所述总传输速率与所述候选通道数量的比值，所述候选通道数量小于等于所述传输通道总数；

将接收到的数据流还原为至少一路所述原始数据流。

9.根据权利要求8所述的方法，其特征在于，所述将接收到的数据流还原为至少一路所述原始数据流，包括：

响应于存在一路所述原始数据流，且所述目标通道数量为1，确定接收到的数据流为所述原始数据流；

响应于存在一路所述原始数据流，且所述目标通道数量为n，对接收到的n路数据流进行并串转换，得到所述原始数据流，n为大于等于1的整数；

响应于存在m路所述原始数据流，且所述目标通道数量为1，对接收到的数据流进行串并转换，得到m路所述原始数据流，m为大于等于1的整数；

响应于存在m路所述原始数据流，且所述目标通道数量为n，对接收到的n路数据流进行串并转换和并串转换，得到m路所述原始数据流。

10.根据权利要求9所述的方法，其特征在于，所述对接收到的n路数据流进行串并转换和并串转换，得到m路所述原始数据流，包括：

对接收到的各路数据流进行串并转换，得到m路子数据流；

对n路数据流对应的n×m路子数据流进行并串转换，得到m路所述原始数据流，其中，还原得到的每路原始数据流由n路子数据流构成，且n路子数据流来自不同数据流。

11.一种调制解调器，其特征在于，所述调制解调器中包括基带芯片和射频芯片，所述基带芯片和所述射频芯片之间通过数据传输接口进行数据传输；

所述基带芯片用于实现如权利要求1至7任一所述的数据发送方法，所述射频芯片用于实现如权利要求8至10任一所述的数据接收方法；或，

所述基带芯片用于实现如权利要求8至10任一所述的数据接收方法，所述射频芯片用于实现如权利要求1至7任一所述的数据发送方法。

12.一种终端，其特征在于，所述终端中设置有如权利要求11所述的调制解调器。

Images