CN112885775A - 一种半导体结构及其制程方法 - Google Patents
一种半导体结构及其制程方法 Download PDFInfo
- Publication number
- CN112885775A CN112885775A CN201911205641.XA CN201911205641A CN112885775A CN 112885775 A CN112885775 A CN 112885775A CN 201911205641 A CN201911205641 A CN 201911205641A CN 112885775 A CN112885775 A CN 112885775A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- hole
- gate
- gate stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 125000006850 spacer group Chemical group 0.000 claims abstract description 32
- 238000000407 epitaxy Methods 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 26
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000002243 precursor Substances 0.000 claims description 4
- 238000005234 chemical deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 121
- 230000006870 function Effects 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种半导体结构及其制程方法；半导体结构包括硅基板(100)，硅基板(100)上形成有多个磊晶(110)，邻近两个磊晶(110)之间形成有沟道(120)；半导体结构还包括位于沟道(120)内的栅极堆叠件(200)，环绕栅极堆叠件(200)的栅极间隔件(910)，依次位于栅极堆叠件(200)和栅极间隔件(910)上方的第一介电层(300)、第二介电层(400)，贯穿第二介电层(400)并连接至磊晶(110)的第一连通孔，贯穿第二介电层(400)并连接至栅极堆叠件(200)的第二连通孔，通过化学沉积在第二介电层(400)的上方并填充第一连通孔和第二连通孔的金属层(700)。本发明的半导体结构及其制程方法设计新颖，实用性强。
Description
技术领域
本发明涉及半导体生产技术领域，尤其涉及一种半导体结构及其制程方法。
背景技术
对于半导体行业来说，由于摩尔定律的定标，晶圆工艺变得越来越复杂。即使EUV技术已经用于大批量生产，但也必须采用大量的光掩模。此外，在 EUV技术中，双重成像技术仍然是必须的。对于5nm节点，总掩模数大于80，这会造成较高的生产成本。
发明内容
本发明针对以上技术问题，提供一种半导体结构及其制程方法。
本发明所提出的技术方案如下：
本发明提出了一种半导体结构的制程方法，包括以下步骤：
步骤S1、提供前体，所述前体包括硅基板、栅极堆叠件和栅极间隔件；硅基板上形成有多个磊晶，并在邻近两个磊晶之间形成有沟道；栅极堆叠件位于硅基板上的沟道内；栅极间隔件位于硅基板和磊晶上并环绕栅极堆叠件；
步骤S2、在栅极堆叠件和栅极间隔件上方形成第一介电层；依次蚀刻第一介电层和栅极间隔件，形成连接至磊晶的第一蚀刻孔；蚀刻第一介电层，形成连接至栅极堆叠件的第二蚀刻孔；
步骤S3、在第一介电层的上方形成第二介电层；蚀刻第二介电层，形成与第一蚀刻孔连通的第三蚀刻孔，并形成与第二蚀刻孔连通的第四蚀刻孔；第一蚀刻孔和第三蚀刻孔构成第一连通孔；第二蚀刻孔和第四蚀刻孔构成第二连通孔；
步骤S4、通过化学沉积在第二介电层的上方形成金属层，并使金属层填充第一连通孔和第二连通孔，以分别与磊晶和栅极堆叠件连接。
本发明上述的制程方法中，第三蚀刻孔和第四蚀刻孔的倾斜角均大于 75°，采用单大马士革工艺形成。
本发明上述的制程方法中，步骤S2还包括：
在栅极堆叠件和栅极间隔件上方形成金属闸极保护层，然后在金属闸极保护层上方形成第一介电层；
依次蚀刻第一介电层、金属闸极保护层和栅极间隔件，形成连接至磊晶的第一蚀刻孔；依次蚀刻第一介电层、金属闸极保护层，形成连接至栅极堆叠件的第二蚀刻孔。
本发明上述的制程方法中，步骤S3还包括：
在第一介电层上方形成ILD保护层，然后在ILD保护层上方形成第二介电层；
依次蚀刻第二介电层、ILD保护层，形成与第一蚀刻孔连通的第三蚀刻孔，并形成与第二蚀刻孔连通的第四蚀刻孔。
本发明上述的制程方法中，金属层采用铝层、钨层、钴层或铜层。
本发明还提出了一种半导体结构，包括：
硅基板，形成有多个磊晶，并在邻近两个磊晶之间形成有沟道；
栅极堆叠件，位于硅基板上的沟道内；
栅极间隔件，位于硅基板和磊晶上并环绕栅极堆叠件；
第一介电层，位于栅极堆叠件和栅极间隔件上方；
第二介电层，位于第一介电层的上方；
第一连通孔，贯穿第二介电层、第一介电层、栅极间隔件并连接至磊晶；
第二连通孔，贯穿第二介电层、第一介电层并连接至栅极堆叠件；
金属层，通过化学沉积在第二介电层的上方并填充第一连通孔和第二连通孔，以分别与磊晶和栅极堆叠件连接。
本发明上述的半导体结构中，半导体结构还包括：
ILD保护层，位于第一介电层和第二介电层之间；
第一连通孔和第二连通孔分别贯穿ILD保护层。
本发明上述的半导体结构中，半导体结构还包括：
金属闸极保护层，位于栅极堆叠件和栅极间隔件上方，并处于第一介电层下方；
第一连通孔和第二连通孔分别贯穿金属闸极保护层。
本发明上述的半导体结构中，金属层采用铝层、钨层、钴层或铜层。
本发明的半导体结构制程方法，采用金属层扮演互连的角色，简化了半导体中段制程(MEoL，Middle End of line)和半导体后段制程(BEoL，Back End of line)的结构，采用单大马士革工艺形成第三蚀刻孔和第四蚀刻孔，并使其倾斜角均大于75°，具有独特的沟通特征，从而减少了光掩模数量。本发明的半导体结构及其制程方法设计新颖，实用性强。
附图说明
图1示出了本发明优选实施例的半导体结构的结构示意图；
图2示出了图1所示的半导体结构的另一方向的示意图。
具体实施方式
本发明所要解决的技术问题是：在EUV技术中，双重成像技术仍然是必须的。对于5nm节点，总掩模数大于80，这会造成较高的生产成本。
为了使得本发明的技术方案、技术目的以及技术效果更为清楚，以使得本领域技术人员能够理解和实施本发明，下面将结合附图及具体实施例对本发明做进一步详细的描述。
如图1-图2所示，图1示出了本发明优选实施例的半导体结构的结构示意图；图2示出了图1所示的半导体结构的另一方向的示意图。具体地，半导体结构包括：
硅基板100，形成有多个磊晶110，并在邻近两个磊晶110之间形成有沟道120；
栅极堆叠件200，位于硅基板100上的沟道120内；
栅极间隔件910，位于硅基板100和磊晶110上并环绕栅极堆叠件200；
第一介电层300，位于栅极堆叠件200和栅极间隔件910上方；
第二介电层400，位于第一介电层300的上方；
第一连通孔，贯穿第二介电层400、第一介电层300、栅极间隔件910并连接至磊晶110；
第二连通孔，贯穿第二介电层400、第一介电层300并连接至栅极堆叠件 200；
金属层700，通过化学沉积在第二介电层400的上方并填充第一连通孔和第二连通孔，以分别与磊晶110和栅极堆叠件200连接。
在上述技术方案中，半导体结构可以是IC的处理期间制造的中间器件或其部分，可以包括静态随机存取存储器(SRAM)和/或逻辑电路；诸如电阻器、电容器和电感器的无源组件和诸如p-型场效应晶体管(PFET)、n-型FET (NFET)、诸如FinFET的多栅极FET、金属氧化物半导体场效应晶体管 (MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极型晶体管、高压晶体管、高频晶体管、其它存储单元和它们的组合的有源组件。上述半导体结构采用金属层700扮演互连的角色，具有独特的沟通特征，从而减少了光掩模数量。
栅极堆叠件200包括界面层和界面层上方的多晶硅层，还可以包括设置在界面层和多晶硅层之间的栅极介电层和金属栅极层。在一些实施例中，栅极堆叠件200包括代替多晶硅层的一个或多个金属层。界面层可以包括诸如氧化硅(SiO2)或氮氧化硅(SiON)的介电材料，并且可以通过化学氧化、热氧化、原子层沉积(ALD)、化学汽相沉积(CVD)和/或其它合适的方法形成。多晶硅层可以通过诸如低压化学汽相沉积(LPCVD)和等离子体增强 CVD(PECVD)的合适的沉积工艺形成。栅极介电层可以包括诸如氧化铪 (HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化钛(TiO2)、氧化钇(Y2O3)、钛酸锶(SrTiO3)、其它合适的金属氧化物或它们的组合的高k介电层；并且可以通过ALD和/或其它合适的方法形成。金属栅极层可以包括p-型功函金属层或n-型功函金属层。P-型功函金属层包括但是不限于从氮化钛(TiN)、氮化钽(TaN)、钌(Ru)、钼(Mo)、钨(W)、铂(Pt)或它们的组合的组中选择的金属。n-型功函金属层包括但是不限于从钛(Ti)、铝(Al)、碳化钽(TaC)、碳氮化钽(TaCN)、氮化钽硅(TaSiN)或其组合的组中选择的金属。P-型功函金属层或n-型功函金属层可以包括多个层并且可以通过CVD、PVD和/或其它合适的工艺沉积。一个或多个金属层可以包括铝(Al)、钨(W)、钴(Co)、铜(Cu)和/或其它合适的材料，并且可以通过CVD、 PVD、镀和/或其它合适的工艺形成。
第一介电层300和第二介电层400分别包括金属氧化物、金属氮化物或其它合适的介电材料。例如，金属氧化物可以是氧化钛(TiO2)、氧化铝(Al2O3) 或其它金属氧化物。例如，金属氮化物可以是氮化钛(TiN)、氮化铝(AlN)、氮氧化铝(AlON)、氮化钽(TaN)或其它金属氮化物。第一介电层300和第二介电层400可以通过一个或多个沉积和蚀刻工艺在栅极堆叠件上方形成。
金属层700可以包括铝(Al)、钨(W)、钴(Co)、铜(Cu)和/或其它合适的材料，并且可以通过CVD、PVD、镀和/或其它合适的工艺形成。
进一步地，在本实施例中，半导体结构还包括：
ILD保护层800，位于第一介电层300和第二介电层400之间。
进一步地，在本实施例中，半导体结构还包括：
金属闸极保护层900，位于栅极堆叠件200和栅极间隔件910上方，并处于第一介电层300下方。
进一步地，本发明还提出了一种上述半导体结构的制程方法，包括以下步骤：
步骤S1、提供前体，所述前体包括硅基板100、栅极堆叠件200和栅极间隔件910；硅基板100上形成有多个磊晶110，并在邻近两个磊晶110之间形成有沟道120；栅极堆叠件200位于硅基板100上的沟道120内；栅极间隔件910位于硅基板100和磊晶110上并环绕栅极堆叠件200；
步骤S2、在栅极堆叠件200和栅极间隔件910上方形成第一介电层300；依次蚀刻第一介电层300和栅极间隔件910，形成连接至磊晶110的第一蚀刻孔520；蚀刻第一介电层300，形成连接至栅极堆叠件200的第二蚀刻孔620；
步骤S3、在第一介电层300的上方形成第二介电层400；蚀刻第二介电层400，形成与第一蚀刻孔520连通的第三蚀刻孔510，并形成与第二蚀刻孔 620连通的第四蚀刻孔610；第一蚀刻孔520和第三蚀刻孔510构成第一连通孔；第二蚀刻孔620和第四蚀刻孔610构成第二连通孔；
步骤S4、通过化学沉积在第二介电层400的上方形成金属层700，并使金属层700填充第一连通孔和第二连通孔，以分别与磊晶110和栅极堆叠件 200连接。
在上述制程方法中，采用金属层700扮演互连的角色，简化了半导体中段制程和半导体后段制程的结构，具有独特的沟通特征，从而减少了光掩模数量。
第三蚀刻孔510和第四蚀刻孔610的倾斜角均大于75°，采用单大马士革工艺形成。
进一步地，第三蚀刻孔510和第四蚀刻孔610均采用单大马士革工艺制作。
进一步地，步骤S2还包括：
在栅极堆叠件200和栅极间隔件910上方形成金属闸极保护层900，然后在金属闸极保护层900上方形成第一介电层300；
依次蚀刻第一介电层300、金属闸极保护层900和栅极间隔件910，形成连接至磊晶110的第一蚀刻孔520；依次蚀刻第一介电层300、金属闸极保护层900，形成连接至栅极堆叠件200的第二蚀刻孔620。
步骤S3还包括：
在第一介电层300上方形成ILD保护层800，然后在ILD保护层800上方形成第二介电层400。
依次蚀刻第二介电层400、ILD保护层800，形成与第一蚀刻孔520连通的第三蚀刻孔510，并形成与第二蚀刻孔620连通的第四蚀刻孔610。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (9)
1.一种半导体结构的制程方法，其特征在于，包括以下步骤：
步骤S1、提供前体，所述前体包括硅基板(100)、栅极堆叠件(200)和栅极间隔件(910)；硅基板(100)上形成有多个磊晶(110)，并在邻近两个磊晶(110)之间形成有沟道(120)；栅极堆叠件(200)位于硅基板(100)上的沟道(120)内；栅极间隔件(910)位于硅基板(100)和磊晶(110)上并环绕栅极堆叠件(200)；
步骤S2、在栅极堆叠件(200)和栅极间隔件(910)上方形成第一介电层(300)；依次蚀刻第一介电层(300)和栅极间隔件(910)，形成连接至磊晶(110)的第一蚀刻孔(520)；蚀刻第一介电层(300)，形成连接至栅极堆叠件(200)的第二蚀刻孔(620)；
步骤S3、在第一介电层(300)的上方形成第二介电层(400)；蚀刻第二介电层(400)，形成与第一蚀刻孔(520)连通的第三蚀刻孔(510)，并形成与第二蚀刻孔(620)连通的第四蚀刻孔(610)；第一蚀刻孔(520)和第三蚀刻孔(510)构成第一连通孔；第二蚀刻孔(620)和第四蚀刻孔(610)构成第二连通孔；
步骤S4、通过化学沉积在第二介电层(400)的上方形成金属层(700)，并使金属层(700)填充第一连通孔和第二连通孔，以分别与磊晶(110)和栅极堆叠件(200)连接。
2.根据权利要求1所述的制程方法，其特征在于，第三蚀刻孔(510)和第四蚀刻孔(610)的倾斜角均大于75°，采用单大马士革工艺形成。
3.根据权利要求1所述的制程方法，其特征在于，步骤S2还包括：
在栅极堆叠件(200)和栅极间隔件(910)上方形成金属闸极保护层(900)，然后在金属闸极保护层(900)上方形成第一介电层(300)；
依次蚀刻第一介电层(300)、金属闸极保护层(900)和栅极间隔件(910)，形成连接至磊晶(110)的第一蚀刻孔(520)；依次蚀刻第一介电层(300)、金属闸极保护层(900)，形成连接至栅极堆叠件(200)的第二蚀刻孔(620)。
4.根据权利要求3所述的制程方法，其特征在于，步骤S3还包括：
在第一介电层(300)上方形成ILD保护层(800)，然后在ILD保护层(800)上方形成第二介电层(400)；
依次蚀刻第二介电层(400)、ILD保护层(800)，形成与第一蚀刻孔(520)连通的第三蚀刻孔(510)，并形成与第二蚀刻孔(620)连通的第四蚀刻孔(610)。
5.根据权利要求1所述的制程方法，其特征在于，金属层(700)采用铝层、钨层、钴层或铜层。
6.一种半导体结构，其特征在于，包括：
硅基板(100)，形成有多个磊晶(110)，并在邻近两个磊晶(110)之间形成有沟道(120)；
栅极堆叠件(200)，位于硅基板(100)上的沟道(120)内；
栅极间隔件(910)，位于硅基板(100)和磊晶(110)上并环绕栅极堆叠件(200)；
第一介电层(300)，位于栅极堆叠件(200)和栅极间隔件(910)上方；
第二介电层(400)，位于第一介电层(300)的上方；
第一连通孔，贯穿第二介电层(400)、第一介电层(300)、栅极间隔件(910)并连接至磊晶(110)；
第二连通孔，贯穿第二介电层(400)、第一介电层(300)并连接至栅极堆叠件(200)；
金属层(700)，通过化学沉积在第二介电层(400)的上方并填充第一连通孔和第二连通孔，以分别与磊晶(110)和栅极堆叠件(200)连接。
7.根据权利要求6所述的半导体结构，其特征在于，半导体结构还包括：
ILD保护层(800)，位于第一介电层(300)和第二介电层(400)之间；
第一连通孔和第二连通孔分别贯穿ILD保护层(800)。
8.根据权利要求6所述的半导体结构，其特征在于，半导体结构还包括：
金属闸极保护层(900)，位于栅极堆叠件(200)和栅极间隔件(910)上方，并处于第一介电层(300)下方；
第一连通孔和第二连通孔分别贯穿金属闸极保护层(900)。
9.根据权利要求6所述的半导体结构，其特征在于，金属层(700)采用铝层、钨层、钴层或铜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911205641.XA CN112885775A (zh) | 2019-11-29 | 2019-11-29 | 一种半导体结构及其制程方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911205641.XA CN112885775A (zh) | 2019-11-29 | 2019-11-29 | 一种半导体结构及其制程方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112885775A true CN112885775A (zh) | 2021-06-01 |
Family
ID=76039002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911205641.XA Pending CN112885775A (zh) | 2019-11-29 | 2019-11-29 | 一种半导体结构及其制程方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112885775A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273848A1 (en) * | 2011-04-28 | 2012-11-01 | International Business Machines Corporation | Borderless contact structure employing dual etch stop layers |
| CN107026201A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN107275281A (zh) * | 2016-04-04 | 2017-10-20 | 台湾积体电路制造股份有限公司 | 自对准接触方案、半导体结构及其形成方法 |
| CN108122827A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN110176443A (zh) * | 2018-02-19 | 2019-08-27 | 台湾积体电路制造股份有限公司 | 用于减小接触电阻的双金属通孔 |
-
2019
- 2019-11-29 CN CN201911205641.XA patent/CN112885775A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120273848A1 (en) * | 2011-04-28 | 2012-11-01 | International Business Machines Corporation | Borderless contact structure employing dual etch stop layers |
| CN107026201A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| CN107275281A (zh) * | 2016-04-04 | 2017-10-20 | 台湾积体电路制造股份有限公司 | 自对准接触方案、半导体结构及其形成方法 |
| CN108122827A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN110176443A (zh) * | 2018-02-19 | 2019-08-27 | 台湾积体电路制造股份有限公司 | 用于减小接触电阻的双金属通孔 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11855094B2 (en) | FinFET devices with dummy fins having multiple dielectric layers | |
| US11349015B2 (en) | Dual metal via for contact resistance reduction | |
| US8614497B2 (en) | Method for fabricating a MIM capacitor using gate metal for electrode and related structure | |
| KR102270505B1 (ko) | 메모리 셀을 포함하는 반도체 디바이스 및 그 제조 방법 | |
| US12058869B2 (en) | Semiconductor structure with a logic device and a memory device being formed in different levels, and method of forming the same | |
| KR20160140313A (ko) | 반도체 컴포넌트 및 이의 제조 방법 | |
| US8962490B1 (en) | Method for fabricating semiconductor device | |
| US20230327020A1 (en) | FeFET OF 3D STRUCTURE FOR CAPACITANCE MATCHING | |
| US20230363144A1 (en) | Capacitor structure and method for manufacturing same, semiconductor structure and method for manufacturing same | |
| US20180061752A1 (en) | Semiconductor device and method for fabricating the same | |
| CN112885775A (zh) | 一种半导体结构及其制程方法 | |
| TWI716865B (zh) | 半導體裝置結構 | |
| CN110828377B (zh) | 一种具有不对称功函数金属层的半导体元件 | |
| US20240321881A1 (en) | Integrated circuit structure and method for fabricating the same | |
| US11652106B2 (en) | Semiconductor device and method for making the same | |
| US11145716B1 (en) | Semiconductor devices with low resistance gate structures | |
| CN112885776A (zh) | 一种半导体器件及其制程方法 | |
| US20240243165A1 (en) | Capacitor and method for forming the same | |
| US20240071926A1 (en) | Transistors with dual power and signal lines | |
| US20230395648A1 (en) | Capacitor and method for forming the same | |
| US20210057405A1 (en) | Capacitive apparatus and method for producing the same | |
| CN116435299A (zh) | 具有标准单元的半导体器件及其形成方法 | |
| CN117976012A (zh) | 操作速度可调的sram结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210601 |