CN112882967B - 一种串口转换电路及调试方法 - Google Patents

Abstract

一种串口转换电路及调试方法，串口转换电路包括CPU模块、串口转换模块、外设模块和调试串口模块；所述CPU模块包括UART串口和GPIO端口；所述CPU模块通过所述UART串口和GPIO端口与所述串口转换模块相连接；所述CPU模块控制所述GPIO端口输出的电平信号，所述串口转换模块根据所述电平信号控制所述UART串口与外设模块或调试串口模块进行串口通信。本发明在UART串口资源不足时，无需增加额外UART串口，在满足外设的同时，能够实现软件调试。

Description

一种串口转换电路及调试方法

技术领域

本发明涉及UART串口技术领域，特别是一种串口转换电路及调试方法。

背景技术

UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART主要用于主机与外部设备通信。目前，大部分主机的CPU也可以通过UART串口进行软件调试和开发。但当与CPU连接的UART串口外部设备较多时，可能导致CPU的UART串口资源不足，无法同时满足连接外设和软件调试的UART串口数量需求。

发明内容

本发明的主要目的在于提出一种串口转换电路及调试方法，无需增加额外UART串口，在满足接外设的同时，也能够实现软件调试。

本发明采用如下技术方案：

一方面，本发明一种串口转换电路，包括CPU模块、串口转换模块、外设模块和调试串口模块；所述CPU模块包括UART串口和GPIO端口；所述CPU模块通过所述UART串口和GPIO端口与所述串口转换模块相连接；所述CPU模块控制所述GPIO端口输出的电平信号，所述串口转换模块根据所述电平信号控制所述UART串口与外设模块或调试串口模块进行串口通信。

优选的，所述UART串口包括一个或多个，所述GPIO端口包括一个或多个，所述外设模块包括一个或多个，所述UART串口的个数、所述GPIO端口的个数及所述外设模块的个数相等。

优选的，所述串口转换模块包括串口发送电路和串口接收电路；所述串口发送电路接收GPIO端口发送的电平信号，以将所述UART串口发送的信号发送至外设模块或调试串口模块；所述串口接收电路接收GPIO端口发送的电平信号，以将所述外设模块或调试串口模块发送的串口信号发送至所述UART串口。

优选的，所述串口发送电路包括相连接的第一开关管、第二开关管和第三开关管；所述GPIO端口与所述第一开关管和第三开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第二开关管和第三开关管截止，所述第一开关管导通，所述UART串口与调试串口模块进行串口通信以发送；所述GPIO端口输出第二电平信号时，所述第一开关管截止，所述第二开关管和第三开关管导通，所述UART串口与外设模块进行串口通信以发送信号。

优选的，所述第一开关管、第二开关管和第三开关管通过电阻相连接；所述GPIO端口通过电阻与所述第一开关管和第三开关管分别相连接。

优选的，所述串口接收电路包括相连接的第四开关管、第五开关管和第六开关管；所述GPIO端口与所述第四开关管和第六开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第五开关管截止，所述第四开关管和第六开关管导通，所述UART串口与调试串口模块进行串口通信以接收信号；所述GPIO端口输出第二电平信号时，所述第四开关管和第六开关管截止，所述第五开关管截止，所述UART串口与外设模块进行串口通信。

优选的，所述第四开关管、第五开关管和第六开关管通过电阻相连接；所述GPIO端口通过电阻与所述第四开关管和第六开关管分别相连接。

优选的，所述第一电平信号等于1，所述第二电平信号等于0。

优选的，所述UART串口包括第一UART串口和第二UART串口；所述GPIO端口包括第一GPIO端口和第二GPIO端口；所述串口发送电路包括第一串口发送电路和第二串口发送电路；所述串口接收电路包括第一串口接收电路和第二串口接收电路；所述第一GPIO端口与所述第一串口发送电路和第一串口接收电路分别相连接；所述第二GPIO端口与所述第二串口发送电路和第二串口接收电路分别相连接。

另一方面，本发明一种串口调试方法，包括：串口转换模块接收CPU模块控制GPIO端口输出的电平信号；根据所述电平信号控制CPU模块控制的UART串口与外设模块或调试串口模块进行串口通信；所述调试串口模块用于实现软件调试。

与现有技术相比，本发明的有益效果如下：

(1)本发明通过CPU模块的GPIO端口实现对串口转换模块的控制，所述串口转换模块基于GPIO端口输出的电平信号控制CPU模块的UART串口与外设模块或调试串口模块进行串口通信，解决了UART串口资源不足无法提供调试串口的问题，在不增加额外串口的情况下，覆盖所有外设的软件串口调试需求；

(2)本发明的串口转换模块通过开关管电路实现，既能够防止串口串电，还能够实现电平转换。

上述说明仅是本发明技术方案的概述，为了能够更清楚地了解本发明的技术手段，从而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下列举本发明的具体实施方式。

根据下文结合附图对本发明具体实施例的详细描述，本领域技术人员将会更加明了本发明的上述及其他目的、优点和特征。

附图说明

图1为本发明实施例一的电路框图；

图2为本发明实施例一的串口转换模块的电路图；其中，2(a)为串口发送电路，2(b)为串口接收电路；

图3为本发明实施例二的电路框图；

图4为本发明实施例二的串口转换模块的电路图；其中，4(a)为第一串口发送电路，4(b)为第一串口接收电路，4(c)为第一串口发送电路，4(d)为第一串口接收电路。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步的详细描述。

实施例一

参见图1所示，一方面，本发明一种串口转换电路，包括CPU模块10、串口转换模块20、外设模块30和调试串口模块40；所述CPU模块10包括UART串口和GPIO端口；所述CPU模块10通过所述UART串口和GPIO端口与所述串口转换模块20相连接；所述CPU模块10控制所述GPIO端口输出的电平信号，所述串口转换模块20根据所述电平信号控制所述UART串口与外设模块30或调试串口模块40进行串口通信。

本实施例中，所述UART串口包括一个，为UART1，所述GPIO端口包括一个，为CON1，所述外设模块30包括一个。

参见图2所示，所述串口转换模块20包括串口发送电路和串口接收电路；所述串口发送电路接收GPIO端口发送的电平信号，以将所述UART串口发送的信号发送至外设模块30或调试串口模块40；所述串口接收电路接收GPIO端口发送的电平信号，以将所述外设模块30或调试串口模块40发送的串口信号发送至所述UART串口。

所述串口发送电路包括相连接的第一开关管Q1、第二开关管Q2和第三开关管Q3；所述GPIO端口与所述第一开关管Q1和第三开关管Q3分别相连接；所述GPIO端口输出第一电平信号时，所述第二开关管Q2和第三开关管Q3截止，所述第一开关管Q1导通，所述UART串口与调试串口模块40进行串口通信以发送；所述GPIO端口输出第二电平信号时，所述第一开关管Q1截止，所述第二开关管Q2和第三开关管Q3导通，所述UART串口与外设模块30进行串口通信以发送信号。

所述串口接收电路包括相连接的第四开关管Q4、第五开关管Q5和第六开关管Q6；所述GPIO端口与所述第四开关管Q4和第六开关管Q6分别相连接；所述GPIO端口输出第一电平信号时，所述第五开关管Q5截止，所述第四开关管Q4和第六开关管Q6导通，所述UART串口与调试串口模块40进行串口通信以接收信号；所述GPIO端口输出第二电平信号时，所述第四开关管Q4和第六开关管Q6截止，所述第五开关管Q5截止，所述UART串口与外设模块30进行串口通信。

本实施例中，所述第一电平信号等于1，所述第二电平信号等于0。所述第一开关管Q1、第二开关管Q2、第三开关管Q3、第四开关管Q4、第五开关管Q5和第六开关管Q6均为三级管，其中，所述第一开关管Q1、第二开关管Q2、第四开关管Q4、第五开关管Q5和第六开关管Q6均为NPN三级管，所述第三开关管Q3为PNP三极管。

具体的，所述GPIO端口CON1通过第一电阻R1与第一开关管Q1的基极相连接，所述第一开关管Q1的集电极通过第二电阻R2与所述调试串口模块的供电电源VCC_DEBUG相连接，所述第一开关管Q1的集电极还与调试串口模块的接收信号DEBUG_RX相连接，所述第一开关管Q1的发射极与所述CPU模块的串口UART1发送信号MCU_TX1及所述第二开关管Q2的发射极分别相连接；所述GPIO端口CON1通过第五电阻R5与第三开关管Q3的基极相连接，所述第三开关管Q3的发射极与CPU模块的供电电源VCC_MCU相连接，所述第三开关管Q3的集电极通过第九电阻R9与所述第二开关管Q2的基极相连接，所述第二开关管Q2的集电极通过第十电阻R10与外设模块的供电电源VCC_A相连接，所述第二开关管Q2的集电极还与所述外设模块的串口接收信号A_RX相连接。

所述GPIO端口CON1通过第四电阻R4与第四开关管Q4的基极相连接，所述第四开关管Q4的发射极与所述调试串口模块的发送信号DEBUG_TX相连接，所述第四开关管Q4的集电极、CPU模块的串口接收信号MCU_RX1和所述第五开关管Q5的集电极分别相连接，所述第四开关管Q4的集电极、所述MCU_RX1和所述第五开关管Q5的集电极均通过第七电阻R7连接至CPU模块的供电电源VCC_MCU；所述CPU模块的供电电源VCC_MCU通过第八电阻R8分别连接至所述第五开关管Q5的基极和第六开关管Q6的集电极；所述第五开关管Q5的发射极连接至外设模块的串口发送信号A_TX；所述GPIO端口CON1通过第六电阻R6与所述第六开关管Q6的基极相连接。

本实施例中，一种串口转换电路具体实现调试方法包括：

(1)当CON1＝1时：

第二开关管Q2和第三开关管Q3截止。根据三极管的导通特性，当MCU_TX1＝0时，第一开关管Q1导通，DEBUG_RX＝0；当MCU_TX1＝1时，DEBUG_RX＝1。当DEBUG_TX＝0时，第四开关管Q4导通，MCU_RX1＝0；当DEBUG_TX＝1时，MCU_RX1＝1。此时，UART1接到调试串口实现调试，与外设模块的A_UART通信断开。

(2)当CON1＝0时：

第一开关管Q1、第四开关管Q4、第六开关管Q6截止。UART1与外设A的A_UART实现正常通信，UART1与调试串口模块断开。电路处于正常工作模式。

实施例二

参见图3所示，一方面，本发明一种串口转换电路，包括CPU模块10、串口转换模块20、外设模块30和调试串口模块40；所述CPU模块10包括UART串口和GPIO端口；所述CPU模块10通过所述UART串口和GPIO端口与所述串口转换模块20相连接；所述CPU模块10控制所述GPIO端口输出的电平信号，所述串口转换模块20根据所述电平信号控制所述UART串口与外设模块30或调试串口模块40进行串口通信。

本实施例中，所述UART串口包括第一UART串口UART1和第二UART串口UART2；所述GPIO端口包括第一GPIO端口CON1和第二GPIO端口CON2；所述外设模块30包括第一外设模块A和第二外设模块B。

参见图4所示，本实施例中，所述串口发送电路包括第一串口发送电路和第二串口发送电路；所述串口接收电路包括第一串口接收电路和第二串口接收电路；所述第一GPIO端口CON1与所述第一串口发送电路和第一串口接收电路分别相连接；所述第二GPIO端口CON2与所述第二串口发送电路和第二串口接收电路分别相连接。

本实施例中，所述第一串口发送电路包括相连接的第一开关管Q1、第二开关管Q2和第三开关管Q3；所述第一GPIO端口CON1与所述第一开关管Q1和第三开关管Q3分别相连接；所述第一GPIO端口CON1输出第一电平信号时，所述第二开关管Q2和第三开关管Q3截止，所述第一开关管Q1导通，所述第一UART串口UART1与调试串口模块40进行串口通信以发送；所述第一GPIO端口CON1输出第二电平信号时，所述第一开关管Q1截止，所述第二开关管Q2和第三开关管Q3导通，所述第一UART串口UART1与外设模块30进行串口通信以发送信号。

所述第一串口接收电路包括相连接的第四开关管Q4、第五开关管Q5和第六开关管Q6；所述第一GPIO端口CON1与所述第四开关管Q4和第六开关管Q6分别相连接；所述第一GPIO端口CON1输出第一电平信号时，所述第五开关管Q5截止，所述第四开关管Q4和第六开关管Q6导通，所述第一UART串口UART1与调试串口模块40进行串口通信以接收信号；所述第一GPIO端口CON1输出第二电平信号时，所述第四开关管Q4和第六开关管Q6截止，所述第五开关管Q5截止，所述UART串口与外设模块30进行串口通信。

本实施例中，所述第一电平信号等于1，所述第二电平信号等于0。所述第一开关管Q1、第二开关管Q2、第三开关管Q3、第四开关管Q4、第五开关管Q5和第六开关管Q6均为三级管，其中，所述第一开关管Q1、第二开关管Q2、第四开关管Q4、第五开关管Q5和第六开关管Q6均为NPN三级管，所述第三开关管Q3为PNP三极管。

具体的，所述GPIO端口CON1通过第一电阻R1与第一开关管Q1的基极相连接，所述第一开关管Q1的集电极通过第二电阻R2与所述调试串口模块的供电电源VCC_DEBUG相连接，所述第一开关管Q1的集电极还与调试串口模块的接收信号DEBUG_RX相连接，所述第一开关管Q1的发射极与所述CPU模块的串口UART1发送信号MCU_TX1及所述第二开关管Q2的发射极分别相连接；所述GPIO端口CON1通过第五电阻R5与第三开关管Q3的基极相连接，所述第三开关管Q3的发射极与CPU模块的供电电源VCC_MCU相连接，所述第三开关管Q3的集电极通过第九电阻R9与所述第二开关管Q2的基极相连接，所述第二开关管Q2的集电极通过第十电阻R10与外设模块的供电电源VCC_A相连接，所述第二开关管Q2的集电极还与所述外设模块的串口接收信号A_RX相连接。

所述GPIO端口CON1通过第四电阻R4与第四开关管Q4的基极相连接，所述第四开关管Q4的发射极与所述调试串口模块的发送信号DEBUG_TX相连接，所述第四开关管Q4的集电极、CPU模块的串口接收信号MCU_RX1和所述第五开关管Q5的集电极分别相连接，所述第四开关管Q4的集电极、所述MCU_RX1和所述第五开关管Q5的集电极均通过第七电阻R7连接至CPU模块的供电电源VCC_MCU；所述CPU模块的供电电源VCC_MCU通过第八电阻R8分别连接至所述第五开关管Q5的基极和第六开关管Q6的集电极；所述第五开关管Q5的发射极连接至外设模块的串口发送信号A_TX；所述GPIO端口CON1通过第六电阻R6与所述第六开关管Q6的基极相连接。

本实施例中，所述第二串口发送电路包括相连接的第七开关管Q7、第八开关管R8和第九开关管R9；所述第二GPIO端口CON2与所述第七开关管Q7和第九开关管R9分别相连接；所述第二GPIO端口CON2输出第三电平信号时，所述第八开关管R8和第九开关管R9截止，所述第七开关管Q7导通，所述第二UART串口UART2与调试串口模块40进行串口通信以发送；所述第二GPIO端口CON2输出第四电平信号时，所述第七开关管Q7截止，所述第八开关管R8和第九开关管R9导通，所述第二UART串口UART2与外设模块30进行串口通信以发送信号。

所述第二串口接收电路包括相连接的第十开关管Q10、第十一开关管Q11和第十二开关管Q12；所述第二GPIO端口CON2与所述第十开关管Q10和第十二开关管Q12分别相连接；所述第二GPIO端口CON2输出第三电平信号时，所述第十一开关管Q11截止，所述第十开关管Q10和第十二开关管Q12导通，所述第二UART串口UART2与调试串口模块40进行串口通信以接收信号；所述第二GPIO端口CON2输出第四电平信号时，所述第十开关管Q10和第十二开关管Q12截止，所述第十一开关管Q11截止，所述UART串口与外设模块30进行串口通信。

本实施例中，所述第三电平信号等于1，所述第四电平信号等于0。所述第七开关管Q7、第八开关管R8、第九开关管R9、第十开关管Q10、第十一开关管Q11和第十二开关管Q12均为三级管，其中，所述第七开关管Q7、第八开关管R8、第十开关管Q10、第十一开关管Q11和第十二开关管Q12均为NPN三级管，所述第九开关管R9为PNP三极管。

具体的，所述GPIO端口CON2通过第十八电阻R18与第七开关管Q7的基极相连接，所述第七开关管Q7的集电极通过第三电阻R3与所述调试串口模块的供电电源VCC_DEBUG相连接，所述第七开关管Q7的集电极还与调试串口模块的接收信号DEBUG_RX相连接，所述第七开关管Q7的发射极与所述CPU模块的串口UART2发送信号MCU_TX2及所述第八开关管R8的发射极分别相连接；所述GPIO端口CON2通过第十二电阻R12与第九开关管R9的基极相连接，所述第九开关管R9的发射极与CPU模块的供电电源VCC_MCU相连接，所述第九开关管R9的集电极通过第十六电阻R16与所述第八开关管R8的基极相连接，所述第八开关管R8的集电极通过第十七电阻R17与外设模块的供电电源VCC_B相连接，所述第八开关管R8的集电极还与所述外设模块的串口接收信号B_RX相连接。

所述GPIO端口CON2通过第十一电阻R11与第十开关管Q10的基极相连接，所述第十开关管Q10的发射极与所述调试串口模块的发送信号DEBUG_TX相连接，所述第十开关管Q10的集电极、CPU模块的串口接收信号MCU_RX2和所述第十一开关管Q11的集电极分别相连接，所述第十开关管Q10的集电极、所述MCU_RX2和所述第十一开关管Q11的集电极均通过第十四电阻R14连接至CPU模块的供电电源VCC_MCU；所述CPU模块的供电电源VCC_MCU通过第十五电阻R15分别连接至所述第十一开关管Q11的基极和第第十二开关管Q12的集电极；所述第十一开关管Q11的发射极连接至外设模块的串口发送信号B_TX；所述GPIO端口CON2通过第十三电阻R13与所述第十二开关管Q12的基极相连接。

本实施例中，一种串口转换电路具体实现调试方法包括：

(1)当CON1＝1，CON2＝0时：

Q5、Q2、Q3、Q10、Q7、Q12三极管截止。根据三极管的导通特性，当MCU_TX1＝0时，Q1导通，DEBUG_RX＝0；当MCU_TX1＝1时，DEBUG_RX＝1。当DEBUG_TX＝0时，Q4导通，MCU_RX1＝0；当DEBUG_TX＝1时，MCU_RX1＝1。此时，UART1接到调试串口实现调试，与外设A的A_UART通信断开。

同理，UART2与调试串口断开，与外设B的B_UART实现正常通信。这种情况下，可以通过调试串口实现外设A以外的所有功能模块的软件调试。

(2)当CON1＝0，CON2＝1时：

Q4、Q1、Q6、Q11、Q8、Q9三极管截止。根据三极管的导通特性，UART2接到调试串口实现调试，与外设B的B_UART通信断开。UAR1与调试串口断开，与外设A的A_UART实现正常通信。这种情况下，可以通过调试串口实现外设B以外的所有功能模块的软件调试。

(3)当CON1＝0，CON2＝0时：

Q4、Q1、Q6、Q10、Q7、Q12三极管截止。UART2与外设B的B_UART实现正常通信，UAR1与外设A的A_UART实现正常通信，UAR1与调试串口断开，UART2与调试串口断开。这时，系统属于正常工作模式。

需要说明的是，需避免CON1和CON2同时等于1，防止调试串口既接到UAR1，又接到UART2。

实施例三

本实施例与实施例一和实施例二的区别在于，所述UART串口包括三个及以上的UART串口；所述GPIO端口包括三个及以上的GPIO端口；所述外设模块三个及以上。

所述串口转换模块包括的串口发送电路和串口接收电路的具体实现类似实施例一和实施例二，其调试方法也一致，在需要与调试串口模块进行串口通信时，其中的一个GPIO端口设置为高电平1，其他GPIO端口设置为低电平0，当不需要与调试串口模块进行串口通信时，所有GPIO端口均设置为高电平1。

上述仅为本发明的具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (7)

1.一种串口转换电路，其特征在于，包括CPU模块、串口转换模块、外设模块和调试串口模块；所述CPU模块包括UART串口和GPIO端口；所述CPU模块通过所述UART串口和GPIO端口与所述串口转换模块相连接；所述CPU模块控制所述GPIO端口输出的电平信号，所述串口转换模块根据所述电平信号控制所述UART串口与外设模块或调试串口模块进行串口通信；

所述串口转换模块包括串口发送电路和串口接收电路；所述串口发送电路接收GPIO端口发送的电平信号，以将所述UART串口发送的信号发送至外设模块或调试串口模块；所述串口接收电路接收GPIO端口发送的电平信号，以将所述外设模块或调试串口模块发送的串口信号发送至所述UART串口；

所述串口发送电路包括相连接的第一开关管、第二开关管和第三开关管；所述GPIO端口与所述第一开关管和第三开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第二开关管和第三开关管截止，所述第一开关管导通，所述UART串口与调试串口模块进行串口通信以发送；所述GPIO端口输出第二电平信号时，所述第一开关管截止，所述第二开关管和第三开关管导通，所述UART串口与外设模块进行串口通信以发送信号；

所述串口接收电路包括相连接的第四开关管、第五开关管和第六开关管；所述GPIO端口与所述第四开关管和第六开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第五开关管截止，所述第四开关管和第六开关管导通，所述UART串口与调试串口模块进行串口通信以接收信号；所述GPIO端口输出第二电平信号时，所述第四开关管和第六开关管截止，所述第五开关管截止，所述UART串口与外设模块进行串口通信。

2.根据权利要求1所述的串口转换电路，其特征在于，所述UART串口包括一个或多个，所述GPIO端口包括一个或多个，所述外设模块包括一个或多个，所述UART串口的个数、所述GPIO端口的个数及所述外设模块的个数相等。

3.根据权利要求1所述的串口转换电路，其特征在于，所述第一开关管、第二开关管和第三开关管通过电阻相连接；所述GPIO端口通过电阻与所述第一开关管和第三开关管分别相连接。

4.根据权利要求1所述的串口转换电路，其特征在于，所述第四开关管、第五开关管和第六开关管通过电阻相连接；所述GPIO端口通过电阻与所述第四开关管和第六开关管分别相连接。

5.根据权利要求1所述的串口转换电路，其特征在于，所述第一电平信号等于1，所述第二电平信号等于0。

6.根据权利要求1所述的串口转换电路，其特征在于，所述UART串口包括第一UART串口和第二UART串口；所述GPIO端口包括第一GPIO端口和第二GPIO端口；所述串口发送电路包括第一串口发送电路和第二串口发送电路；所述串口接收电路包括第一串口接收电路和第二串口接收电路；所述第一GPIO端口与所述第一串口发送电路和第一串口接收电路分别相连接；所述第二GPIO端口与所述第二串口发送电路和第二串口接收电路分别相连接。

7.一种串口调试方法，其特征在于，串口转换模块接收CPU模块控制GPIO端口输出的电平信号；根据所述电平信号控制CPU模块控制的UART串口与外设模块或调试串口模块进行串口通信；所述调试串口模块用于实现软件调试；

所述串口转换模块包括串口发送电路和串口接收电路；所述串口发送电路接收GPIO端口发送的电平信号，以将所述UART串口发送的信号发送至外设模块或调试串口模块；所述串口接收电路接收GPIO端口发送的电平信号，以将所述外设模块或调试串口模块发送的串口信号发送至所述UART串口；

所述串口发送电路包括相连接的第一开关管、第二开关管和第三开关管；所述GPIO端口与所述第一开关管和第三开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第二开关管和第三开关管截止，所述第一开关管导通，所述UART串口与调试串口模块进行串口通信以发送；所述GPIO端口输出第二电平信号时，所述第一开关管截止，所述第二开关管和第三开关管导通，所述UART串口与外设模块进行串口通信以发送信号；

所述串口接收电路包括相连接的第四开关管、第五开关管和第六开关管；所述GPIO端口与所述第四开关管和第六开关管分别相连接；所述GPIO端口输出第一电平信号时，所述第五开关管截止，所述第四开关管和第六开关管导通，所述UART串口与调试串口模块进行串口通信以接收信号；所述GPIO端口输出第二电平信号时，所述第四开关管和第六开关管截止，所述第五开关管截止，所述UART串口与外设模块进行串口通信。