CN112864125A - 高散热芯片封装互连材料 - Google Patents

高散热芯片封装互连材料 Download PDF

Info

Publication number
CN112864125A
CN112864125A CN202110041060.8A CN202110041060A CN112864125A CN 112864125 A CN112864125 A CN 112864125A CN 202110041060 A CN202110041060 A CN 202110041060A CN 112864125 A CN112864125 A CN 112864125A
Authority
CN
China
Prior art keywords
nano metal
heat dissipation
metal paste
dielectric layer
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110041060.8A
Other languages
English (en)
Inventor
崔成强
杨斌
叶怀宇
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Third Generation Semiconductor Research Institute
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202110041060.8A priority Critical patent/CN112864125A/zh
Publication of CN112864125A publication Critical patent/CN112864125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种高散热芯片封装互连材料，包括：中间散热介电层以及纳米金属膏体层，所述中间散热介电层上设有孔结构和/或RDL线槽，所述纳米金属膏体层为由纳米金属膏体注入填充所述中间散热介电层的表面以及所述表面上的所述孔结构和/或所述RDL线槽而形成。本发明的高散热芯片封装互连材料，可实现高散热、厚度均匀、很好的控制互连层的平整度，在不影响半导体封装互连模块电气性能前提下，实现低温条件下互连，且可满足小间距、大功率、高温高压等条件下的使用，采用RDL再布线槽纳米金属膏体布线，能够在低温下实现金属线路快速烧结成型，可提高线路成型效率。可在电力电子应用、IGBT封装、光电子封装、MEMS封装、微电子、大功率LED封装等领域使用。

Description

高散热芯片封装互连材料
技术领域
本发明涉及芯片互连材料技术领域，尤其涉及一种高散热芯片封装互连材料。
背景技术
电子互连材料及互连基板是半导体器件制造和微电子封装、电力电子封装微器件各模块连接组件间的枢纽，作为现代电子工业的代表性互连材料，传统互连基板多使用的是在板材表面电镀铜而成。然而近年来，微电子系统向高功率、高密度集成、小型化以及多功能化等方向发展，而其制作成本也要求不断降低，这对电子封装互连用基板在性能和热管理等方面提出了更高的要求，如实现耐高温互连(大于200℃)或者多级封装需要前级互连兼具低温连接以及耐高温特性等，高的互连温度对微电子产品的可靠性具有极大的负面影响，由于固体铜的熔点在1000℃以上，大部分元器件材料在此条件下都会造成热失效，如何在不影响其他材料性能条件下实现互连互通，是推进相关研究的主要思路和方向。
发明内容
本发明的目的在于解决上述背景技术中的至少一个问题，提供一种高散热芯片封装互连材料。
为实现上述目的，本发明提供一种高散热芯片封装互连材料，包括：中间散热介电层以及纳米金属膏体层，所述中间散热介电层上设有孔结构和/或RDL线槽，所述纳米金属膏体层为由纳米金属膏体注入填充所述中间散热介电层的表面以及所述表面上的所述孔结构和/或所述RDL线槽而形成。
根据本发明的一个方面，所述中间散热介电层为由高散热性材料与介电材料掺杂的介电薄层。
根据本发明的一个方面，所述中间散热介电层为由石墨烯或氮化铝与环氧亚胺或聚乙酰亚胺掺杂的介电薄层。
根据本发明的一个方面，所述中间散热介电层上设有通孔阵列结构、盲孔阵列结构和/或RDL线槽阵列结构。
根据本发明的一个方面，所述纳米金属膏体为纳米铜膏、纳米银膏或者M@Cu核壳纳米金属膏。
根据本发明的一个方面，所述纳米金属膏体为纳米铜膏，颗粒粒径为30nm-150nm之间。
根据本发明的一个方面，所述纳米金属膏体为M@Cu核壳纳米金属膏，所述M@Cu核壳纳米金属膏为以金属铜为核层、金属M为壳层所结合而成的核壳成分，所述金属M可为Au、Ag或Ni。
根据本发明的一个方面，所述纳米金属膏体层厚度在1μm-1000μm之间，所述中间散热介电层厚度在20μm-10mm之间。
根据本发明的一个方面，所述纳米金属膏体由纳米金属粉末、抗氧化剂、助焊剂、稳定剂和活性剂构成；
所述纳米金属粉末含量为0.01-99.0wt.％，所述抗氧化剂含量为0.01–10wt.％，所述助焊剂含量为0.1-20.0wt.％，所述助焊剂、所述稳定剂和所述活性剂总量≤30.0wt.％。
根据本发明的一个方面，所述纳米金属膏体采用压合、喷墨、机械印刷、气相沉积或者溅射的方式注入填充在所述中间散热介电层上。
根据本发明的方案，本发明的高散热芯片封装互连材料，可实现高散热、厚度均匀、很好的控制互连层的平整度，在不影响半导体封装互连模块电气性能前提下，实现低温条件下互连，且可满足小间距、大功率、高温高压等条件下的使用，采用RDL再布线槽纳米金属膏体布线，能够在低温下实现金属线路快速烧结成型，相较于电镀、PVD等传统线路制作手段，可提高线路成型效率。互连材料可在电力电子应用、IGBT封装、光电子封装、MEMS封装、微电子、大功率LED封装等领域使用。
附图说明
图1示意性表示根据本发明的一种实施方式的纳米金属膏体的截面图；
图2示意性表示根据本发明的一种实施方式的中间散热介电层的截面图；
图3示意性表示根据本发明的一种实施方式的纳米金属膏体注入中间散热介电层的截面图；
图4示意性表示根据本发明的一种实施方式的高散热芯片封装互连材料的截面图；
图5示意性表示根据本发明的一种实施方式的高散热芯片封装互连材料的平面图；
图6示意性表示根据本发明的另一种实施方式的高散热芯片封装互连材料的截面图；
图7示意性表示根据本发明的另一种实施方式的高散热芯片封装互连材料的平面图。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。
图1至图4分别表示根据本发明的一种实施方式的纳米金属膏体、中间散热介电层、纳米金属膏体注入中间散热介电层以及形成高散热芯片封装互连材料的截面示意图。结合图1至图4所示，根据本发明的高散热芯片封装互连材料，包括：中间散热介电层1以及纳米金属膏体层2，在本发明中，中间散热介电层1上设有孔结构和/或RDL线槽，纳米金属膏体层2为由纳米金属膏体3注入填充中间散热介电层1的表面以及其表面上的孔结构和/或RDL线槽而形成。纳米金属膏体注入中间散热介电层1后，进行干燥处理，使纳米金属膏体均匀且稳定的与中间散热介电层吸附，以便于后续烧结成型。
图5示意性表示根据本发明的一种实施方式的高散热芯片封装互连材料的平面图。如图1至5所示，中间散热介电层1上设有若干个有序布置的通孔101，即中间散热介电层1上设有通孔阵列结构，纳米金属膏体3注入中间散热介电层1后，纳米金属膏体3通过压合、喷墨、机械印刷、气相沉积或者溅射的方式通过中间散热介电层1上的通孔101填充在中间散热介电层1的上下表面以及通孔101中，从而形成与中间散热介电层1互连的纳米金属膏体层2。
图6示意性表示根据本发明的另一种实施方式的高散热芯片封装互连材料的截面图；图7示意性表示根据本发明的另一种实施方式的高散热芯片封装互连材料的平面图。如图6和图7所示，根据本发明的另一实施方式，中间散热介电层1上设有若干有序布置的通孔101以及与通孔101连通的RDL线槽102(即RDL线槽阵列结构)，纳米金属膏体3注入中间散热介电层1后，纳米金属膏体3通过压合、喷墨、机械印刷、气相沉积或者溅射的方式通过中间散热介电层1上的通孔101填充在中间散热介电层1的上下表面以及通孔101和RDL线槽102中，从而形成与中间散热介电层1互连的纳米金属膏体层2。
除了上述实施方式，本发明的中间散热介电层1上还可设置多个有序布置的盲孔，形成盲孔阵列结构，然后由纳米金属膏3通过压合、喷墨、机械印刷、气相沉积或者溅射的方式通过中间散热介电层1上的盲孔填充在中间散热介电层1的上表面和/或下表面。
基于本发明的上述实施方式，具体地，在本发明中，中间散热介电层1为由高散热性材料与介电材料掺杂的介电薄层。根据本发明的一种实施方式，中间散热介电层1为由石墨烯或氮化铝与环氧亚胺或聚乙酰亚胺掺杂的介电薄层。
纳米金属膏体3为纳米铜膏、纳米银膏或者M@Cu核壳纳米金属膏。
优选地，纳米金属膏体3为纳米铜膏，颗粒粒径为30nm-150nm之间。
优选地，纳米金属膏体3为M@Cu核壳纳米金属膏，M@Cu核壳纳米金属膏为以金属铜为核层、金属M为壳层所结合而成的核壳成分，金属M可为Au、Ag或Ni。
进一步地，纳米金属膏体层2厚度在1μm-1000μm之间，中间散热介电层1厚度在20μm-10mm之间。
进一步地，纳米金属膏体由纳米金属粉末、抗氧化剂、助焊剂、稳定剂和活性剂构成。纳米金属粉末含量为0.01-99.0wt.％，抗氧化剂含量为0.01–10wt.％，助焊剂含量为0.1-20.0wt.％，助焊剂、稳定剂和活性剂总量≤30.0wt.％。
在本发明中，助焊剂为乳酸及其衍生物、柠檬酸及其衍生物、非活性化松香及其衍生物或活性化松香及其衍生物。
根据本发明的上述方案，本发明的高散热芯片封装互连材料，可实现高散热、厚度均匀、很好的控制互连层的平整度，在不影响半导体封装互连模块电气性能前提下，实现低温条件下互连，且可满足小间距、大功率、高温高压等条件下的使用，采用RDL再布线槽纳米金属膏体布线，能够在低温下实现金属线路快速烧结成型，相较于电镀、PVD等传统线路制作手段，可提高线路成型效率。互连材料可在电力电子应用、IGBT封装、光电子封装、MEMS封装、微电子、大功率LED封装等领域使用。
最后说明的是，以上优选实施例仅用以说明本发明的技术方案而非限制，尽管通过上述优选实施例已经对本发明进行了详细的描述，但本领域技术人员应当理解，可以在形式上和细节上对其作出各种各样的改变，而不偏离本发明权利要求书所限定的范围。

Claims (10)

1.一种高散热芯片封装互连材料，其特征在于，包括：中间散热介电层以及纳米金属膏体层，所述中间散热介电层上设有孔结构和/或RDL线槽，所述纳米金属膏体层为由纳米金属膏体注入填充所述中间散热介电层的表面以及所述表面上的所述孔结构和/或所述RDL线槽而形成。
2.根据权利要求1所述的高散热芯片封装互连材料，其特征在于，所述中间散热介电层为由高散热性材料与介电材料掺杂的介电薄层。
3.根据权利要求2所述的高散热芯片封装互连材料，其特征在于，所述中间散热介电层为由石墨烯或氮化铝与环氧亚胺或聚乙酰亚胺掺杂的介电薄层。
4.根据权利要求1所述的高散热芯片封装互连材料，其特征在于，所述中间散热介电层上设有通孔阵列结构、盲孔阵列结构和/或RDL线槽阵列结构。
5.根据权利要求1所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体为纳米铜膏、纳米银膏或者M@Cu核壳纳米金属膏。
6.根据权利要求5所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体为纳米铜膏，颗粒粒径为30nm-150nm之间。
7.根据权利要求5所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体为M@Cu核壳纳米金属膏，所述M@Cu核壳纳米金属膏为以金属铜为核层、金属M为壳层所结合而成的核壳成分，所述金属M可为Au、Ag或Ni。
8.根据权利要求1所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体层厚度在1μm-1000μm之间，所述中间散热介电层厚度在20μm-10mm之间。
9.根据权利要求1所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体由纳米金属粉末、抗氧化剂、助焊剂、稳定剂和活性剂构成；
所述纳米金属粉末含量为0.01-99.0wt.％，所述抗氧化剂含量为0.01–10wt.％，所述助焊剂含量为0.1-20.0wt.％，所述助焊剂、所述稳定剂和所述活性剂总量≤30.0wt.％。
10.根据权利要求1至9中任一项所述的高散热芯片封装互连材料，其特征在于，所述纳米金属膏体采用压合、喷墨、机械印刷、气相沉积或者溅射的方式注入填充在所述中间散热介电层上。
CN202110041060.8A 2021-01-13 2021-01-13 高散热芯片封装互连材料 Pending CN112864125A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110041060.8A CN112864125A (zh) 2021-01-13 2021-01-13 高散热芯片封装互连材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110041060.8A CN112864125A (zh) 2021-01-13 2021-01-13 高散热芯片封装互连材料

Publications (1)

Publication Number Publication Date
CN112864125A true CN112864125A (zh) 2021-05-28

Family

ID=76003294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110041060.8A Pending CN112864125A (zh) 2021-01-13 2021-01-13 高散热芯片封装互连材料

Country Status (1)

Country Link
CN (1) CN112864125A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550566A (zh) * 2018-04-12 2018-09-18 中国工程物理研究院电子工程研究所 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN109979905A (zh) * 2019-04-03 2019-07-05 深圳第三代半导体研究院 一种纳米金属膜预制模块及其制备方法
CN110660770A (zh) * 2019-09-29 2020-01-07 深圳第三代半导体研究院 一种新型固晶薄膜
CN111415914A (zh) * 2020-02-20 2020-07-14 深圳第三代半导体研究院 一种新型固晶材料及其封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550566A (zh) * 2018-04-12 2018-09-18 中国工程物理研究院电子工程研究所 基于纳米银焊膏的SiC器件三维堆叠互连结构及制备方法
CN109979905A (zh) * 2019-04-03 2019-07-05 深圳第三代半导体研究院 一种纳米金属膜预制模块及其制备方法
CN110660770A (zh) * 2019-09-29 2020-01-07 深圳第三代半导体研究院 一种新型固晶薄膜
CN111415914A (zh) * 2020-02-20 2020-07-14 深圳第三代半导体研究院 一种新型固晶材料及其封装结构

Similar Documents

Publication Publication Date Title
CN107978583B (zh) 封装结构及其制造方法
US7650694B2 (en) Method for forming multilayer substrate
CN103035593B (zh) 封装结构上的封装件及其制造方法
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US8349721B2 (en) Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8630097B2 (en) Power module using sintering die attach and manufacturing method thereof
US7902676B2 (en) Stacked semiconductor device and fabricating method thereof
US8557639B2 (en) Apparatus for thermally enhanced semiconductor package
US8476761B2 (en) Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US8836097B2 (en) Semiconductor device and method of forming pre-molded substrate to reduce warpage during die molding
US20050280141A1 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
US20100002405A1 (en) Package substrate structure
US9893030B2 (en) Reliable device assembly
CN114121829A (zh) 具有热通孔和烧结结合的热耗散结构的基板
US11183447B2 (en) Flip-chip package substrate and method for fabricating the same
TWI553775B (zh) 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法
CN112864125A (zh) 高散热芯片封装互连材料
CN212587507U (zh) 采用多芯片堆叠结构的功率分立器件
US20200075554A1 (en) Electronic package and method for fabricating the same
KR100806789B1 (ko) 에스아이피 반도체 장치의 제조 방법
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
US11177552B2 (en) Semiconductor device package and method for manufacturing the same
CN113035724A (zh) 一种多芯片封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528