CN1128461A - 动画压缩电路超高速缓冲存储器的寻址装置 - Google Patents

动画压缩电路超高速缓冲存储器的寻址装置 Download PDF

Info

Publication number
CN1128461A
CN1128461A CN95104235A CN95104235A CN1128461A CN 1128461 A CN1128461 A CN 1128461A CN 95104235 A CN95104235 A CN 95104235A CN 95104235 A CN95104235 A CN 95104235A CN 1128461 A CN1128461 A CN 1128461A
Authority
CN
China
Prior art keywords
addressing
cache
estimation
macro block
preface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN95104235A
Other languages
English (en)
Other versions
CN1072883C (zh
Inventor
琼-克劳德·赫卢森
琼-卢克·鲍尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of CN1128461A publication Critical patent/CN1128461A/zh
Application granted granted Critical
Publication of CN1072883C publication Critical patent/CN1072883C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/144—Movement detection
    • H04N5/145—Movement estimation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/223—Analysis of motion using block-matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明所提出的对用于执行一连串比较操作以估计现行画面的现行窗相对前一画面的基准窗的运动的动画压缩电路中的超高速缓冲存储器进行寻址的装置包括一个被划分成大小相等的四个物理段的第一超高速缓冲存储器。这四个物理段用来分别容纳基准窗的四个相应的半宏块。这种装置的地址电路对于对偶序现行窗的运动估计和对于对奇序现行窗的运动估计分别采用不同的寻址方式对第一超高速缓冲存储器进行寻址，从而减少了基准窗装入时间。

Description

动画压缩电路超高速缓冲 存储器的寻址装置
本发明与压缩象电视画面那样的运动画面的电路有关，具体地说，与如何利用这种电路中的超高速缓冲存储器以便通过逐个将现行画面各部分与它们在前一画面中所处的相应环境分别进行比较来估计画面各部分的运动情况有关。
动画压缩电路用来对画面进行编码，使这些画面能以最少的信息量发送，进行电视传输。这种电路可执行的压缩处理除了其他一些操作外还包括估计两幅相继画面的各相应部分之间的运动情况。现行画面中有许多部分在上一画面都已经出现。对于这些部分，有了这种运动估计就只需对相应的各运动矢量进行编码、加以传送。每个运动矢量相应表示了现行画面中的一个部分与前一画面中的相应部分之间的运动特征。
为此，将画面(例如是摄象机所摄取的画面)划分成一系列被称为“宏块”的局部画面。这些宏块广义地说相当于一个对画面的正方形划分，每个正方形包括16×16个象素。实际上，画面是逐行依次存储在图象存储器内的。这样存储的象素按与正方形局部画面相对应的象素块(即宏块)从图象存储器中取出，存入超高速缓冲存储器，由一个专用来确定宏块运动矢量的运算处理器使用。所以需要超高速缓冲存储器是因为运算处理器要对画面的同一宏块执行一连串的比较操作，有了超高速缓冲存储器，就可以减少对图象存储器的访问次数，从而提高了对画面的处理速度。
为了进行运动估计，运算处理器需要使用现行画面中要处理的那个宏块的象素以及上一画面中相应宏块及其周围的象素。运算处理器逐个对现行画面中构成一个现行窗的宏块至少部分地用上一画面中构成一个相应基准窗的相邻宏块的象素进行处理。现行窗存入一个第一超高速缓冲存储器，而基准窗存入一个第二超高速缓冲存储器。基准窗较大，不仅包括上一画面中现行窗的象素，还包括上一画面中四周邻接的宏块的象素。
在每次执行一连串旨在估计所要处理的宏块的运动情况的比较操作前，对超高速缓冲存储器进行常规寻址，将现行窗和基准窗分别装入第一和第二超高速缓冲存储器。
除了上述应用外，就广义来说，本发明提出了在涉及对相互存在相继关系的几个数值集合进行处理的过程中如何使用超高速缓冲存储器的方法。具体地说，本发明可用于必需对两个数值集合执行一连串运算的各种处理过程。第一集合为现行值集合，第二集合为基准值集合，而基准值集合中至少有一部分数值要用于对下个现行值集合所进行的一连串操作。
本发明的一个目的是应用上述处理使用来存储基准数值的超高速缓冲存储器的装入时间大大减少。
为了达到这个目的，在本发明的一个例示性实施例中配置了一个装置，用来对动画压缩电路的超高速缓冲存储器进行寻址，执行一连串比较操作以估计现行画面象素的现行窗相对上一画面相应基准窗的运动情况。这个寻址装置包括一个被划分成四个容量相等、分别用来容纳基准窗中一个相应半宏块的物理段的第一超高速缓冲存储器和一个用来对这个超高速缓冲存储器寻址的寻址器。寻址器为偶序现行窗运动估计所执行的操作与为奇序现行窗运动估计所执行的操作是不同的。
按照本发明的一个实施例，寻址装置还包括一个用来容纳现行画面象素中构成现行窗的一个宏块的第二超高速缓冲存储器和一个在每次运动估计前将一个新的现行窗装入第二超高速缓冲存储器的装入器。
按照本发明的另一个实施例，寻址装置还包括一个在每次运动估计前对第一超高速缓冲存储器的四个物理段中的两段进行装入操作的装入器，对于偶序运动估计来说是将基准窗的后两个半宏块装入后两段中，而对于奇序运动估计来说是将基准窗的后两个半宏块装入前两段中。
按照本发明的又一个实施例，寻址装置还包括一个用来读第一超高速缓冲存储器的读取器。这个读取器将前两段的内容在偶序运动估计时赋给基准窗的前两个半宏块，在奇序运动估计时赋给基准窗的后两个半宏块，而将后两段的内容在偶序运动估计时赋给基准窗的后两个半宏块，在奇序运动估计时赋给基准窗的前两个半宏块。
在本发明的另一个例示性实施例中，本发明所提出的动画压缩方法包括：对现行画面象素的宏块进行运动估计，以及将包括上一画面中的现行宏块及其邻接的两个半宏块的基准窗存入第一超高速缓冲存储器。这种动画压缩方法还包括对第一超高速缓冲存储器进行寻址，这种寻址对于偶序现行宏块运动估计和对于奇序现行宏块运动估计是不同的。
按照本发明的另一个实施例，本发明所提出的动画压缩方法包括：将第一超高速缓冲存储器划分为四个物理段和将基准窗划分为四个半宏块，以及对于偶序运动估计将前两个物理段作为容纳基准窗的前两个半宏块和将后两个物理段作为容纳基准窗的后两个半宏块来进行寻址，而对于奇序运动估计则将后两个物理段作为容纳基准窗的前两个半宏块和将前两个物理段作为容纳基准窗的后两个半宏块来进行寻址。
按照本发明的又一个实施例，本发明所提出的动画压缩方法包括：在每次运动估计之间，将现行画面象素的一个宏块装入第二超高速缓冲存储器，而将上一画面的两个半宏块装入第一超高速缓冲存储器，对于现行画面这个宏块的运动估计的基准窗的另两个半宏块是原已装入的两个半宏块。
按照本发明的又一个实施例，本发明所提出的动画压缩方法用了一个状态控制器，对第一超高速缓冲存储器地址的运算处理进行控制。
在本发明的另一个例示性实施例中，本发明提出了一种对一个超高速缓冲存储器进行寻址的方法，这个超高速缓冲存储器专用于对两个数值集合执行一连串操作的处理过程，其中第一个集合与一个现行值集合对应，而第二个集合与存储在这个超高速缓冲存储器中的一个基准值集合对应。这个基准值集合至少有一部分要用于对下一个现行值集合的一连串操作。对于对偶序现行值集合的一连串操作和对于对奇序现行值集合的一连串操作，本方法提供的对超高速缓冲存储器的寻址是不同的。
按照本发明的一个实施例，本方法包括：将超高速缓冲存储器划分为四个物理段和将基准值集合划分为四个大小相等逻辑子集合，以及对于对偶序现行值集合的一连串操作将前两个物理段作为容纳前两个逻辑子集合和将后两个物理段作为容纳后两个逻辑子集合来进行寻址，而对于对奇序现行值集合的一连串操作将后两个物理段作为容纳前两个逻辑子集和将前两个物理段作为容纳后两个逻辑子集来进行寻址。
按照本发明，对于偶序的运动估计(一连串的比较操作)和对于奇序的运动估计(一连串的比较操作)来说，对超高速缓冲存储器的寻址是不同的，因此可以大大减少超高速缓冲存储器的装入时间。实际上，在超高速缓冲存储器中为对一个现行窗的序号为之的一连串比较操作所存储的一个基准窗，有一半能用于对下一个现行窗的序号为i＋1的下一串比较操作。因此不再象原有技术那样在执行每串比较操作前必需装入整个基准窗。在每次运动估计之间只要装入半个基准窗，因为本发明可以使基准窗的每一串在相继的两串比较操作中都能加以使用。
因此，在两次运动估计之间装入动画压缩电路第一超高速缓冲存储器所需的时间减少了一半。只是在从一行宏块转到下行启块时，或者在一个新的画面开始处才需要一次装入整个基窗(即两个宏块)。
从以下结合附图的详细说明中可以清楚地看到本发明的上述及其他一些目的、特点、状况和优点。在这些附图中：
图1简要地示出了本发明所提出的动画压缩电路超高速缓冲存储器的一个实施例；
图2简要地示出了为了对一个运动画面中的一行宏块执行运动估计按本发明将宏块装入超高速缓冲存储器的方式；以及
图3简要地示出了可采用本发明的依次相交的数值集合的情况。
在图1所示例中，由现行画面I(j)的一个M×n象素矩阵构成的宏块M(i，j)形成了一个现行窗C(i)，必需对这个窗加以比较处理，以便估计这一宏块相对于上一画面I(j－1)的运动情况。标记i表示这个宏块在画面中的顺序位置或序号，而标yn j则表面画面的序号。宏块M(i，j)存储在超高速缓冲存储器2中。比较处理是相对一个基准窗R(i)执行的。这个基准窗R(i)由一个具有N行、2M列的矩阵形成，对应于前一画面I(j－1)的两个宏块。窗R(i)除了包括宏块M(i，j－1)外还包括上一画面I(i－1)中在宏块M(i，j－1)左、右的两个半宏块，即宏块M(i－1，j－1)的右半宏块B(i－1，j－1)2和宏块M(i＋1，j－1)的左半宏块B(i＋1，j－1)1。基准窗R(i)划分为四个半宏块B(i－1，j－1)2、B(i，j－1)1、B(i，j－1)2和B(i＋1，j－1)1，每个半宏块是一个具有N行、M/2列象素的矩阵。各半宏块分别容纳在超高速缓冲存储器1的特为划分成的相应物理段S1、S2、S3和S4中。运动估计包括对这两个画面窗C(i)和R(i)执行一连串比较操作OP(i)。对一对宏块M(i，j)、{B(i－1，j－1，)2，B(i，j－1)1}，执行一个基本比较操作，然后通过每执行一个基本比较操作右移一列的方式，直至宏块对M(i，j)、{B(i，j－1)2，B(i＋1，j－1)1}，完成比较操作OP(i)。
实际上，要在画面的各个方向进行运动估计，此时一个现行窗就要与一个含四个宏块的基准窗进行比较。宏块M(i，j)的比较应该考虑上一画面I(j－1)中它周围所有方向上的各个半宏块。为了简明起见，只示出了对于画面水平方向运动估计的情况。然而，对于垂直方向运动估计，以相同方式进行，只是在重复一连串比较操作时逐行移动基准窗内的宏块而已。
本发明的根据是：对于相继的两串比较(即两个运动估计操作)OP(i)和OP(i＋1)来说，使用的是现行画面I(j)的两个相继而不相交的宏块M(i，j)和M(i＋1，j)，但相应的基准窗R(i)和R(i＋1)却是相交的，也就是说相继的两个基准窗具有两个共同的半宏块B(i，j－1)2和B(i＋1，j－1)I。一个基准窗R(i)的后两个半宏块就是下一基准窗R(i＋1)的前两个半宏块。
图2示出了对于现行画面一行宏块的运动估计在超高速缓冲存储器1中装入操作执行情况。
在第一串比较OP(1)执行后，在超高速缓冲存储器1的物理段S3。S4、S1和S2中分别已存有四个半宏块B(0，j－1)2、B(1，j－1)1、B(1，j－1)2和B(2，j－1)1。为了执行下一串比较OP(2)，因此只需将基准窗R(2)的后两个半宏块装入超高速缓冲存储器1即可。
为了执行比较OP(2)，将两个半宏块B(2，j－1)2和B(3，j－1)1分别存入段S3和S4，而另两个半宏块B(1，j－1)2和B(2，j－1)1则已经在段S1和S2内了，因为这两个半宏块在执行比较OP(1)时是作为基准窗R(1)的后两个半宏块使用的。然后，对前两段S1和S2作为分别包含基准窗R(2)的前两个宏块B(1，j－1)2和B(2，j－1)1进行寻址，对后两段S3和S4作为分别包含基准窗R(2)的后两个半宏块B(2，j－1)2和B(3，j－1)1进行寻址。
为了执行序号之为偶数时的一连串比较OP(i)，亦即偶序运动估计的比较，将半宏块B(i，j－1)2和B(i＋1，j－1)1存入段S3和S4，而两个半宏块B(i－1，j－1)和B(i，j－1)1则已经在超高速缓冲存储器1的段S1和S2内了，因为这两个半宏块在执行上一串比较OP(i－1)时是作为基准窗R(i－1)的后两个半宏块使用的。然后对前两段S1和S2作为分别包含基准窗R(i)的前两个半宏块B(i－1，j－1)2和B(i，j－1)1进行寻址，对后两段S3和S4作为分别包含基准窗R(i)的后两个半宏块B(i，j－1)2和B(i＋1，j－1)1进行寻址。
为了执行一连串比较OP(i＋1)，亦即奇序运动估计的比较，将半宏块B(i＋1，j－1)2和B(i＋2，j－1)1存入段S1和S2，而两个半宏块B(i，j－1)2和B(i＋1，j－1)1则已经在超高连缓冲存储器1的段S3和S4内了，因为这两个半宏块在执行上一串比较OP(i)时是作为基准窗R(i)的后两个半宏块使用的。然后，对前两段S1和S2作为分别包含基准窗R(i＋1)的后两个半宏块B(i＋1，j－1)2和B(i＋2，j－1)1进行寻址，对后两段S3和S4作为分别包含基准窗R(i＋1)的前两个半宏块B(i，j－1)2和B(i＋1，j－1)1进行寻址。
如果画面的一行宏块中有P个宏块，则处理一行将包括P串比较，因此这种装入方式一直继续到第P串比较OP(P)。在图2所示的这个例子中，P为一个偶数。然而，当P为一个奇数时，装入和寻址方式仍然不变。在本例中，第一串比较OP(1)是奇序的一串比较，但也可选用第一串比较是偶序的一串比较来实现这种处理。
为了实现本发明所需的地址计算例如可以在一个对处理过程加以控制的状态控制器内进行。
由上可见，为了执行现行画面的一行P个宏块的运动估计，本发明只需装入相当于P＋1个宏块的象素，也就是相当于(P＋1)/2个基准窗的象素，而原有技术却要装入P个基准窗，即相当于2P个宏块的象素。
在本发明的一个用于电视电话的实施例中，宏块为一个具有16×16象素的正方矩阵，而半宏块为一个具有16×8象素的矩阵。
上述对于动画运动估计处理过程中所用的方法可以扩展到用于其他要使用两个相继而不相交的现行值集合C(i)、C(i＋1)和两个相交的基准值集合R(i)、R(i＋1)的各种处理过程。
图3通过例举在处理中可以采用本发明的两个依次相交的数值集合示出了这种一般性的应用。
在这个例子中，现行值集合C(i)是一个具有N行、M列的矩阵，它构成了处理OP(i)的一个处理对象。处理OP(i)的另一个处理对象是基准值集合R(i)，它是一个具有N行、2M列的矩阵，被划分成四个逻辑子集B(i)1、B(i)2、B(i)3和B(i)4，每个子集都是一个具有N行、M/2列的矩阵。处理包括对这两个数值集合C(i)和R(i)执行一连串运算OP(i)。基本运算是一个对一对同样大小的矩阵(例如矩阵C(i)和{B(i)2，B(i)3}进行的运算。这一连串运算OP(i)是从矩阵对C(i)和{B(i)1，B(i)2}开始直至矩阵对C(i)和{B(i)3，B(i)4}每执行一个基本运算移动一列的一连串运算。集合R(i)和R(i＋1)是依次相交的，R(i＋1)的子集B(i＋1)1和B(i＋1)2就是R(i)的子集B(i)3和B(i)4。
基准值集合R(i)和现行值集合C(i)存入超高速缓冲存储器，由运算处理器用来进行一连串运算。
为了执行称为偶序运算的一连串运算OP(i)，将逻辑子集B(i)3和B(i)4存入超高速缓冲存储器的段S3和S4，而子集B(i)1和B(i)2则已经在超高速缓冲存储器的段S1和S2内了，因为这两个子集在执行上一串运算OP(i－1)时是作为子集B(i－1)3和B(i－1)4使用的。然后，对前两段S1和S2作为分别包含有子集B(i－1)1和B(i－1)2进行寻址，对后两段S3和S4作为分别包含子集B(i)3和B(i)4进行寻址。
为了执行称为偶序运算的一连串运算OP(i＋1)，将逻辑子集B(i＋1)3和B(i＋1)4存入超高速缓冲存储器的段S1和S2，而子集B(i＋1)1和B(i＋1)2则已经在超高速缓冲存储器的段S3和S4内了，因为这两个子集在执行上一串运算P(i)时是作为子集B(i)3和B(i)4使用的。然后，对前两段S1和S2作为分别含有子集B(i＋1)3和B(i＋1)4进行寻址，对后两段S3和S4作为分别含有子集B(i＋1)1和B(i＋1)2进行寻址。
正如熟悉该技术的人们所能看到的那样，可以对以上披露的各优选实施例进行种种修改。具体地说，本发明可以用于各种处理过程，例如：比较，相加，相减等，或者复合各种基本运算。同样，数值集合可以是任意正方矩阵或长方矩阵。此外，虽然在说明中考虑的是两个相邻的基准集合有两个基准值子集是共同的，然而本发明也可用于相邻两个基准集合的共同基准值子集数是其他值的情况。
因此，熟悉该技术的人们很容易根据所说明的本发明的示例性实施例进行各种修改和变更，然而这些修改和变更并不背离本发明的精神实质。上述说明只是示例示的而不是限制性的。本发明的保护范围仅由以下权利要求书限定。

Claims (10)

1.一种对一个执行一连串比较操作(OP(i))以估计现行画面(i(j)的象素的一个现行窗(C(i)相对上一画面(i(j－1)的一个基准窗(R(i)的运动情况的动画压缩电路的一个超高速缓冲存储器进行寻址的寻址装置，其特征是所述寻址装置包括：
一个第一超高速缓冲存储器(1)，所述第一超高速缓冲存储器被划分成大小相等的四个物理段(S1、S2、S3、S4)，四个物理段用来分别存储基准窗(R(i)的四个相应的半宏块(B(i－1，j－1)2、B(i，j－D1、B(i，j－D 2、B(i＋1，j－1)1)；以及
一个对所述第一超高速缓冲存储器(1)进行寻址的寻址器，所述寻址器的寻址方式对于对一个偶序现行窗(C(i)的运动估计(OP(i)和对于对一个奇序现行窗(C(i＋1))的运动估计(OP(i＋1)是不同的。
2.权利要求1所提出的寻址装置，其特征是所述寻址装置还包括：
一个第二超高速缓冲存储器(2)，所述第二超高速缓冲存储器用来存储现行画面(I(j))的象素中构成现行窗(C(i))的一个宏块(M(i，j))；以及
一个装入器，所述装入器在每个运动估计(OP(i))前将一个新的现行窗(C(i))的象素装入所述第二超高速缓冲存储器(2)。
3.权利要求1或2所提出的寻址装置，其特征是所述寻址装置还包括一个装入器，所述装入器在每个运动估计(OP(i))前将需装入的基准窗(R(i))的后两个半宏块(B(i，j－1)2、B(i＋1，j－1)1)分别装入第一超高速缓冲存储器(1)的四个物理段(S1、S2、S3、S4)中的两段，对于偶序运动估计(OP(i))是装入后两段(S3、S4)，而对于奇序运动估计(OP(i＋1))则是装入前两段(S1、S2)。
4.权利要求3所提出的寻址装置，其特征是所述寻址装置还包括一个读所述超高速缓冲存储器的读出器，所述读出器将前两段(S1、S2)的内容在偶序运动估计(OP(i))时分别读为基准窗(R(i))的前两个半宏块(B(i－1，j－1)2，B(i，j－1)1)而在奇序运动估计(OP(i＋1))时分别读为基准窗(R(i＋1)的后两个半宏块(B(i＋1，j－1)2，B(i＋2，j－1)1)，将后两段(S3、S4)的内容在偶序运动估计(OP(i))时分别读为基准窗(R(i))的后两个半宏块(B(i，j－1)2，B(i＋1，j－1)1)而在奇序运动估计(OP(i＋1))时分别读为基准窗(R(i＋1))的前两个半宏块(B(i，j－1)2，B(i＋1，j－1)1)。
5.一种通过对现行画面(I(j))的一个象素宏块(M(i，j))执行运动估计(OP(i))压缩动画的方法，其特征是所述方法包括：
将一个包含前一画面(I(i－1))中的现行宏块(M(i，j－1))及其前、后的两个半宏块(B(i－1，j－1)2、B(i＋1，j－1)1)的基准窗(R(i))存入一个第一超高速缓冲存储器(1)；以及
对于对偶序现行宏块(M(i，j))的运动估计(OP(i))和对于对奇序现行宏块(M(i＋1，j))的运动估计(OP(i＋1))用不同的寻址方式对所述第一超高速缓冲存储器(1)进行寻址。
6.权利要求5所提出的方法，其特征是所述方法还包括下列各步骤：
将所述第一超高速缓冲存储器(1)划分为四个物理段(S1、S2、S3、S4)；
将所述基准窗(R(i))划分为四个半宏块(B(i－1，j－1)2、B(i，j－1)1、B(i，j－1)2、B(i＋1，j－1)1)；以及
对于偶序运动估计(OP(i))，将前两个物理段(S1、S2)作为包含基准窗(R(i))的前两个半宏块(B(i－1，j－1)2、B(i，j－1)1)进行寻址，将后两个物理段(S3、S4)作为包含基准窗(R(i))的后两个半宏块(B(i，j－1)2、B(i＋1，j－1)1)进行寻址，而对于奇序运动估计(OP(i＋1)，则将后两个物理段(S3、S4)作为包含基准窗(R(i＋1))的前两个半宏块(B(i，j－1)2、B(i＋1，j－1)1)进行寻址，将前两个物理段(S1、S2)作为包含基准窗(R(i＋1))的后两个半宏块(B(i＋1，j－1)2、B(i＋2，j－1)1)进行寻址。
7.权利要求6所提出的方法，其特征地所述方法还包括在每个运动估计(OP(i))之间将现行画面(I(j))的一个象素宏块(M(i，j))装入一个第二超高速缓冲存储器(2)，以及将上一画面的两个宏块(B(i，j－1)2，B(i＋1，j－1)1)装入所述第一超高速缓冲存储器(1)，而基准窗(R(i))的另两个半宏块(B(i－1，j－1)2，B(i，j－1)1)在对现行画面(I(j))的宏块(M(i－1，j))执行运动估计(OP(i－1))时就已经装入。
8.权利要求5至7中任何一项或几项权利要求所提出的方法，其特征是所述方法包括用一个状态控制器来控制对所述第一超高速缓冲存储器的地址进行运算处理。
9.一种对一个专用于对两个数值集合(C(i)，R(i))执行一连串运算(OP(i))的处理过程的超高速缓冲存储器(1)进行寻址的方法，在所述两个数值集合中，一个是现行值集合(C(i))，另一个是存储在所述超高速缓冲存储器(1)内的基准值集合(R(i))，所述基准值集合(R(i))中至少有一部分要用于对下一个现行值集合(C(i＋1))的一连串运算(OP(i＋1))，所述方法的特征是对于偶序的一连串运算(OP(i))和对于奇序的一连串运算(OP(i＋1))采用不同的寻址方式对所述超高速缓冲存储器(1)进行寻址。
10.权利要求9所提出的方法，其特征是所述方法包括下列各步：
将所述超高速缓冲存储器(1)划分为四个物理段(S1、S2、S3、S4)：
将所述基准值集合(R(i))划分为大小相等的四个逻辑子集(B(i)1、B(i)2、B(i)3、B(i)4；以及
对于偶序的一连串运算(OP(i))，将前两个物理段(S1、S2)作为包含前两个逻辑子集(B(i)1、B(i)2)进行寻址，将后两个物理段(S3、S4)作为包含后两个逻辑子集(B(i)3、B(i)4)进行寻址，而对于奇序的一连串运算(OP(i＋1))，则将后两个物理段(S3、S4)作为包含前两个逻辑子集(B(i＋1)1、B(i＋1)2)进行寻址，将前两个物理段作为包含后两个逻辑子集(B(i＋1)3、B(i＋1)4)进行寻址。
CN95104235A 1994-04-27 1995-04-26 动画压缩电路超高速缓冲存储器的寻址装置 Expired - Fee Related CN1072883C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9405339 1994-04-27
FR9405339A FR2719398B1 (fr) 1994-04-27 1994-04-27 Dispositif et procédé d'adressage d'une mémoire cache d'un circuit de compression d'images mobiles.

Publications (2)

Publication Number Publication Date
CN1128461A true CN1128461A (zh) 1996-08-07
CN1072883C CN1072883C (zh) 2001-10-10

Family

ID=9462761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95104235A Expired - Fee Related CN1072883C (zh) 1994-04-27 1995-04-26 动画压缩电路超高速缓冲存储器的寻址装置

Country Status (6)

Country Link
US (1) US5696698A (zh)
EP (1) EP0680220B1 (zh)
JP (1) JPH0856362A (zh)
CN (1) CN1072883C (zh)
DE (1) DE69520462D1 (zh)
FR (1) FR2719398B1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124867A (en) * 1995-07-18 2000-09-26 Kabushiki Kaisha Toshiba Picture output apparatus, picture preparation apparatus, and picture output method for outputting picture in the state developed into bitmap data
JP3898782B2 (ja) * 1996-08-23 2007-03-28 オリンパス株式会社 情報記録再生装置
FR2757295B1 (fr) * 1996-12-13 2001-05-18 Sgs Thomson Microelectronics Procede et dispositif d'estimation de mouvement de portions d'images mobiles
US6178203B1 (en) * 1997-04-03 2001-01-23 Lsi Logic Corporation Method and apparatus for two-row decoding of MPEG video
US6067321A (en) * 1997-04-03 2000-05-23 Lsi Logic Corporation Method and apparatus for two-row macroblock decoding to improve caching efficiency
JP4440477B2 (ja) 1998-12-22 2010-03-24 エヌエックスピー ビー ヴィ 可動な二次元窓中でアクセスするキャッシュ方法
TW563343B (en) * 2002-03-15 2003-11-21 Via Tech Inc Image frame scaling method
US7742525B1 (en) * 2002-07-14 2010-06-22 Apple Inc. Adaptive motion estimation
WO2004017640A1 (ja) * 2002-08-13 2004-02-26 Renesas Technology Corp. 信号処理装置およびシステム
SG111087A1 (en) * 2002-10-03 2005-05-30 St Microelectronics Asia Cache memory system
KR100575578B1 (ko) * 2003-11-13 2006-05-03 한국전자통신연구원 이동 단말 장치에서의 움직임 검출 방법
EP1555828A1 (en) * 2004-01-14 2005-07-20 Sony International (Europe) GmbH Method for pre-processing block based digital data
WO2005104027A2 (en) * 2004-04-22 2005-11-03 Koninklijke Philips Electronics N.V. Data processing apparatus that provides parallel access to multi-dimensional array of data values
US7792188B2 (en) 2004-06-27 2010-09-07 Apple Inc. Selecting encoding types and predictive modes for encoding video data
US8111752B2 (en) * 2004-06-27 2012-02-07 Apple Inc. Encoding mode pruning during video encoding
US20050286777A1 (en) * 2004-06-27 2005-12-29 Roger Kumar Encoding and decoding images
CN100356780C (zh) * 2005-02-03 2007-12-19 清华大学 用于压缩视频信号解码的图像存储方法
JP4182442B2 (ja) * 2006-04-27 2008-11-19 ソニー株式会社 画像データの処理装置、画像データの処理方法、画像データの処理方法のプログラム及び画像データの処理方法のプログラムを記録した記録媒体
US20080285652A1 (en) * 2007-05-14 2008-11-20 Horizon Semiconductors Ltd. Apparatus and methods for optimization of image and motion picture memory access
JP4695124B2 (ja) * 2007-09-13 2011-06-08 日本電信電話株式会社 動画像符号化における動き探索装置
WO2010035505A1 (ja) * 2008-09-29 2010-04-01 パナソニック株式会社 動画像符号化方法および動画像符号化装置
US9204157B2 (en) * 2011-11-18 2015-12-01 Texas Instruments Incorporated Video compression searching reference frame in hybrid growing-window and sliding-window
US20130156114A1 (en) * 2011-12-17 2013-06-20 Faramarz Azadegan Data Movement Reduction In Video Compression Systems
EP2814253B1 (en) * 2013-06-05 2015-09-16 Axis AB Method for encoding digital video data

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8722612D0 (en) * 1987-09-25 1987-11-04 British Telecomm Motion estimator
FR2633137B1 (fr) * 1988-06-21 1990-11-09 Labo Electronique Physique Systeme d'emission et reception de television a haute definition a estimateur de vitesses ameliore et a debit de donnees reduit
FR2638924B1 (fr) * 1988-11-09 1991-01-25 Artieri Alain Procede et circuit de traitement par bloc de signal bidimensionnel d'images animees
GB8909498D0 (en) * 1989-04-26 1989-06-14 British Telecomm Motion estimator
JPH0453389A (ja) * 1990-06-21 1992-02-20 Graphics Commun Technol:Kk 動ベクトル検出装置
JPH0468986A (ja) * 1990-07-09 1992-03-04 Sony Corp 動画像差検出装置
US5200820A (en) * 1991-04-26 1993-04-06 Bell Communications Research, Inc. Block-matching motion estimator for video coder
US5315388A (en) * 1991-11-19 1994-05-24 General Instrument Corporation Multiple serial access memory for use in feedback systems such as motion compensated television
US5475446A (en) * 1992-03-09 1995-12-12 Matsushita Electric Industrial Co., Ltd. Picture signal motion detector employing partial decimation of pixel blocks
JPH05300497A (ja) * 1992-04-21 1993-11-12 Mitsubishi Electric Corp 画像処理装置及びディジタル信号処理プロセッサ
KR0129557B1 (ko) * 1992-10-07 1998-04-10 배순훈 움직임 보상을 이용한 동영상 신호처리기의 메모리 장치
US5561475A (en) * 1994-12-30 1996-10-01 Daewoo Electronics Co., Ltd. Variable block matching motion estimation apparatus

Also Published As

Publication number Publication date
JPH0856362A (ja) 1996-02-27
FR2719398A1 (fr) 1995-11-03
EP0680220A1 (fr) 1995-11-02
EP0680220B1 (fr) 2001-03-28
DE69520462D1 (de) 2001-05-03
FR2719398B1 (fr) 1996-07-19
US5696698A (en) 1997-12-09
CN1072883C (zh) 2001-10-10

Similar Documents

Publication Publication Date Title
CN1072883C (zh) 动画压缩电路超高速缓冲存储器的寻址装置
US7860166B2 (en) Method and apparatus for motion estimation in video signal decoding
US7006100B2 (en) Cache memory system
US8218635B2 (en) Systolic-array based systems and methods for performing block matching in motion compensation
CN1156154C (zh) 视频数据排列的方法及相应的视频处理器
US20130094570A1 (en) Adaptive Motion Estimation Cache Organization
US6263112B1 (en) Motion vector searching apparatus and motion picture coding apparatus
CN113269683B (zh) 一种基于自适应阈值的局部时空事件流滤波方法与系统
CN1672419A (zh) 用于减少视频数据中块人工产物的过滤
CN1036626C (zh) 利用图像缓冲器的电子变焦系统
CN1112049C (zh) 运动矢量检测设备
CN1640126A (zh) 用于场速率上变换的方法和装置
CN1140134C (zh) 用于向分级运动估计器提供最佳数据的装置及其方法
US6690727B1 (en) Image processing
CN1154367C (zh) 用于运动图象的预测宏块数据存取转换的方法和装置
US5574503A (en) Adaptive interframe video data compression and start-up techniques
CN1463550A (zh) 多通道运动图象数据压缩方法和装置
CN1154048C (zh) 寻址处理方法
CN1164166A (zh) 在运动图象专家组编/解码器中重排序图象帧的方法和装置
CN113160321B (zh) 一种实时图像序列的几何映射方法和装置
CN1113638A (zh) 用于运动补偿视像解码器的存储系统
CN1750660A (zh) 移动向量计算方法
JP3692613B2 (ja) 情報処理方法及び情報処理装置
CN1293514C (zh) 一种数字图像的缩放处理系统
CN1273930C (zh) 转换器和转换方法以及图像处理设备

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20011010

Termination date: 20110426