CN112838832B - 一种差分放大电路 - Google Patents
一种差分放大电路 Download PDFInfo
- Publication number
- CN112838832B CN112838832B CN202011640119.7A CN202011640119A CN112838832B CN 112838832 B CN112838832 B CN 112838832B CN 202011640119 A CN202011640119 A CN 202011640119A CN 112838832 B CN112838832 B CN 112838832B
- Authority
- CN
- China
- Prior art keywords
- transistor
- bias
- voltage dividing
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 16
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 description 27
- 230000000903 blocking effect Effects 0.000 description 14
- 230000001105 regulatory effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种差分放大电路,包括对称设置的第一放大晶体管和第二放大晶体管,其中,第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点相连接,以使所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间的连接中点等效为射频地。本发明提供的差分放大电路,通过将第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点相连,使得第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点之间的相位抵消,从而改善差分放大系统的增益线性度;同时,电路结构简单,减少了占用面积且降低了差分放大系统的器件复杂度。
Description
技术领域
本发明涉及电子电路领域,尤其涉及一种差分放大电路。
背景技术
进入现代科技以来,模拟集成电路设计已经成为人们日常生活中的重要组成部分。由于差分放大电路的差分信号抗干扰能力强,通常被设置为高增益差分放大电路。增益作为评估差分放大电路的性能的重要指标,对差分放大电路有着举足轻重的作用。
其中,差分放大器电路中的偏置电路可以用于对差分放大器的增益大小进行调节。然而,受制于偏置电路的电路结构,在差分放大电路中,由于第一个偏置电路的晶体管输入端的节点与第二个偏置电路的晶体管输入端的节点相位相反;如果不能稳定两个节点的电压,将导致差分放大系统的增益线性度欠佳,差分放大器的整体性能并不理想。
发明内容
为解决差分放大系统增益线性欠佳的同时,减小占用面积并简化器件复杂度,本发明提供了一种差分放大电路。
本发明提供了一种差分放大电路,包括对称设置的第一放大晶体管和第二放大晶体管,以及为所述第一放大晶体管提供第一偏置信号的第一偏置电路和为所述第二放大晶体管提供第二偏置信号的第二偏置电路,所述第一偏置电路包括第一偏置晶体管,所述第一偏置晶体管的输入端被配置为接收第一偏置信号源,输出端耦合至所述第一放大晶体管的第一端,所述第二偏置电路包括第二偏置晶体管,所述第二偏置晶体管的输入端被配置为接收第二偏置信号源,输出端耦合至所述第二放大晶体管的第一端,其中,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点相连接,以使所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间的连接中点等效为射频地。
一些实施例中,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间直接连接。
一些实施例中,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过调节电阻连接。
一些实施例中,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过LC并联谐振电路连接。
一些实施例中,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过调节电容连接。
一些实施例中,所述第一偏置电路还包括第一供电电源端,所述第一供电电源端与所述第一偏置晶体管的输入端相连,被配置为向所述第一偏置晶体管提供所述第一偏置信号源,所述第二偏置电路还包括第二供电电源端,所述第二供电电源端与所述第二偏置晶体管的输入端相连,被配置为向所述第二偏置晶体管提供所述第二偏置信号源。
一些实施例中,所述第一偏置电路还包括设置在所述第一供电电源端和接地端之间的第一分压单元,所述第一供电电源端和所述第一分压单元之间的连接节点与所述第一偏置晶体管的输入端相连;所述第二偏置电路还包括设置在所述第二供电电源端和接地端之间的第二分压单元,所述第二供电电源端和所述第二分压单元之间的连接节点与所述第二偏置晶体管的输入端相连。
一些实施例中,所述第一分压单元包括串联的第一分压晶体管和第二分压晶体管,所述第一分压晶体管的第一端与所述第一供电电源端相连,第二端与所述第二分压晶体管的第一端连接,所述第二分压晶体管的第二端与接地端相连;所述第二分压单元包括串联的第三分压晶体管和第四分压晶体管,所述第三分压晶体管的第一端与所述第二供电电源端相连,第二端与所述第四分压晶体管的第一端连接,所述第四分压晶体管的第二端与接地端相连。
一些实施例中,所述第一偏置电路还包括第一耦合电阻,所述第一偏置晶体管的输出端通过所述第一耦合电阻耦合至所述第一放大晶体管的第一端;所述第二偏置电路还包括第二耦合电阻,所述第二偏置晶体管的输出端通过所述第二耦合电阻耦合至所述第二放大晶体管的第一端。
一些实施例中,所述第一偏置电路还包括第一偏置电阻,所述第一偏置电阻连接在所述第一供电电源端和所述第一分压单元之间;所述第二偏置电路还包括第二偏置电阻,所述第二偏置电阻连接在所述第二供电电源端和所述第二分压单元之间。
本发明提供的差分放大电路,通过将第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点相连接,以使第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点之间的连接中点等效为射频地,使得第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点之间的相位抵消,从而改善差分放大系统的增益线性度;同时,第一偏置晶体管的输入端节点和第二偏置晶体管的输入端节点相连的电路结构,减少了占用面积且降低了差分放大系统的器件复杂度,简化了电路结构。
附图说明
图1是本申请第一实施例中,差分放大电路的电路图;
图2是本申请第二实施例中,差分放大电路的电路图;
图3是本申请第三实施例中,差分放大电路的电路图;
图4是本申请第四实施例中,差分放大电路的电路图;
图5是本申请第五实施例中,差分放大电路的电路图;
图6是本申请中的差分放大电路的输出功率变化仿真图。
其中,
第一放大晶体管10;第一偏置电路11;第二放大晶体管20;第二偏置电路21;LC并联谐振电路110;调节电容C;第一隔直电容C1;第二隔直电容C2;谐振电容C3;第一偏置晶体管的输入端节点A;第二偏置晶体管的输入端节点B;第一分压晶体管M1;第二分压晶体管M2;第一偏置晶体管M3;第二偏置晶体管M4;第三分压晶体管M5;第四分压晶体管M6;第一偏置电阻R1;第二电阻R2;第三电阻R3;第二偏置电阻 R4;第一耦合电阻R5;第二耦合电阻R6;调节电阻R;谐振电感L3。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本发明的描述中,需要理解的是,术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
本发明提供了一种差分放大电路,包括对称设置的第一放大晶体管10和第二放大晶体管20,以及为所述第一放大晶体管10提供第一偏置信号的第一偏置电路11和为所述第二放大晶体管20提供第二偏置信号的第二偏置电路21,所述第一偏置电路11包括第一偏置晶体管M3,所述第一偏置晶体管M3的输入端被配置为接收第一偏置信号源,输出端耦合至所述第一放大晶体管10的第一端,所述第二偏置电路21包括第二偏置晶体管M4,所述第二偏置晶体管M4 的输入端被配置为接收第二偏置信号源,输出端耦合至所述第二放大晶体管20 的第一端,其中,所述第一偏置晶体管的输入端节点A和所述第二偏置晶体管的输入端节点B相连接,以使所述第一偏置晶体管的输入端节点A和所述第二偏置晶体管的输入端节点B之间的连接中点等效为射频地。
如图1所示,第一偏置晶体管的输入端节点A受到第一放大晶体管10的影响,即第一偏置晶体管的输入端节点A的电压会随着输入到第一放大晶体管10 的大信号的变化而发生变化;第二偏置晶体管的输入端节点B受到第二放大晶体管20的影响,即第二偏置晶体管的输入端节点B的电压会随着输入至第二放大晶体管20的大信号的变化而变化;且在差分放大电路中,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B的相位相反。因此,为了稳定第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B的电压,从而改善差分放大系统的增益线性度;现有技术通常在第一偏置晶体管的输入端节点A上接入一个到地电容,在第二偏置晶体管的输入端节点B上接入一个到地电容,进而实现第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B的相位相消,从而使得差分放大系统的总增益更加平坦。然而,在引入到地电容的同时,会增大差分放大系统的占用面积和增加差分放大系统的器件复杂度。因此,解决上述技术问题的基础上,进一步减少对系统对占用面积的需求并且降低器件复杂度,是本发明所要实现的目的。
因此,本发明提供的差分放大电路,通过优化偏置电路的电路结构,将相位相反的第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接,使得第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B 之间的相位抵消;此时,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间的连接中点C等效为射频地,从而稳定了第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B的电压,使得第一偏置晶体管的输入端节点A的电压不会随着输入到第一放大晶体管10的大信号的变化而变化,第二偏置晶体管的输入端节点B的电压不会随着输入到第二放大晶体管20 的大信号的变化而变化,从而增加了差分放大系统的增益,使得差分放大系统的增益曲线相较于现有技术呈现上扬的趋势。本发明提供的差分放大电路,能够使得差分放大系统的总增益更加平坦,有效地改进了差分放大系统的增益线性度;同时,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点 B相连的电路结构,减少了占用面积且降低了差分放大系统的器件复杂度,简化了电路结构。
一些实施例中,所述第一偏置晶体管的输入端节点A和所述第二偏置晶体管的输入端节点B之间直接连接。此方案能最大限度的简化电路,减少空间占用。
另外一些实施例中,所述第一偏置晶体管的输入端节点A和所述第二偏置晶体管的输入端节点B之间通过调节电阻R连接
如图3所示,本发明的一个实施例中,通过在一条导线连接第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B的基础上,在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接的导线上接入一个调节电阻R。由于通过一条导线将第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间相连接的作用是增大差分放大系统的增益,增益的变化是不可调节的。因此,通过在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接的导线上再接入一个调节电阻R,可适当地对增益的变化进行调节,即可以适当地拉低增益。通过调节调节电阻R的阻值,可以将增益控制在一个理想的状态。
此外,除了在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间串联一个调节电阻R外,如图4所示,本发明的其他一些实施例中,第一偏置晶体管的输入端节点A和所述第二偏置晶体管的输入端节点B之间通过LC并联谐振电路110连接,LC并联谐振电路110由电容C3和电感L3并联连接组成。如图5所示,另外一些实施例中,第一偏置晶体管的输入端节点A 和所述第二偏置晶体管的输入端节点B之间通过调节电容C连接。在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间接入LC并联谐振电路110或调节电容C的作用,与在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间接入调节电阻R的作用相同。
一些实施例中,所述第一偏置电路还包括第一供电电源端,所述第一供电电源端与所述第一偏置晶体管的输入端相连,被配置为向所述第一偏置晶体管提供所述第一偏置信号源,所述第二偏置电路还包括第二供电电源端,所述第二供电电源端与所述第二偏置晶体管的输入端相连,被配置为向所述第二偏置晶体管提供所述第二偏置信号源。
第一偏置电路11还包括第一供电电源端,所述第一供电电源端与所述第一偏置晶体管M3的输入端相连,被配置为所述第一偏置晶体管M3提供所述第一偏置信号源。所述第二偏置电路21还包括第二供电电源端,所述第二供电电源端与所述第二偏置晶体管M4的输入端相连,被配置为所述第二偏置晶体管提供所述第二偏置信号源。
一些实施例中,所述第一偏置电路11还包括设置在所述第一供电电源端和接地端之间的第一分压单元,所述第一供电电源端和所述第一分压单元之间的连接节点与所述第一偏置晶体管M3的输入端相连;
所述第二偏置电路21还包括设置在所述第二供电电源端和接地端之间的第二分压单元,所述第二供电电源端和所述第二分压单元之间的连接节点与所述第二偏置晶体管M4的输入端相连。
一些实施例中,所述第一分压单元包括串联的第一分压晶体管M1和第二分压晶体管M2,所述第一分压晶体管M1的第一端与所述第一供电电源端相连,第二端与所述第二分压晶体管M2的第一端连接,所述第二分压晶体管M2的第二端与接地端相连;
所述第二分压单元包括串联的第三分压晶体管M5和第四分压晶体管M6,所述第三分压晶体管M5的第一端与所述第二供电电源端相连,第二端与所述第四分压晶体管M6的第一端连接,所述第四分压晶体管M6的第二端与接地端相连。
一些实施例中,所述第一偏置电路11还包括第一耦合电阻R5,所述第一偏置晶体管M3的输出端通过所述第一耦合电阻R5耦合至所述第一放大晶体管10 的第一端;
所述第二偏置电路21还包括第二耦合电阻R6,所述第二偏置晶体管M4 的输出端通过所述第二耦合电阻R6耦合至所述第二放大晶体管20的第一端。
一些实施例中,所述第一偏置电路11还包括第一偏置电阻R1,所述第一偏置电阻R1连接在所述第一供电电源端和所述第一分压单元之间;
所述第二偏置电路21还包括第二偏置电阻R4,所述第二偏置电阻R4连接在所述第二供电电源端和所述第二分压单元之间。
一些实施例中,所述第一放大晶体管10为三极管,所述第一放大晶体管10 的第一端为基极,第二端为集电极,第三端为发射极;所述第二放大晶体管20 为三极管,所述第二放大晶体管20的第一端为基极,第二端为集电极,第三端为发射极。
一些实施例中,所述第一偏置晶体管M3为三极管,所述第一偏置晶体管 M3的基极为输入端,所述第一偏置晶体管的输入端节点A位于所述第一偏置晶体管M3的基极一侧,所述第一偏置晶体管M3的发射极与所述第一放大晶体管 10的第一端连接;所述第二偏置晶体管M4为三极管,所述第二偏置晶体管M4 的基极为输入端,所述第二偏置晶体管的输入端节点B位于所述第二偏置晶体管M4的基极一侧,所述第二偏置晶体管M4的发射极与所述第二放大晶体管 20的第一端连接。
一些实施例中,所述第一偏置晶体管M3的集电极连接有第二电阻R2,所述第二偏置晶体管M4的集电极连接有第三电阻R3。
一些实施例中,所述第一分压单元包括第一分压晶体管M1和第二分压晶体管M2,所述第二分压单元包括第三分压晶体管M5和第四分压晶体管M6,所述第一分压晶体管M1、第二分压晶体管M2、第三分压晶体管M5和第四分压晶体管M6为三极管;所述第一分压晶体管M1的集电极与供电电源端连接,所述第一分压晶体管M1的基极通过所述第一偏置晶体管的输入端节点A与所述第一偏置晶体管M3的输入端连接,所述第一分压晶体管M1的发射极与所述第二分压晶体管M2的集电极连接,所述第一分压晶体管M1的基极与所述第一分压晶体管M1集电极连接;所述第二分压晶体管M2的集电极与所述第二分压晶体管M2的基极连接,所述第二分压晶体管M2的发射极接地;所述第三分压晶体管M5的集电极与供电电源端连接,所述第三分压晶体管M5的基极通过所述第二偏置晶体管的输入端节点B与所述第二偏置晶体管M4的输入端连接,所述第三分压晶体管M5的发射极与所述第四分压晶体管M6的集电极连接,所述第三分压晶体管M5的基极与所述第三分压晶体管M5集电极连接;所述第四分压晶体管M6的集电极与所述第四分压晶体管M6的基极连接,所述第四分压晶体管M6的发射极接地。
在本发明中,第一分压晶体管M1、第二分压晶体管M2、第三分压晶体管 M5和第四分压晶体管M6除了选择三极管外,还可以选用二极管。
实施例1
如图1所示,本实施例提供了一种差分放大电路,输入信号RF-IN经分别经第一隔直电容C1输入到第一放大晶体管10的输入端和第二隔直电容C2输入到第二放大晶体管20的输入端,第一放大晶体管10为三极管,输入信号RF-IN 经第一隔直电容C1输入到第一放大晶体管10的基极;经第一放大晶体管10放大后,由第一放大晶体管10的集电极输出至后级电路;第一放大晶体管10的发射极接地。第二放大晶体管20为三极管,输入信号RF-IN经第二隔直电容 C2输入到第二放大晶体管20的基极;经第二放大晶体管20放大后,由第二放大晶体管20的集电极输出至后级电路;同时,第二放大晶体管20的发射极接地。
第一偏置电路11与第一放大晶体管10的基极连接,且连接点位于第一隔直电容C1与第一放大晶体管10的基极之间;第二偏置电路21与第二放大晶体管20的基极连接,且连接点位于第二隔直电容C2与第二放大晶体管20的基极之间。
第一偏置电路11包括第一偏置晶体管M3,第一偏置晶体管M3为三极管,第一偏置晶体管M3的基极为输入端,第一偏置晶体管的输入端节点A位于第一偏置晶体管M3的基极端;第一偏置信号源经第一偏置晶体管的输入端节点A 后输入到第一偏置晶体管M3。第一偏置晶体管M3的发射极通过第一耦合电阻 R5与第一放大晶体管10的基极连接,第一偏置晶体管M3的集电极通过第二电阻R2与电源端相连接。
第二偏置电路21包括第二偏置晶体管M4,第二偏置晶体管M4为三极管,第二偏置晶体管M4的基极为输入端,第二偏置晶体管的输入端节点B位于第二偏置晶体管M4的基极端;第二偏置信号源经第二偏置晶体管的输入端节点B 后输入到第二偏置晶体管M4。第二偏置晶体管M4的发射极通过第二耦合电阻 R6与第二放大晶体管20的基极连接,第二偏置晶体管M4的集电极通过第三电阻R3与电源端相连接。
其中,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B 的相位相反。本申请通过将第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B通过一导线直接相连。从而消除第一偏置晶体管的输入端节点 A和第二偏置晶体管的输入端节点B之间的相位差。
实施例2
如图2所示,本实施例提供了一种差分放大电路,输入信号RF-IN分别经第一隔直电容C1输入到第一放大晶体管10的输入端和经第二隔直电容C2输入到第二放大晶体管20的输入端,第一放大晶体管10为三极管,第一输入信号 RF-IN经第一隔直电容C1输入到第一放大晶体管10的基极;经第一放大晶体管10放大后,由第一放大晶体管10的集电极输出至后级电路;第一放大晶体管10的发射极接地。第二放大晶体管20为三极管,输入信号RF-IN经第二隔直电容C2输入到第二放大晶体管20的基极;经第二放大晶体管20放大后,由第二放大晶体管20的集电极输出至后级电路;第二放大晶体管20的发射极接地。
第一偏置电路11与第一放大晶体管10的基极连接,且连接点位于第一隔直电容C1与第一放大晶体管10的基极之间;第二偏置电路21与第二放大晶体管20的基极连接,且连接点位于第二隔直电容C2与第二放大晶体管20的基极之间。
第一偏置电路11包括第一偏置晶体管M3,第一偏置晶体管M3为三极管,第一偏置晶体管M3的基极为输入端,第一偏置晶体管的输入端节点A位于第一偏置晶体管M3的基极端;第一供电电源端提供的第一偏置信号源经第一偏置晶体管的输入端节点A后输入到第一偏置晶体管M3。第一偏置晶体管M3的发射极通过第一耦合电阻R5与第一放大晶体管10的基极连接,第一偏置晶体管 M3的集电极通过第二电阻R2与电源端相连接。
第二偏置电路21包括第二偏置晶体管M4,第二偏置晶体管M4为三极管,第二偏置晶体管M4的基极为输入端,第二偏置晶体管的输入端节点B位于第二偏置晶体管M4的基极一侧;第二供电电源端提供的第二偏置信号源经第二偏置晶体管的输入端节点B后输入到第二偏置晶体管M4。第二偏置晶体管M4的发射极通过第二耦合电阻R6与第二放大晶体管20的基极连接,第二偏置晶体管M4的集电极通过第三电阻R3与电源端相连接。
其中,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B 的相位相反。本申请通过将第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B通过一导线直接相连。从而消除第一偏置晶体管的输入端节点 A和第二偏置晶体管的输入端节点B之间的相位差。
此外,第一偏置电路11还包括第一分压单元,第一分压单元包括第一分压晶体管M1和第二分压晶体管M2,第二分压单元包括第三分压晶体管M5和第四分压晶体管M6。
第一分压晶体管M1和第二分压晶体管M2均为三极管。第一分压晶体管 M1的集电极通过第一偏置电阻R1与第一供电电源端连接;第一分压晶体管 M1的基极与第一分压晶体管M1的集电极连通的同时,通过第一偏置晶体管的输入端节点A与第一偏置晶体管M3的基极连接;第一分压晶体管M1的发射极与第二分压晶体管M2的集电极连接。第二分压晶体管M2的基极与第二分压晶体管M2的集电极连接,第二分压晶体管M2的发射极接地。
第三分压晶体管M5和第四分压晶体管M6均为三极管。第三分压晶体管 M5的集电极通过第二偏置电阻R4与第二供电电源端连接;第三分压晶体管 M5的基极与第三分压晶体管M5的集电极连通的同时,通过第二偏置晶体管的输入端节点B与第二偏置晶体管M4的基极连接;第三分压晶体管M5的发射极与第四分压晶体管M6的集电极连接。第四分压晶体管M6的基极与第四分压晶体管M6的集电极连接,第四分压晶体管M6的发射极接地。
实施例3
如图3所示,实施例3和实施例2的不同在于,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间并非通过一导线直接连接,而是在导线上串联有调节电阻R。即,调节电阻R的一端通过导线与第一偏置晶体管的输入端节点A连接,调节电阻R的另一端通过导线与第二偏置晶体管的输入端节点B连接。本申请通过在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接的导线上再接入一个调节电阻R,可适当地对增益的变化进行调节,即可以适当地拉低增益。通过调节调节电阻R的阻值,可以将增益控制在一个理想的状态。
实施例4
如图4所示,实施例4和实施例2的不同在于,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间并非通过一导线直接连接,而是在导线上串联有LC并联谐振电路110。即,LC并联谐振电路110的一端通过导线与第一偏置晶体管的输入端节点A连接,LC并联谐振电路110的另一端通过导线与第二偏置晶体管的输入端节点B连接。本申请通过在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接的导线上再接入一个 LC并联谐振电路110,可适当地对增益的变化进行调节,即可以适当地拉低增益。通过调节LC并联谐振电路110,可以将增益控制在一个理想的状态。
实施例5
如图5所示,实施例5和实施例2的不同在于,第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B之间并非通过一导线直接连接,而是在导线上串联调节电容C。即,调节电容C的一端通过导线与第一偏置晶体管的输入端节点A连接,调节电容C的另一端通过导线与第二偏置晶体管的输入端节点B连接。本申请通过在第一偏置晶体管的输入端节点A和第二偏置晶体管的输入端节点B相连接的导线上再接入一个调节电容C,可适当地对增益的变化进行调节,即可以适当地拉低增益。通过调节调节电容C,可以将增益控制在一个理想的状态。
如图6所示,为本申请的差分放大电路中的功率放大晶体管的增益随输出功率的变化而发生变化的仿真图。其中,曲线1为在节点A和节点B相连接的导线上没有接调节电阻R或LC并联谐振电路110或调节电容C,曲线2为在节点A和节点B相连接的导线上接入了调节电阻R或LC并联谐振电路110或调节电容C。由于通过一条导线将节点A和节点B之间相连接的作用是增大差分放大器系统的增益,增益的变化是不可调节的。因此,通过在节点A和节点B 相连接的导线上再接入调节电阻R或LC并联谐振电路110或调节电容C,可适当地对增益的变化进行调节,即可适当地拉低增益,可将增益控制在一个更为理想的状态。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种差分放大电路,其特征在于,包括对称设置的第一放大晶体管和第二放大晶体管,以及为所述第一放大晶体管提供第一偏置信号的第一偏置电路和为所述第二放大晶体管提供第二偏置信号的第二偏置电路,所述第一偏置电路包括第一偏置晶体管,所述第一偏置晶体管的输入端被配置为接收第一偏置信号源,输出端耦合至所述第一放大晶体管的第一端,所述第二偏置电路包括第二偏置晶体管,所述第二偏置晶体管的输入端被配置为接收第二偏置信号源,输出端耦合至所述第二放大晶体管的第一端;所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点相连接,以使所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间的连接中点等效为射频地。
2.根据权利要求1所述的差分放大电路,其特征在于,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间直接连接。
3.根据权利要求1所述的差分放大电路,其特征在于,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过调节电阻连接。
4.根据权利要求1所述的差分放大电路,其特征在于,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过LC并联谐振电路连接。
5.根据权利要求1所述的差分放大电路,其特征在于,所述第一偏置晶体管的输入端节点和所述第二偏置晶体管的输入端节点之间通过调节电容连接。
6.根据权利要求1-5任一项所述的差分放大电路,其特征在于,所述第一偏置电路还包括第一供电电源端,所述第一供电电源端与所述第一偏置晶体管的输入端相连,被配置为向所述第一偏置晶体管提供所述第一偏置信号源,所述第二偏置电路还包括第二供电电源端,所述第二供电电源端与所述第二偏置晶体管的输入端相连,被配置为向所述第二偏置晶体管提供所述第二偏置信号源。
7.根据权利要求6所述的差分放大电路,其特征在于,所述第一偏置电路还包括设置在所述第一供电电源端和接地端之间的第一分压单元,所述第一供电电源端和所述第一分压单元之间的连接节点与所述第一偏置晶体管的输入端相连;
所述第二偏置电路还包括设置在所述第二供电电源端和接地端之间的第二分压单元,所述第二供电电源端和所述第二分压单元之间的连接节点与所述第二偏置晶体管的输入端相连。
8.如权利要求7所述的差分放大电路,其特征在于,所述第一分压单元包括串联的第一分压晶体管和第二分压晶体管,所述第一分压晶体管的第一端与所述第一供电电源端相连,第二端与所述第二分压晶体管的第一端连接,所述第二分压晶体管的第二端与接地端相连;
所述第二分压单元包括串联的第三分压晶体管和第四分压晶体管,所述第三分压晶体管的第一端与所述第二供电电源端相连,第二端与所述第四分压晶体管的第一端连接,所述第四分压晶体管的第二端与接地端相连。
9.如权利要求8所述的差分放大电路,其特征在于,所述第一偏置电路还包括第一耦合电阻,所述第一偏置晶体管的输出端通过所述第一耦合电阻耦合至所述第一放大晶体管的第一端;
所述第二偏置电路还包括第二耦合电阻,所述第二偏置晶体管的输出端通过所述第二耦合电阻耦合至所述第二放大晶体管的第一端。
10.如权利要求9所述的差分放大电路,其特征在于,所述第一偏置电路还包括第一偏置电阻,所述第一偏置电阻连接在所述第一供电电源端和所述第一分压单元之间;
所述第二偏置电路还包括第二偏置电阻,所述第二偏置电阻连接在所述第二供电电源端和所述第二分压单元之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011640119.7A CN112838832B (zh) | 2020-12-31 | 2020-12-31 | 一种差分放大电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011640119.7A CN112838832B (zh) | 2020-12-31 | 2020-12-31 | 一种差分放大电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112838832A CN112838832A (zh) | 2021-05-25 |
CN112838832B true CN112838832B (zh) | 2024-03-08 |
Family
ID=75926792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011640119.7A Active CN112838832B (zh) | 2020-12-31 | 2020-12-31 | 一种差分放大电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112838832B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113922762A (zh) * | 2021-09-09 | 2022-01-11 | 锐石创芯(深圳)科技有限公司 | 一种推挽功率放大电路与推挽功率放大芯片 |
CN114123990B (zh) * | 2021-10-27 | 2024-06-07 | 锐石创芯(深圳)科技股份有限公司 | 一种偏置电路与射频功率放大器 |
CN115664354B (zh) * | 2022-12-28 | 2023-04-21 | 广州慧智微电子股份有限公司 | 一种差分放大电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622903A (en) * | 1969-10-01 | 1971-11-23 | Rca Corp | High-gain differential amplifier |
CN1234649A (zh) * | 1998-02-20 | 1999-11-10 | 日本电气株式会社 | 可变增益放大器电路 |
CN102931932A (zh) * | 2012-10-25 | 2013-02-13 | 中国科学院微电子研究所 | 一种互补偏置差分放大器 |
CN110011622A (zh) * | 2019-04-15 | 2019-07-12 | 厦门雷迅科微电子股份有限公司 | 一种射频功率放大器的偏置电路 |
CN110971205A (zh) * | 2018-09-30 | 2020-04-07 | 华为技术有限公司 | 一种高线性度的可变增益放大器以及电子装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9041466B2 (en) * | 2012-08-03 | 2015-05-26 | Rf Micro Devices, Inc. | Multimode differential amplifier biasing system |
-
2020
- 2020-12-31 CN CN202011640119.7A patent/CN112838832B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3622903A (en) * | 1969-10-01 | 1971-11-23 | Rca Corp | High-gain differential amplifier |
CN1234649A (zh) * | 1998-02-20 | 1999-11-10 | 日本电气株式会社 | 可变增益放大器电路 |
CN102931932A (zh) * | 2012-10-25 | 2013-02-13 | 中国科学院微电子研究所 | 一种互补偏置差分放大器 |
CN110971205A (zh) * | 2018-09-30 | 2020-04-07 | 华为技术有限公司 | 一种高线性度的可变增益放大器以及电子装置 |
CN110011622A (zh) * | 2019-04-15 | 2019-07-12 | 厦门雷迅科微电子股份有限公司 | 一种射频功率放大器的偏置电路 |
Non-Patent Citations (2)
Title |
---|
差分放大器的误差分析;潘强, 李和平;海军工程大学学报(02);全文 * |
潘强,李和平.差分放大器的误差分析.海军工程大学学报.2002,(02),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN112838832A (zh) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112838832B (zh) | 一种差分放大电路 | |
US6313705B1 (en) | Bias network for high efficiency RF linear power amplifier | |
US6333677B1 (en) | Linear power amplifier bias circuit | |
JP3532834B2 (ja) | 高周波増幅器バイアス回路、高周波電力増幅器および通信装置 | |
US6052032A (en) | Radio frequency amplifiers | |
US5548248A (en) | RF amplifier circuit | |
US7839217B2 (en) | High-frequency amplifier, high-frequency module, and mobile wireless apparatus using the same | |
US6373337B1 (en) | Differential amplifier | |
US10355653B2 (en) | Power amplifier circuit | |
CN110311632B (zh) | 一种具有高温漂抑制能力的自适应偏置电路 | |
CN112994629B (zh) | 一种功率放大器的偏置电路、装置及设备 | |
CN108429541A (zh) | 用于对放大器的线性度进行补偿的前置补偿器 | |
CN112631358A (zh) | 一种ldmos功放管的栅极稳压电路 | |
US20150372663A1 (en) | Impedance Adjusting Device | |
CN114024510A (zh) | 一种基于GaAs HBT工艺的功率放大器偏置电路 | |
CN110502053B (zh) | 高电源电压抑制比线性稳压器 | |
CN116526985B (zh) | 一种温度补偿电路及射频功率放大器芯片 | |
US10826438B2 (en) | Bias circuit | |
CN115940837A (zh) | 功率放大器及电子设备 | |
CN210075170U (zh) | 一种具有高温漂抑制能力的自适应偏置电路 | |
CN115940847A (zh) | 功率放大器 | |
JP2570878B2 (ja) | 高周波電力増幅器 | |
CN213783258U (zh) | 一种射频功率放大电路 | |
TWI669905B (zh) | 用於對放大器的線性度進行補償的前置補償器 | |
US6954123B2 (en) | Tuning circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant after: Ruishi Chuangxin (Shenzhen) Technology Co.,Ltd. Address before: 518000 room 2001, building 3, Shenzhen new generation industrial park, 136 Zhongkang Road, Meidu community, Meilin street, Futian District, Shenzhen City, Guangdong Province Applicant before: AN ADVANCED RF POWER AMPLIFIER AND COMMUNICATION DEVICE |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |