CN112838152A - 一种具有特定图形的发光二极管外延结构及其制备方法 - Google Patents
一种具有特定图形的发光二极管外延结构及其制备方法 Download PDFInfo
- Publication number
- CN112838152A CN112838152A CN201911166749.2A CN201911166749A CN112838152A CN 112838152 A CN112838152 A CN 112838152A CN 201911166749 A CN201911166749 A CN 201911166749A CN 112838152 A CN112838152 A CN 112838152A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- epitaxial structure
- growing
- quantum well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000009616 inductively coupled plasma Methods 0.000 claims description 17
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 16
- 238000001704 evaporation Methods 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000001105 regulatory effect Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052593 corundum Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 4
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 230000002285 radioactive effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910008198 Zr2O Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种具有特定图形的发光二极管外延结构及其制备方法，所述外延结构包括GaAs衬底，所述GaAs衬底表面自下而上依次生长GaAs缓冲层、DBR层、N型限制层和多量子阱层，所述多量子阱层表面设有刻蚀区，所述刻蚀区表面蒸镀有绝缘层；所述外延结构还包括P型限制层、P型窗口层和P型欧姆接触层，所述P型限制层、P型窗口层和P型欧姆接触层自下而上依次生长在多量子阱层上。本发明工艺设计合理，操作简单，制备得到具有特定发光图形的二极管外延结构，不仅能代替传统瞄准镜中光源、分划板的组合，提高光源利用率，而且简化了工艺，提高了产品良率，具有较高的实用性。
Description
技术领域
本发明涉及光电子技术领域，具体是一种具有特定图形的发光二极管外延结构及其制备方法。
背景技术
反射式瞄准镜是一种无放大倍率的光学瞄准具，其利用了球面反射的原理，使入射到眼睛的反射光线平行射入观察者眼中，使得观察者眼睛不必在镜片的中轴线上也能看到红点，可以提升移动目标或身体移动时的射击精度。反射式瞄准镜的光源部分目前有LED/LD光源、同位素放射光源等。
同位素放射源是用一种放射性元素辐射出的可见光作为光源，虽然其寿命非常长，但成本较高。LED/LD光源是将LED/LD前放置一片圆形或其他图案的分划板，光源发出的光经过分划板的限制后射向反射镜上，反射镜将光线反射成平行光射出。其特点是结构简单、功耗低而被广泛使用。但由于光源所发出的大部分光都被分划板挡住了，只有很少的的光发射出来，因此其光源利用率低。
同时，现有技术中进行具有特定图形的发光二极管的制备工艺复杂，操作难度大，易对二极管造成损伤，产品良率较低。
针对上述问题，我们设计了一种具有特定图形的发光二极管外延结构及其制备方法，这是我们亟待解决的问题之一。
发明内容
本发明的目的在于提供一种具有特定图形的发光二极管外延结构及其制备方法，以解决现有技术中的问题。
为实现上述目的，本发明提供如下技术方案：
一种具有特定图形的发光二极管外延结构，所述外延结构包括GaAs衬底，所述GaAs衬底表面自下而上依次生长GaAs缓冲层、DBR层、N型限制层和多量子阱层，所述多量子阱层表面设有刻蚀区，所述刻蚀区表面蒸镀有绝缘层；所述外延结构还包括P型限制层、P型窗口层和P型欧姆接触层，所述P型限制层、P型窗口层和P型欧姆接触层自下而上依次生长在多量子阱层上。
本发明公开了一种具有特定图形的发光二极管外延结构及其制备方法，通过本发明公开的技术方案能够得到具有特定图形的发光二极管，以此来代替传统瞄准镜中光源、分划板的组合，提高光源利用率；同时，为了便于进行发光二极管的工业生产，本发明又对外延结构的制备方法进行了改进；本发明中外延结构自下而上依次包括GaAs衬底、GaAs缓冲层、DBR层、N型限制层、多量子阱层、P型限制层、P型窗口层和P型欧姆接触层，在实际制备过程中，在多量子肼层生长结束后，利用光刻、ICP刻蚀工艺进行刻蚀区的制备，刻蚀直至N型限制层，能够对多量子肼层进行特定图形的限定，未被刻蚀的区域会在二极管导通时点亮，形成所需要的发光图案。
较优地，所述刻蚀区的深度为多量子阱层到N型限制层的距离。
较优地，所述绝缘层为SiO2、SiN、Al2O3、Zr2O中的任意一种。
本发明中刻蚀区表面蒸镀有绝缘层，绝缘层为SiO2、SiN、Al2O3、Zr2O中的任意一种，绝缘层的蒸镀可对P、N极进行隔断，起到绝缘保护的作用，同时在实际操作中，绝缘层上表面与多量子肼层位于同一平面上，能够对刻蚀区起到平坦化的作用，便于后续P型限制层的制备。
较优地，所述N型限制层为N型(AlxGa1-x)yIn1-yP限制层，所述P型限制层为P型AlInP限制层。
较优地，所述P型窗口层为GaP窗口层，所述P型欧姆接触层为GaP欧姆接触层。
一种具有特定图形的发光二极管外延结构的制备方法，包括以下步骤：
1)准备GaAs衬底；
2)在GaAs衬底上生长GaAs缓冲层；
3)在GaAs缓冲层上生长DBR层；
4)在DBR层上生长N型限制层；
5)在N型限制层上生长多量子阱层；
6)在多量子阱层上进行光刻，形成刻蚀区；
7)在刻蚀区表面蒸镀绝缘层；
8)在多量子阱层上依次生长P型限制层、P型窗口层和P型欧姆接触层；
9)得到所述外延结构。
较优化地，包括以下步骤：
1)准备GaAs衬底，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理；
2)在GaAs衬底上生长GaAs缓冲层：
3)在GaAs缓冲层上生长DBR层：
4)在DBR层上生长N型限制层：
5)在N型限制层上生长多量子阱层：调节温度为700-740℃，在N型限制层上生长多量子阱层，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中0≤x≤0.4，0.5≤y≤1.0；
6)取步骤5)生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层刻蚀至N型限制层，形成刻蚀区；
7)取步骤6)处理后得到的外延结构，在刻蚀区表面蒸镀绝缘层；
8)将步骤7)处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理；
9)在多量子阱层上表面依次生长P型限制层、P型窗口层和P型欧姆接触层，得到所述外延结构。
较优地，包括以下步骤：
1)准备GaAs衬底，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理5-10min；步骤1)中对GaAs衬底H2环境下升温烘烤，能够去除GaAs衬底表面的水氧，完成GaAs衬底的表面热处理；
2)在GaAs衬底上生长GaAs缓冲层：调节温度为700-740℃，在GaAs衬底表面生长GaAs缓冲层，其中GaAs缓冲层的厚度为0.3-1.0um；步骤2)中进行GaAs缓冲层的制备，此为常规加工工艺，在此不加以赘述；
3)在GaAs缓冲层上生长DBR层：保持温度为700-740℃，在GaAs缓冲层上生长DBR层，DBR层包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中0.3＜x＜0.6；
4)在DBR层上生长N型限制层：调节温度为700-740℃，在DBR层上生长N型(AlxGa1-x)yIn1-yP限制层；其中0≤x，y≤1；所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度0.3-1.0um；
5)在N型限制层上生长多量子阱层：调节温度为700-740℃，在N型限制层上生长多量子阱层，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中0≤x≤0.4，0.5≤y≤1.0；步骤3)、步骤4)、步骤5分别进行DBR层、N型限制层和多量子阱层的生长；
6)取步骤5)生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层刻蚀至N型限制层，形成刻蚀区；步骤6)中取多量子肼层生长结束的外延结构，表面涂覆光刻胶，曝光显影刻蚀，此时可根据呈现出的目标发光图形进行ICP刻蚀，ICP刻蚀时沿着多量子肼层一直刻蚀至N型限制层，形成刻蚀区；
7)取步骤6)处理后得到的外延结构，在刻蚀区表面蒸镀绝缘层；步骤7)中在刻蚀区表面蒸镀绝缘层，不仅能够起到绝缘保护的作用，同时进行P、N极隔断；
8)将步骤7)处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理5-10min；步骤8)中在H2气氛下对外延结构进行高温处理，去除外延结构表面的水氧，便于后续P型限制层的生长；
9)在多量子阱层上表面依次生长P型限制层、P型窗口层和P型欧姆接触层，得到所述外延结构。步骤9)中进行P型限制层、P型窗口层和P型欧姆接触层的生长，此为常规工艺，在此不再赘述。
与现有技术相比，本发明的有益效果是：
在实际操作中，也可选择先进行常规外延片的制备，制备结束后再利用光刻、ICP刻蚀进行光刻图形的制备，但该方法加工工艺复杂，操作难度高；同时在外延片制备结束后进行刻蚀，在进行刻蚀时容易损坏外延片，二极管良率降低，工作效率低。
而本发明可以通过常规的蒸镀、光刻工艺进行制备，工艺简单、成本低、可靠性高，并且在多量子肼层制备结束后进行刻蚀区的刻蚀，降低了外延结构的损耗，提高了产品良率。
本发明公开了一种具有特定图形的发光二极管外延结构及其制备方法，工艺设计合理，操作简单，制备得到具有特定发光图形的二极管外延结构，不仅能代替传统瞄准镜中光源、分划板的组合，提高光源利用率，而且简化了工艺，提高了产品良率，具有较高的实用性。
附图说明
为了使本发明的内容更容易被清楚地理解，下面根据具体实施例并结合附图，对本发明作进一步详细的说明。
图1为本发明一种具有特定图形的发光二极管外延结构的外延结构示意图。
图中：1-GaAs衬底、2-GaAs缓冲层、3-DBR层、4-N型限制层、5-多量子阱层、6-绝缘层、7-P型限制层、8-P型窗口层、9-P型欧姆接触层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
S1：准备GaAs衬底1，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理5min；
S2：在GaAs衬底1上生长GaAs缓冲层2：调节温度为700℃，在GaAs衬底1表面生长GaAs缓冲层2，其中GaAs缓冲层2的厚度为0.3um；
S3：在GaAs缓冲层2上生长DBR层3：保持温度为700℃，在GaAs缓冲层2上生长DBR层3，DBR层3包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中x为0.4；
S4：在DBR层3上生长N型限制层4：调节温度为700℃，在DBR层3上生长N型(AlxGa1-x)yIn1-yP限制层；其中x为0，y为1，所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度0.3um；
S5：在N型限制层4上生长多量子阱层5：调节温度为700℃，在N型限制层4上生长多量子阱层5，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中x为0，y为0.5；
S6：取S5生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层5刻蚀至N型限制层4，形成刻蚀区，再在刻蚀区表面蒸镀绝缘层6；
S7：将S6处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理5min；
S8：在多量子阱层5上表面依次生长P型AlInP限制层、GaP窗口层和P型GaP欧姆接触层，得到所述外延结构。
本实施例中，所述绝缘层6为SiO2。
实施例2：
S1：准备GaAs衬底1，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理8min；
S2：在GaAs衬底1上生长GaAs缓冲层2：调节温度为720℃，在GaAs衬底1表面生长GaAs缓冲层2，其中GaAs缓冲层2的厚度为0.6um；
S3：在GaAs缓冲层2上生长DBR层3：保持温度为720℃，在GaAs缓冲层2上生长DBR层3，DBR层3包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中x为0.5；
S4：在DBR层3上生长N型限制层4：调节温度为720℃，在DBR层3上生长N型(AlxGa1-x)yIn1-yP限制层；其中x为0.5，y为0.5，所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度0.6um；
S5：在N型限制层4上生长多量子阱层5：调节温度为720℃，在N型限制层4上生长多量子阱层5，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中x为0.2，y为0.6；
S6：取S5生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层5刻蚀至N型限制层4，形成刻蚀区，再在刻蚀区表面蒸镀绝缘层6；
S7：将S6处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理8min；
S8：在多量子阱层5上表面依次生长P型AlInP限制层、GaP窗口层和P型GaP欧姆接触层，得到所述外延结构。
本实施例中，所述绝缘层6为SiN。
实施例3：
S1：准备GaAs衬底1，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理10min；
S2：在GaAs衬底1上生长GaAs缓冲层2：调节温度为740℃，在GaAs衬底1表面生长GaAs缓冲层2，其中GaAs缓冲层2的厚度为1.0um；
S3：在GaAs缓冲层2上生长DBR层3：保持温度为740℃，在GaAs缓冲层2上生长DBR层3，DBR层3包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中x为0.55；
S4：在DBR层3上生长N型限制层4：调节温度为740℃，在DBR层3上生长N型(AlxGa1-x)yIn1-yP限制层；其中x为0.8，y为0.2，所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度1.0um；
S5：在N型限制层4上生长多量子阱层5：调节温度为740℃，在N型限制层4上生长多量子阱层5，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中x为0.4，y为1；
S6：取S5生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层5刻蚀至N型限制层4，形成刻蚀区，再在刻蚀区表面蒸镀绝缘层6；
S7：将S6处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理10min；
S8：在多量子阱层5上表面依次生长P型AlInP限制层、GaP窗口层和P型GaP欧姆接触层，得到所述外延结构。
本实施例中，所述绝缘层6为Al2O3。
实施例4：
S1：准备GaAs衬底1，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理8min；
S2：在GaAs衬底1上生长GaAs缓冲层2：调节温度为720℃，在GaAs衬底1表面生长GaAs缓冲层2，其中GaAs缓冲层2的厚度为0.6um；
S3：在GaAs缓冲层2上生长DBR层3：保持温度为720℃，在GaAs缓冲层2上生长DBR层3，DBR层3包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中x为0.5；
S4：在DBR层3上生长N型限制层4：调节温度为720℃，在DBR层3上生长N型(AlxGa1-x)yIn1-yP限制层；其中x为0.5，y为0.5，所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度0.6um；
S5：在N型限制层4上生长多量子阱层5：调节温度为720℃，在N型限制层4上生长多量子阱层5，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中x为0.2，y为0.6；
S6：取S5生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层5刻蚀至N型限制层4，形成刻蚀区，再在刻蚀区表面蒸镀绝缘层6；
S7：将S6处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理8min；
S8：在多量子阱层5上表面依次生长P型AlInP限制层、GaP窗口层和P型GaP欧姆接触层，得到所述外延结构。
本实施例中，所述绝缘层6为Zr2O。
结论：实施例1-4均根据本发明公开的技术方案进行外延结构的制备，利用实施例1-4得到的外延结构进行二极管的制备，对该二极管通电时，可产生特定的发光图形，应用在反射式瞄准镜中时，使用效果优异。
本发明公开了一种具有特定图形的发光二极管外延结构及其制备方法，工艺设计合理，操作简单，制备得到具有特定发光图形的二极管外延结构，不仅能代替传统瞄准镜中光源、分划板的组合，提高光源利用率，而且简化了工艺，提高了产品良率，具有较高的实用性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (8)
1.一种具有特定图形的发光二极管外延结构，其特征在于：所述外延结构包括GaAs衬底(1)，所述GaAs衬底(1)表面自下而上依次生长GaAs缓冲层(2)、DBR层(3)、N型限制层(4)和多量子阱层(5)，所述多量子阱层(5)表面设有刻蚀区，所述刻蚀区表面蒸镀有绝缘层(6)；所述外延结构还包括P型限制层(7)、P型窗口层(8)和P型欧姆接触层(9)，所述P型限制层(7)、P型窗口层(8)和P型欧姆接触层(9)自下而上依次生长在多量子阱层(5)上。
2.根据权利要求1所述的一种具有特定图形的发光二极管外延结构，其特征在于：所述刻蚀区的深度为多量子阱层(5)到N型限制层(4)的距离。
3.根据权利要求1所述的一种具有特定图形的发光二极管外延结构，其特征在于：所述绝缘层(6)为SiO2、SiN、Al2O3、Zr2O中的任意一种。
4.根据权利要求1所述的一种具有特定图形的发光二极管外延结构，其特征在于：所述N型限制层(4)为N型(AlxGa1-x)yIn1-yP限制层，所述P型限制层(7)为P型AlInP限制层。
5.根据权利要求1所述的一种具有特定图形的发光二极管外延结构，其特征在于：所述P型窗口层(8)为GaP窗口层，所述P型欧姆接触层(9)为GaP欧姆接触层。
6.一种具有特定图形的发光二极管外延结构的制备方法，其特征在于：包括以下步骤：
1)准备GaAs衬底(1)；
2)在GaAs衬底(1)上生长GaAs缓冲层(2)；
3)在GaAs缓冲层(2)上生长DBR层(3)；
4)在DBR层(3)上生长N型限制层(4)；
5)在N型限制层(4)上生长多量子阱层(5)；
6)在多量子阱层(5)上进行光刻，形成刻蚀区；
7)在刻蚀区表面蒸镀绝缘层(6)；
8)在多量子阱层(5)上依次生长P型限制层(7)、P型窗口层(8)和P型欧姆接触层(9)；
9)得到所述外延结构。
7.根据权利要求6所述的一种具有特定图形的发光二极管外延结构的制备方法，其特征在于：包括以下步骤：
1)准备GaAs衬底(1)，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理；
2)在GaAs衬底(1)上生长GaAs缓冲层(2)：
3)在GaAs缓冲层(2)上生长DBR层(3)：
4)在DBR层(3)上生长N型限制层(4)：
5)调节温度为700-740℃，在N型限制层(4)上生长多量子阱层(5)，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中0≤x≤0.4，0.5≤y≤1.0；
6)取步骤5)生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层(5)刻蚀至N型限制层(4)，形成刻蚀区；
7)取步骤6)处理后得到的外延结构，在刻蚀区表面蒸镀绝缘层(6)；
8)将步骤7)处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理；
9)在多量子阱层(5)上表面依次生长P型限制层(7)、P型窗口层(8)和P型欧姆接触层(9)，得到所述外延结构。
8.根据权利要求7所述的一种具有特定图形的发光二极管外延结构的制备方法，其特征在于：包括以下步骤：
1)准备GaAs衬底(1)，放入MOCVD生长室内，H2气氛下，保持温度为700℃，热处理5-10min；
2)在GaAs衬底(1)上生长GaAs缓冲层(2)：调节温度为700-740℃，在GaAs衬底(1)表面生长GaAs缓冲层(2)，其中GaAs缓冲层(2)的厚度为0.3-1.0um；
3)在GaAs缓冲层(2)上生长DBR层(3)：保持温度为700-740℃，在GaAs缓冲层(2)上生长DBR层(3)，DBR层(3)包括多对重叠生长的AlAs层和AlxGa1-xAs层，其中0.3＜x＜0.6；
4)在DBR层(3)上生长N型限制层(4)：调节温度为700-740℃，在DBR层(3)上生长N型(AlxGa1-x)yIn1-yP限制层；其中0≤x，y≤1；所述N型(AlxGa1-x)yIn1-yP限制层的厚度为厚度0.3-1.0um；
5)在N型限制层(4)上生长多量子阱层(5)：调节温度为700-740℃，在N型限制层(4)上生长多量子阱层(5)，多量子肼层为(AlxGa1-x)InP/(AlyGa1-y)InP阱垒结构，其中0≤x≤0.4，0.5≤y≤1.0；
6)取步骤5)生长后得到的外延结构，表面涂覆光刻胶，曝光显影，腐蚀出目标发光图形，再通过刻蚀机进行ICP刻蚀，刻蚀时从多量子阱层(5)刻蚀至N型限制层(4)，形成刻蚀区；
7)取步骤6)处理后得到的外延结构，在刻蚀区表面蒸镀绝缘层(6)；
8)将步骤7)处理后得到的外延结构放入MOCVD生长室内，H2气氛下高温处理5-10min；
9)在多量子阱层(5)上表面依次生长P型限制层(7)、P型窗口层(8)和P型欧姆接触层(9)，得到所述外延结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166749.2A CN112838152B (zh) | 2019-11-25 | 2019-11-25 | 一种具有特定图形的发光二极管外延结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911166749.2A CN112838152B (zh) | 2019-11-25 | 2019-11-25 | 一种具有特定图形的发光二极管外延结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112838152A true CN112838152A (zh) | 2021-05-25 |
| CN112838152B CN112838152B (zh) | 2022-06-14 |
Family
ID=75922941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911166749.2A Active CN112838152B (zh) | 2019-11-25 | 2019-11-25 | 一种具有特定图形的发光二极管外延结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112838152B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314196A (ja) * | 2001-04-18 | 2002-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体及び半導体光素子 |
| CN1383220A (zh) * | 2001-03-09 | 2002-12-04 | 精工爱普生株式会社 | 发光元件的制造方法、半导体激光器及其制造方法 |
| CN101878568A (zh) * | 2008-01-21 | 2010-11-03 | 浦项工科大学校产学协力团 | 光量子环形激光器及其制造方法 |
| JP2011014819A (ja) * | 2009-07-06 | 2011-01-20 | Seiko Epson Corp | 発光装置およびプロジェクター |
| CN102610714A (zh) * | 2012-03-27 | 2012-07-25 | 中国科学院半导体研究所 | 同步实现阻止GaAs盖层氧化和提高氧化层热稳定性的方法 |
| CN105428992A (zh) * | 2015-08-26 | 2016-03-23 | 武汉电信器件有限公司 | 一种高速激光器芯片结构及其制作方法 |
| CN105895754A (zh) * | 2016-05-03 | 2016-08-24 | 武汉光安伦光电技术有限公司 | 一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法 |
| CN106233473A (zh) * | 2014-04-25 | 2016-12-14 | 索尼公司 | 半导体光学设备和显示设备 |
| CN108736316A (zh) * | 2018-06-08 | 2018-11-02 | 北京嘉圣光通科技有限公司 | 制作垂直腔面发射激光器的方法及垂直腔面发射激光器 |
| CN208608218U (zh) * | 2018-06-29 | 2019-03-15 | 广东工业大学 | 一种紫外led垂直结构芯片 |
| CN110212068A (zh) * | 2019-05-20 | 2019-09-06 | 太原理工大学 | 基于GaN六棱台阵列的全彩发射LED外延结构及制备方法 |
-
2019
- 2019-11-25 CN CN201911166749.2A patent/CN112838152B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1383220A (zh) * | 2001-03-09 | 2002-12-04 | 精工爱普生株式会社 | 发光元件的制造方法、半导体激光器及其制造方法 |
| JP2002314196A (ja) * | 2001-04-18 | 2002-10-25 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体及び半導体光素子 |
| CN101878568A (zh) * | 2008-01-21 | 2010-11-03 | 浦项工科大学校产学协力团 | 光量子环形激光器及其制造方法 |
| JP2011014819A (ja) * | 2009-07-06 | 2011-01-20 | Seiko Epson Corp | 発光装置およびプロジェクター |
| CN102610714A (zh) * | 2012-03-27 | 2012-07-25 | 中国科学院半导体研究所 | 同步实现阻止GaAs盖层氧化和提高氧化层热稳定性的方法 |
| CN106233473A (zh) * | 2014-04-25 | 2016-12-14 | 索尼公司 | 半导体光学设备和显示设备 |
| CN105428992A (zh) * | 2015-08-26 | 2016-03-23 | 武汉电信器件有限公司 | 一种高速激光器芯片结构及其制作方法 |
| CN105895754A (zh) * | 2016-05-03 | 2016-08-24 | 武汉光安伦光电技术有限公司 | 一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法 |
| CN108736316A (zh) * | 2018-06-08 | 2018-11-02 | 北京嘉圣光通科技有限公司 | 制作垂直腔面发射激光器的方法及垂直腔面发射激光器 |
| CN208608218U (zh) * | 2018-06-29 | 2019-03-15 | 广东工业大学 | 一种紫外led垂直结构芯片 |
| CN110212068A (zh) * | 2019-05-20 | 2019-09-06 | 太原理工大学 | 基于GaN六棱台阵列的全彩发射LED外延结构及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112838152B (zh) | 2022-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103474523B (zh) | 发光二极管的制备方法 | |
| CN103474520B (zh) | 发光二极管的制备方法 | |
| CN100379042C (zh) | 发光二极管管芯的基底结构体及制造基底结构体的方法 | |
| CN103474543B (zh) | 发光二极管 | |
| CN103474531B (zh) | 发光二极管 | |
| CN103474534B (zh) | 发光二极管 | |
| CN103474525B (zh) | 发光二极管的制备方法 | |
| JP2006100569A (ja) | 半導体発光素子およびその製造方法 | |
| CN103187499B (zh) | 发光二极管及其制作方法 | |
| CN108878602A (zh) | 一种三基色垂直结构微型led芯片制造与转印方法 | |
| CN100380695C (zh) | 发光二极管管芯及其制造方法 | |
| CN103390711B (zh) | 一种具有电极反射层的led芯片及其制作方法 | |
| CN112467005A (zh) | 一种多复合层图形化蓝宝石衬底的制备方法 | |
| CN105742958A (zh) | 一种带有dbr掩膜的三族氮化物发光器件及制备方法 | |
| CN104465925B (zh) | 一种led芯片外延层的制作方法及led芯片结构 | |
| CN112838152B (zh) | 一种具有特定图形的发光二极管外延结构及其制备方法 | |
| CN110649130B (zh) | 一种紫外发光二极管及其制备方法 | |
| CN112750922B (zh) | 一种具有可变图形的发光二极管及其制备方法 | |
| CN211182231U (zh) | 一种紫外发光二极管 | |
| CN116417898B (zh) | 一种集成帕耳贴制冷的fp激光芯片及其制备方法 | |
| CN108091742B (zh) | 一种GaAs基改良窗口层结构的黄绿光LED及其制造方法 | |
| CN212659824U (zh) | 一种808nm激光外延片 | |
| JP2005191220A (ja) | 半導体発光素子およびその製造方法 | |
| TW201521227A (zh) | 直接成長於透明基板上的高效率AlGaInP發光二極體及其製造方法 | |
| CN104952996B (zh) | 一种发光二极管的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |