CN112825563B - 视频处理方法及装置、视频处理设备 - Google Patents
视频处理方法及装置、视频处理设备 Download PDFInfo
- Publication number
- CN112825563B CN112825563B CN201911142949.4A CN201911142949A CN112825563B CN 112825563 B CN112825563 B CN 112825563B CN 201911142949 A CN201911142949 A CN 201911142949A CN 112825563 B CN112825563 B CN 112825563B
- Authority
- CN
- China
- Prior art keywords
- video
- freezing
- video source
- channel
- image frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 168
- 238000003672 processing method Methods 0.000 title claims abstract description 26
- 230000008014 freezing Effects 0.000 claims abstract description 138
- 238000007710 freezing Methods 0.000 claims abstract description 138
- 239000000872 buffer Substances 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本发明实施例公开了一种视频处理方法及装置和视频处理设备。所述视频处理方法例如包括:利用非冻结通道接收输入视频源;控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;接收视频冻结指令;在所述视频冻结指令的控制下,切换冻结通道连通至所述视频处理模块;以及在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示。本发明实施例有效解决现有技术中不能对冻结视频源进行视频处理的技术问题。
Description
技术领域
本发明涉及视频处理及显示技术领域,尤其涉及一种视频处理方法、一种视频处理装置和一种视频处理设备。
背景技术
在会议和演出现场等应用场合,在需要将显示屏显示的内容冻结为某一图像帧时,为了避免因为输入视频源正常播放导致该图像帧已经播出,因此需要前端控制卡例如发送卡将该图像帧进行冻结,从而保证在显示屏上冻结显示该图像帧,也即保证所述显示屏较长时间显示该图像帧。
目前通常采用的方法是:正常播放时,对输入视频源进行视频处理之后在显示屏上进行播放,当需要冻结输入视频源以在显示屏上冻结显示某一图像帧时,将经过视频处理后的输入视频源当前播放的图像帧保存至存储器比如DDR中的固定位置、并停止继续向所述固定位置写入数据,之后再从所述固定位置中读取所述当前播放的图像帧,以使得关联所述输入视频源的窗口在所述显示屏的映射区域冻结显示所述当前播放的图像帧,此时所述输入视频源也称之为冻结视频源。由此可见,现有技术冻结的是视频处理后的图像帧,导致所述窗口内的冻结视频源无法再次被编辑,所有和冻结视频源相关的视频处理都难以实现,例如在冻结后希望对该冻结视频源进行截取或者画质调整以便重点突出某些内容,这种方式是难以实现的。
发明内容
因此,为克服现有技术中存在的缺陷和不足,本发明实施例提供一种视频处理方法、一种视频处理装置和一种视频处理设备。
一方面,本发明实施例提供的一种视频处理方法,包括:利用非冻结通道接收输入视频源;控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;接收视频冻结指令;在所述视频冻结指令的控制下,切换冻结通道连通至所述视频处理模块;以及在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示。
本实施例中,在对输入视频源藉由所述视频处理模块进行视频处理之前,利用所述非冻结通道接收输入视频源以及利用所述冻结通道响应所述视频冻结指令(此时所述输入视频源为冻结视频源)对目标图像帧进行冻结,从而可以选择性地传送由所述非冻结通道接收的输入视频源或由所述冻结通道冻结的目标图像帧至所述视频处理模块以进行后续的处理及输出显示,从而可以实现窗口内的冻结视频源再次被编辑。进一步地,该方法可以在不增加额外视频处理模块的情况下实现对冻结视频源进行视频处理,并且提高了硬件资源的利用率。
在本发明的一个实施例中,所述视频冻结指令包含用于表征所述输入视频源的视频源指定参数和用于表征所述指定存储地址的地址参数。
在本发明的一个实施例中,所述视频处理方法还包括:在所述基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块进行处理并输出之前,在所述视频冻结指令的控制下利用所述冻结通道将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧。
在本发明的一个实施例中,所述视频处理方法还包括:在所述接收视频冻结指令之前,利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址;在所述视频冻结指令的控制下,停止利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址,以使得所述目标图像帧为所述指定存储地址当前缓存好的一个图像帧。
在本发明的一个实施例中,所述利用所述冻结通道获取目标显示时序包括:利用所述冻结通道根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息。
在本发明的一个实施例中,所述利用所述冻结通道获取目标显示时序包括:利用所述冻结通道获取所述输入视频源的显示时序作为所述目标显示时序。
另一方面,本发明实施例提供的一种视频处理装置,包括:非冻结处理单元、选择单元、指令接收单元和冻结处理单元;其中,所述非冻结处理单元用于利用非冻结通道接收输入视频源;所述选择单元用于控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;所述冻结指令接收单元用于接收视频冻结指令;所述选择单元还用于在所述视频冻结指令的控制下切换冻结通道连通至所述视频处理模块;所述冻结处理单元用于在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示。
本实施例中,在对输入视频源藉由所述视频处理模块进行视频处理之前,由非冻结处理单元利用所述非冻结通道接收输入视频源以及由冻结处理单元响应所述视频冻结指令(此时所述输入视频源为冻结视频源)利用所述冻结通道对目标图像帧进行冻结,从而基于所述选择单元可以选择性地传送由所述非冻结通道接收的输入视频源或由所述冻结通道冻结的目标图像帧至所述视频处理模块以进行后续的处理及输出显示,如此一来可以在不增加额外视频处理模块的情况下实现对冻结视频源进行视频处理。通过选择单元选择性地切换非冻结通道以及冻结通道连通视频处理模块,可以复用视频处理模块对非冻结视频源(所述输入视频源)进行视频处理以及对冻结视频源(所述冻结的目标图像帧)进行视频处理,提高了硬件资源的使用率。
在本发明的一个实施例中,所述视频冻结指令包含用于表征所述输入视频源的视频源指定参数和用于表征所述指定存储地址的地址参数。
在本发明的一个实施例中,所述冻结通道包括:写入子单元,用于在所述视频冻结指令的控制下将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧;显示时序生成子单元,用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;读取子单元,用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。
在本发明的一个实施例中,所述冻结通道包括:写入子单元,用于在所述接收视频冻结指令之前将所述输入视频源的图像帧缓存至所述指定存储地址,以及在所述视频冻结指令的控制下停止将所述输入视频源的图像帧缓存至所述指定存储地址以使得所述目标图像帧为所述指定存储地址当前缓存好的图像帧;显示时序生成子单元,用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;读取子单元,用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。
再一方面,本发明实施例提供的一种视频处理设备,包括:存储器;以及可编程逻辑器件,电连接所述存储器,用于执行如上所述的任意一种视频处理方法;其中,所述非冻结通道、所述视频处理模块和所述冻结通道内置于所述可编程逻辑器件,以及所述指定存储地址位于所述存储器内。
综上所述,本发明上述各个实施例可以具有如下优点或有益效果:在对输入视频源藉由所述视频处理模块进行视频处理之前,利用所述非冻结通道接收输入视频源以及利用所述冻结通道响应所述视频冻结指令(此时所述输入视频源为冻结视频源)对目标图像帧进行冻结,从而可以选择性地传送由所述非冻结通道接收的输入视频源或由所述冻结通道冻结的目标图像帧至所述视频处理模块以进行后续的处理及输出显示,如此一来可以在不增加额外视频处理模块的情况下实现对冻结视频源进行视频处理,并且提高了硬件资源的利用率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一实施例提供的一种视频处理方法的流程示意图。
图2为本发明第一实施例提供的另一种视频处理方法的部分流程示意图。
图3为本发明第一实施例提供的再一种视频处理方法的部分流程示意图。
图4为本发明第二实施例提供的一种视频处理装置的模块示意图。
图5为图4中冻结通道的一种具体实施方式的模块示意图。
图6为本发明第三实施例提供的一种视频处理设备的结构示意图。
图7示出图6中任一视频处理装置中的冻结通道的一种具体实施方式。
图8示出图6中任一视频处理装置中的冻结通道的另一种具体实施方式。
图9为本发明第四实施例提供的一种视频处理系统的结构示意图。
图10为本发明第五实施例提供的一种计算机可读存储介质的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
【第一实施例】
参见图1,其为本发明第一实施例提供的一种视频处理方法的流程示意图,所述视频处理方法例如包括:
步骤S10,利用非冻结通道接收输入视频源;
步骤S30,控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;
步骤S50,接收视频冻结指令;
步骤S70,在所述视频冻结指令的控制下,切换冻结通道连通至所述视频处理模块;以及
步骤S90,在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示。
其中,所述视频处理模块可以是用于进行视频编辑处理例如画质调整、图像截取等视频处理操作的功能性模块,其甚至还可以用于进行图像缩放、图层叠加等视频处理操作。
在一个具体实施方式中,所述视频冻结指令例如包括用于表征所述输入视频源的视频源指定参数和用于表征所述指定存储地址的地址参数,其中所述视频源指定参数用于确定所述输入视频源中的所述目标图像帧,所述指定存储地址的地址参数对应连续存储区域,所述连续存储区域用于缓存所述目标图像帧。
在一个具体实施方式中,所述目标显示时序与所述输入视频源的显示时序相同,所述目标显示时序例如包括场同步信号、行同步信号以及数据有效信号等时序信号;所述显示时序可以是根据预设的时钟频率和输入的显示时序参数生成得到。在其他实施方式中,可以是直接获取所述输入视频源的显示时序作为所述目标显示时序,例如利用所述冻结通道获取所述输入视频源的显示时序作为所述目标显示时序;这种直接采用输入视频源的原始显示时序驱动冻结视频源的输出,其优点是系统更加简单,无需外部的微控制器配置相关显示时序参数。
参见图2,在一个具体实施方式中,所述视频处理方法例如还包括:
步骤S80,在所述视频冻结指令的控制下利用所述冻结通道将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧。
所述步骤S80执行在所述步骤S90之前,具体可为:在所述步骤S90中的所述基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块进行处理并输出之前执行所述步骤S80。其中,所述步骤S80可以是在所述视频冻结指令的控制下所述冻结通道同所述非冻结通道一样接收所述输入视频源,且所述冻结通道得到所述输入视频源的所述当前图像帧;还可以是在所述视频冻结指令的控制下所述冻结通道从所述非冻结通道获取所述输入视频源的所述当前图像帧。
举例来说,视频处理设备接收输入视频源,在没有获取视频冻结指令时,连通非冻结通道至视频处理模块,以使得所述视频处理模块对所述非冻结通道传输的所述输入视频源进行视频处理。
承上述,获取视频冻结指令并在所述视频冻结指令的控制下,将所述输入视频源的当前图像帧缓存至指定存储区域,其中所述视频冻结指令例如包括表征所述输入视频源的视频源指定参数以及表征所述指定存储区域的地址参数。此外,在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序,其具体可为:根据时钟频率以及显示时序参数计算得到所述目标显示时序。另外,在所述视频冻结指令的控制下,连通冻结通道至所述视频处理模块,并将根据所述目标显示时序从所述指定存储区域中读取的所述当前图像帧(此时,输入视频源为冻结视频源)传输至所述视频处理模块,以便于进行视频处理及输出显示。
需要说明的是,在本实施方式中,在所述视频冻结指令的控制下缓存所述输入视频源的当前图像帧,有可能因为响应速度原因导致冻结的图像帧不是用户期望的图像帧;例如当用户期望显示屏冻结显示所述输入视频源的第N个图像帧,然而在视频冻结指令的控制下可能缓存所述第N个图像帧之后的第N+1个图像帧至所述指定存储区域;通常来讲,对于一个视频源,其相邻两个图像帧的内容相差很小或者说基本相同,因此这种稍微的帧差别并不会明显影响用户体验度。值得一提的是,在响应视频冻结指令时才缓存图像帧至所述指定存储区域,其有利于节省硬件资源开销。
参见图3,在另一个具体实施方式中,所述视频处理方法例如还包括:
步骤S40,利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址;
步骤S60,在所述视频冻结指令的控制下,停止利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址,以使得所述目标图像帧为所述指定存储地址当前缓存好的一个图像帧。
其中,所述步骤S40例如在所述步骤S50之前执行,且所述步骤S60在所述步骤S50之后执行。
具体地,所述步骤S40能够在接收所述视频冻结指令之前将每个图像帧进行缓存,其具体可以是:在所述指定存储地址按照帧序列缓存所述每个图像帧,并且在接收到所述视频冻结指令时暂停缓存,从而将所述指定存储地址中当前缓存好的图像帧作为所述目标图像帧。
举例来说,视频处理设备接收输入视频源,在没有响应到视频冻结指令时,连通非冻结通道至视频处理模块,以使得所述视频处理模块对所述非冻结通道传输的所述输入视频源进行视频处理;并且,同时将所述输入视频源的每个图像帧缓存至指定存储区域。
承上述,在响应到视频冻结指令时,在所述视频冻结指令的控制下,停止继续缓存所述输入视频源的图像帧至所述指定存储区域,此时所述指定存储区域中缓存好的图像帧(也即缓存好的最后一个图像帧)被作为目标图像帧;此外,在所述视频冻结指令的控制下利用所述冻结通道获取目标显示时序,以及在所述视频冻结指令的控制下连通所述冻结通道至所述视频处理模块、并将根据所述目标显示时序从所述指定存储区域中读取的所述目标图像帧(此时,输入视频源为冻结视频源)传输至所述视频处理模块,以便于进行视频处理及输出显示。
简而言之,在本实施方式中,在响应所述视频冻结指令之前,对所述输入视频源的每个图像帧进行缓存,以及在响应所述视频冻结指令时停止缓存,其能够准确的使指定存储区域缓存的图像帧为用户期望在显示屏上冻结显示的图像帧。
【第二实施例】
参见图4,其为本发明第二实施例提供的一种视频处理装置,所述视频处理装置100例如包括:非冻结处理单元10、选择单元30、冻结指令接收单元50和冻结处理单元90。
具体地,非冻结处理单元10用于利用非冻结通道60接收输入视频源;选择单元30用于控制所述非冻结通道60连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;冻结指令接收单元50用于接收视频冻结指令;选择单元30还用于在所述视频冻结指令的控制下切换冻结通道80连通至所述视频处理模块;冻结处理单元90用于在所述视频冻结指令的控制下,利用所述冻结通道80获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示。
至于非冻结处理单元10、选择单元30、冻结指令接收单元50和冻结处理单元90的具体功能细节可参考前述第一实施例中步骤S10、S30、S50、S70和S90的相关描述,此处不再赘述。此外,值得一提的是,非冻结处理单元10、选择单元30、冻结指令接收单元50和冻结处理单元90可以为软件模块,存储于非易失性存储器中且由处理器执行相关操作以进行前述第一实施例中的步骤S10、S30、S50、S70和S90。
参见图5,冻结通道80例如包括:写入子单元81、显示时序生成子单元83以及读取子单元85。
在一个具体实施方式中,写入子单元81用于在所述视频冻结指令的控制下将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧;显示时序生成子单元83用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;以及读取子单元85用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。至于写入子单元81、显示时序生成子单元83以及读取子单元85,其可以为软件模块,存储于非易失性存储器中且由处理器执行相关操作以进行前述第一实施例中的步骤S80和S90。
在另一个具体实施方式中,写入子单元81用于在所述接收视频冻结指令之前将所述输入视频源的图像帧缓存至所述指定存储地址,以及在所述视频冻结指令的控制下停止将所述输入视频源的图像帧缓存至所述指定存储地址以使得所述目标图像帧为所述指定存储地址当前缓存好的图像帧;显示时序生成子单元83用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;以及读取子单元85用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。
举例来说,在冻结指令接收单元50接收所述视频接收指令之前,写入子单元81将所述输入视频源的图像帧在所述指定存储地址进行缓存,例如写入子单元81将所述输入视频源的一个图像帧缓存至所述指定存储地址,在所述一个图像帧播放完成之后,再将所述一个图像帧的下一个图像帧缓存至所述指定存储地址;在冻结指令接收单元50接收到所述视频冻结指令时,写入子单元131在所述视频冻结指令的控制下暂停缓存,并将所述指定存储地址中缓存好的一个图像帧作为所述目标图像帧。至于写入子单元81、显示时序生成子单元83以及读取子单元85,其可以为软件模块,存储于非易失性存储器中且由处理器执行相关操作以进行前述第一实施例中的步骤S40、S60和S90。
【第三实施例】
参见图6,其为本发明的第三实施例提供的一种视频处理设备的结构示意图。可选地,该视频处理设备可以是视频处理器、视频拼接器或视频切换器等能够用于视频处理的设备。所述视频处理设备300例如包括可编程逻辑器件200以及电连接可编程逻辑器件200的存储器310,可编程逻辑器件200可以是FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)器件,存储器310可以是易失性存储器例如DDR存储器;视频处理设备300例如还包括微控制器(图未示),所述控制器电连接可编程逻辑器件200,所述微控制器例如是ARM嵌入式处理器或MCU。
具体的,视频处理设备300还可以包括视频输出接口以用于通过数据线连接显示屏进行显示,所述视频输出接口可以是HDMI(High Definition Multimedia Interface,高清多媒体接口)接口、DVI((Digital Visual Interface,数字视频接口)接口或DP(DisplayPort,数字式视频接口标准)接口,还可以是以太网接口例如RJ45网口;所述数据线为与所述视频输出接口的类型相对应的数据传输线缆。
进一步的,可编程逻辑器件200可以设有多个视频处理装置,且所述多个视频处理装置分别对应输入至可编程逻辑器件200的多个输入视频源;可编程逻辑器件200还设有多个视频处理模块,所述多个视频处理模块分别对应所述多个视频处理装置。
在一个具体实施方式中,输入视频源1以及输入视频源N等多个输入视频源分别输入至可编程逻辑器件200中相对应的多个视频处理装置,例如输入视频源1输入至视频处理装置1,输入视频源N输入至视频处理装置N,其中所述视频处理装置1以及所述视频处理装置N等所述多个视频处理装置分别可以为第二实施例中所述的视频处理装置100。
进一步的,所述微控制器分别向所述多个视频处理装置中的一个或多个视频处理装置下发视频冻结指令,例如输入处理装置1接收到所述微控制器下发的视频冻结指令,此时视频处理装置1执行如第一实施例所述的视频处理方法传输冻结视频源至视频处理模块1,视频处理模块1对所述冻结视频源进行视频处理后,再通过所述视频输出接口输出所述冻结视频源至所述显示屏进行目标图像帧冻结显示。在一个具体实施方式中,当应用输入视频源1开了多个窗口,当视频处理设备收到对输入视频源1的冻结指令后,应用输入视频源1所开的各个窗口会同时全部呈现冻结效果,如此一来可以克服现有技术中存在的如下问题:微控制器需要多次下发参数将所有应用该输入视频源1的多个窗口全部进行冻结,而且如果参数下发不及时处理不当可能会导致不同窗口冻结的不是同一帧图像、显示的内容也不同。
参见图7,在一个具体实施方式中,冻结通道80包括写入子单元81、显示时序生成子单元83以及读取子单元85,其相关功能细节可参见上述第二实施例中的相关描述。本实施方式中,由显示时序生成子单元83根据所述微控制器配置的显示时序参数生成稳定的显示时序,这样做的好处是:在响应所述视频冻结指令时,即使断开所述输入视频源,读取子单元85依然能够根据显示时序生成子单元83生成的显示时序读取所述指定存储区域。
参见图8,在另一个具体实施方式中,冻结通道80包括写入子单元81以及读取子单元85,其相关功能细节可参见上述第二实施例中对于写入子单元81和读取子单元85的相关描述,此处不再赘述。本实施方式中,读取子单元85获取所述输入视频源的显示时序作为所述目标显示时序,其简化了冻结通道80的结构,无需所述微控制器配置显示时序参数,然而不足之处在于不可以断开所述输入视频源,否则无法得到目标显示时序。
【第四实施例】
参见图9,其为本发明的第四实施例提供的一种视频处理系统的结构示意图,所述视频处理系统400例如包括处理器430以及电连接处理器430的存储器410,存储器410上存储有计算机程序411,处理器430执行计算机程序411以实现如第一实施例中所述的视频处理方法。
【第五实施例】
参见图10,其为本发明的第四实施例提供的一种计算机可读存储介质的结构示意图,计算机可读存储介质500例如为非易失性存储器,其例如为:磁介质(如硬盘、软盘和磁带),光介质(如CDROM盘和DVD),磁光介质(如光盘)以及专门构造为用于存储和执行计算机可执行指令的硬件装置(如只读存储器(ROM)、随机存取存储器(RAM)、闪存等)。计算机可读存储介质500上存储有计算机可执行指令510。计算机可读存储介质500可由一个或多个处理器或处理装置来执行计算机可执行指令510,以实施如第一实施例中所述的视频处理方法。
在本发明所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多路单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种视频处理方法,其特征在于,包括:
利用非冻结通道接收输入视频源;
控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;
接收视频冻结指令;
在所述视频冻结指令的控制下,切换冻结通道连通至所述视频处理模块;以及
在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示;
其中,所述方法还包括:
在所述基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块进行处理并输出之前,在所述视频冻结指令的控制下利用所述冻结通道将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧;或者
在所述基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块进行处理并输出之前,在所述视频冻结指令的控制下利用所述冻结通道从所述非冻结通道获取所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧。
2.根据权利要求1所述的视频处理方法,其特征在于,所述视频冻结指令包含用于表征所述输入视频源的视频源指定参数和用于表征所述指定存储地址的地址参数。
3.根据权利要求2所述的视频处理方法,其特征在于,还包括:
在所述接收视频冻结指令之前,利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址;
在所述视频冻结指令的控制下,停止利用所述冻结通道将所述输入视频源的图像帧缓存至所述指定存储地址,以使得所述目标图像帧为所述指定存储地址当前缓存好的一个图像帧。
4.根据权利要求1所述的视频处理方法,其特征在于,所述利用所述冻结通道获取目标显示时序包括:
利用所述冻结通道根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息。
5.根据权利要求1所述的视频处理方法,其特征在于,所述利用所述冻结通道获取目标显示时序包括:
利用所述冻结通道获取所述输入视频源的显示时序作为所述目标显示时序。
6.一种视频处理装置,其特征在于,包括:非冻结处理单元、选择单元、冻结指令接收单元和冻结处理单元;其中,
所述非冻结处理单元用于利用非冻结通道接收输入视频源;
所述选择单元用于控制所述非冻结通道连通至视频处理模块,以使所述输入视频源传送至所述视频处理模块进行处理并输出显示;
所述冻结指令接收单元用于接收视频冻结指令;
所述选择单元还用于在所述视频冻结指令的控制下切换冻结通道连通至所述视频处理模块;
所述冻结处理单元用于在所述视频冻结指令的控制下,利用所述冻结通道获取目标显示时序、基于所述目标显示时序从指定存储地址中读出缓存的属于所述输入视频源的目标图像帧并传送至所述视频处理模块,以进行处理并输出显示;
其中,所述冻结通道包括:写入子单元,用于在所述视频冻结指令的控制下将所述输入视频源的当前图像帧缓存至所述指定存储地址以作为所述目标图像帧,或者用于在所述视频冻结指令的控制下从所述非冻结通道获取所述输入视频源的所述当前图像帧缓存至所述指定存储地址以作为所述目标图像帧。
7.根据权利要求6所述的视频处理装置,其特征在于,所述视频冻结指令包含用于表征所述输入视频源的视频源指定参数和用于表征所述指定存储地址的地址参数。
8.根据权利要求7所述的视频处理装置,其特征在于,所述冻结通道还包括:
显示时序生成子单元,用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;
读取子单元,用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。
9.根据权利要求7所述的视频处理装置,其特征在于,所述冻结通道还包括:
所述写入子单元,还用于在所述接收视频冻结指令之前将所述输入视频源的图像帧缓存至所述指定存储地址,以及在所述视频冻结指令的控制下停止将所述输入视频源的图像帧缓存至所述指定存储地址以使得所述目标图像帧为所述指定存储地址当前缓存好的图像帧;
显示时序生成子单元,用于根据预设的时钟频率和输入的显示时序参数生成所述目标显示时序,其中所述目标显示时序与所述输入视频源的显示时序相同、且所述显示时序参数相关于所述输入视频源的分辨率信息;
读取子单元,用于基于所述目标显示时序从所述指定存储地址中读出所述目标图像帧并传送至所述视频处理模块。
10.一种视频处理设备,其特征在于,包括:
存储器;以及
可编程逻辑器件,电连接所述存储器,用于执行如权利要求1至5任意一项所述的视频处理方法;
其中,所述非冻结通道、所述视频处理模块和所述冻结通道内置于所述可编程逻辑器件,以及所述指定存储地址位于所述存储器内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911142949.4A CN112825563B (zh) | 2019-11-20 | 2019-11-20 | 视频处理方法及装置、视频处理设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911142949.4A CN112825563B (zh) | 2019-11-20 | 2019-11-20 | 视频处理方法及装置、视频处理设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112825563A CN112825563A (zh) | 2021-05-21 |
CN112825563B true CN112825563B (zh) | 2023-08-22 |
Family
ID=75907064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911142949.4A Active CN112825563B (zh) | 2019-11-20 | 2019-11-20 | 视频处理方法及装置、视频处理设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112825563B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1419375A (zh) * | 2001-11-14 | 2003-05-21 | 松下电器产业株式会社 | 多通道图象处理装置及其方法 |
CN102097050A (zh) * | 2009-12-11 | 2011-06-15 | 康佳集团股份有限公司 | 一种实现显示信号无缝切换的装置和方法 |
CN103247272A (zh) * | 2012-02-10 | 2013-08-14 | 株式会社日本显示器东 | 显示装置 |
KR20150113286A (ko) * | 2014-03-27 | 2015-10-08 | 주식회사 컴아트시스템 | 녹화와 동시에 태깅하는 의료용 영상 저장 및 전송 시스템 |
CN104980884A (zh) * | 2015-06-09 | 2015-10-14 | 联想(北京)有限公司 | 信息传输方法以及信息传输装置 |
CN105916010A (zh) * | 2016-05-30 | 2016-08-31 | 青岛海信电器股份有限公司 | 一种智能电视的待机及唤醒方法及装置 |
CN107222791A (zh) * | 2017-07-12 | 2017-09-29 | 北京奇艺世纪科技有限公司 | 一种视频通话信息的切换方法、系统及服务器 |
CN110366033A (zh) * | 2019-07-17 | 2019-10-22 | 腾讯科技(深圳)有限公司 | 一种视频播放方法、装置、设备及存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7876355B2 (en) * | 2006-04-17 | 2011-01-25 | Harmonic Inc. | Video abnormality detection |
JP6253338B2 (ja) * | 2013-10-17 | 2017-12-27 | キヤノン株式会社 | 映像処理装置、映像処理装置の制御方法 |
-
2019
- 2019-11-20 CN CN201911142949.4A patent/CN112825563B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1419375A (zh) * | 2001-11-14 | 2003-05-21 | 松下电器产业株式会社 | 多通道图象处理装置及其方法 |
CN102097050A (zh) * | 2009-12-11 | 2011-06-15 | 康佳集团股份有限公司 | 一种实现显示信号无缝切换的装置和方法 |
CN103247272A (zh) * | 2012-02-10 | 2013-08-14 | 株式会社日本显示器东 | 显示装置 |
KR20150113286A (ko) * | 2014-03-27 | 2015-10-08 | 주식회사 컴아트시스템 | 녹화와 동시에 태깅하는 의료용 영상 저장 및 전송 시스템 |
CN104980884A (zh) * | 2015-06-09 | 2015-10-14 | 联想(北京)有限公司 | 信息传输方法以及信息传输装置 |
CN105916010A (zh) * | 2016-05-30 | 2016-08-31 | 青岛海信电器股份有限公司 | 一种智能电视的待机及唤醒方法及装置 |
CN107222791A (zh) * | 2017-07-12 | 2017-09-29 | 北京奇艺世纪科技有限公司 | 一种视频通话信息的切换方法、系统及服务器 |
CN110366033A (zh) * | 2019-07-17 | 2019-10-22 | 腾讯科技(深圳)有限公司 | 一种视频播放方法、装置、设备及存储介质 |
Non-Patent Citations (1)
Title |
---|
多路视频同步记录与回放技术的研究;罗颖;《甘肃科技》;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112825563A (zh) | 2021-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10798334B2 (en) | Image processing system, image display method, display device and storage medium | |
US8665947B2 (en) | Method and device for video-stream frame rate adaptation, and field programmable gate array chip and video stream processing apparatus | |
US20170324792A1 (en) | Dynamic track switching in media streaming | |
CN112104819B (zh) | 一种基于fpga的多路视频同步切换系统及方法 | |
US11574614B2 (en) | Switching method and switching device for display channel, display driving device and display device | |
CN109803099B (zh) | 一种视频拼接器显示图层的动态管理方法 | |
US20200252580A1 (en) | Video data processing method and video data processing device | |
US20200252581A1 (en) | Video data processing method and video data processing device | |
CN115103208A (zh) | 一种视频数据的行缓存方法、行读取方法及处理系统 | |
US20220303493A1 (en) | Time code display system and method, displaying device, storage medium and electronic apparatus | |
CN102625086B (zh) | 一种用于高清数字矩阵的ddr2存储方法和系统 | |
CN112825563B (zh) | 视频处理方法及装置、视频处理设备 | |
CN112040284B (zh) | 多显示屏的同步显示控制方法、装置及存储介质 | |
CN111757034A (zh) | 一种基于fpga的视频同步显示方法、装置和存储介质 | |
US20190068896A1 (en) | Method for producing media file and electronic device thereof | |
CN111277858B (zh) | 视频处理方法及装置、视频处理器和存储介质 | |
CN111385600B (zh) | 视频处理方法、装置及系统、视频处理器以及存储介质 | |
CN111835957B (zh) | 视频处理方法、视频处理装置和视频处理设备 | |
CN112785973B (zh) | 图像拼接方法及装置 | |
WO2024131709A1 (zh) | 切换显示界面的方法、电子设备、显示屏和显示方法 | |
CN114520927B (zh) | 视频处理方法、装置和设备以及显示系统 | |
CN112346681B (zh) | 图像显示控制方法、装置及系统和计算机可读介质 | |
CN114495855B (zh) | 视频数据转换电路、方法及显示设备 | |
CN112153441B (zh) | 视频处理方法、装置、系统以及计算机可读介质 | |
CN115776576A (zh) | 视频处理方法、装置、计算机可读存储介质及处理器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |