CN112825339A - 光电探测单元、光电探测结构和光电探测器及其制备方法 - Google Patents

Abstract

本申请涉及光电探测单元、光电探测结构及其制备方法、光电探测器及其制备方法，其中，光电探测单元包括第一基底；第一结构，具有第一掺杂类型，形成于第一基底的正面上；第二结构，具有第二掺杂类型，形成于第一结构内，第一结构具有包围第二结构底面和侧面的底壁和侧壁；第一光处理层，具有凹凸结构，形成于第二结构的上表面；重掺杂区，具有第一掺杂类型，形成于侧壁内，重掺杂区的掺杂浓度大于侧壁的掺杂浓度；第一电极，与重掺杂区电连接；第二电极，与第二结构电连接。在本申请中，第一结构和第二结构形成光探测层，在光探测层上形成第一光处理层，通过第一光处理层对入射光线进行多次反射以增加光程，提高光探测层的光吸收效率。

Description

光电探测单元、光电探测结构和光电探测器及其制备方法

技术领域

本发明涉及光电探测领域，尤其涉及一种光电探测单元、光电探测结构及光电探测结构的制备方法、光电探测器及光电探测器的制备方法。

背景技术

光电探测结构是激光雷达、ToF(Time of Flight，飞行时间)设备以及深度成像设备等设备的核心结构，随着科技的进步，对光电探测器的探测精度要求也越来越高。影响探测精度的因素包括光吸收效率以及光电探测结构内部噪声干扰。根据光吸收效率与光传播光程成正相关的关系，目前，提高光吸收效率的方式主要是增加光探测层的厚度，通过增加光探测层的厚度来增大光传播光程。然而，增加光探测层的厚度，一方面，会增大光电探测结构的加工难度，降低成品率，另一方面，增加光探测层的厚度还会增加抖动时间，继而降低探测的准确度。

发明内容

基于此，本申请针对目前光电探测结构的探测精度难以提升的技术问题，提出一种新的光电探测单元、光电探测结构及制备方法、光电探测器及制备方法。

本申请提出的一种光电探测单元为：

一种光电探测单元，包括：

第一基底；

第一结构，具有第一掺杂类型，形成于所述第一基底上；

第二结构，具有第二掺杂类型，形成于所述第一结构内，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁；

第一光处理层，形成于所述第二结构的上表面，所述第一光处理层的表面具有凹凸结构；

重掺杂区，具有第一掺杂类型，形成于所述侧壁内，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

第一电极，与所述重掺杂区电连接；及

第二电极，与所述第二结构电连接。

本申请提出的一种光电探测结构为：

一种光电探测结构，包括：

多个光电探测单元，所述光电探测单元为上述任一项所述的光电探测单元。

本申请提出的一种光电探测器为：

一种光电探测器，包括：

第二晶片，所述第二晶片包括第二基底和形成于所述第二基底内的处理电路；

第一晶片，所述第一晶片包括上述任一项所述的光电探测结构，所述第一电极和所述第二电极从所述第一晶片的正面引出，所述第一晶片的正面倒接于所述第二晶片上，使所述第一电极和第二电极与所述处理电路电连接。

本申请提出的一种光电探测结构的制备方法为：

一种光电探测结构的制备方法，包括：

制备第一基底，所述第一基底包括光反射结构；

在所述第一基底上生长外延层，对所述外延层进行掺杂形成多个光电探测单元，各所述光电探测单元包括第一结构和形成于所述第一结构内的第二结构，各所述光电探测单元的所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，其中，所述第一结构具有第一掺杂类型，所述第二结构具有第二掺杂类型；

对各所述光电探测单元的所述侧壁进行掺杂，形成具有第一掺杂类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层；

形成覆盖所述侧壁和部分第二结构的绝缘层，所述绝缘层内形成有淬灭电路；

形成贯穿所述绝缘层以与所述重掺杂区电连接的第一电极，并形成贯穿所述绝缘层以分别与所述淬灭电路和所述第二结构电连接的第二电极。

本申请提出的一种光电探测器的制备方法为：

一种光电探测器的制备方法，包括：

提供第一晶片和第二晶片，所述第一晶片包括上述任一项所述的光电探测结构，所述第一电极和所述第二电极从所述第一晶片的正面引出；所述第二晶片包括第二基底和形成于所述第二基底内的处理电路；

将所述第一晶片的正面倒接于所述第二晶片上，使所述第一电极和所述第二电极与所述处理电路电连接；

对所述第一晶片的背面进行减薄；

在所述第一晶片的背面形成第二光处理层，所述第二光处理层的表面具有凹凸结构。

上述光电探测单元及包含该光电探测单元的光电探测结构和光电探测器以及制备方法，光探测层形成于第一基底上，光探测层具体包括第一结构和第二结构。其中，具有第一掺杂类型的第一结构和具有第二掺杂类型的第二结构构成PN结，在PN结的接触面形成雪崩界面。在PN结处形成雪崩击穿时，二极管的电流与光照呈正相关，光照越强，电流越大，由此通过电流大小反应光照强度，实现光电探测。在本申请中，在光探测层上形成第一光处理层，第一光处理层的表面具有凹凸结构，光线达到光电探测结构时，第一光处理层的凹凸表面可以对光线进行来回反射，增加光线在光探测层的传播光程，提高光探测层的光吸收效率。相比于传统技术，本申请通过第一光处理层增加光线在光探测层中的传播光程，因此可以在不增加光探测层厚度的情况下提高光吸收效率。

附图说明

图1为本申请第一实施例中光电探测单元的侧剖图；

图2为本申请第二实施例中光电探测单元的侧剖图；

图3为本申请第三实施例中光电探测单元的侧剖图；

图4为本申请第四实施例中光电探测单元的侧剖图；

图5为本申请第五实施例中光电探测单元的侧剖图；

图6为本申请第六实施例中光电探测单元的侧剖图；

图7为本申请第七实施例中光电探测单元的侧剖图；

图8为本申请第八实施例中光电探测结构的侧剖图；

图9为本申请第九实施例中光电探测结构的侧剖图；

图10为本申请第十实施例中光电探测结构的侧剖图；

图11为本申请第十一实施例中光电探测结构的侧剖图；

图12为本申请第十二实施例中光电探测器的侧剖图；

图13a为本申请一实施例中光电探测结构制备方法的步骤流程图；

图13b为本申请另一实施例中光电探测结构制备方法的步骤流程图；

图14为本申请一实施例中光电探测器制备方法的步骤流程图；

图15a～15e为本申请一实施例中光电探测器制备方法相关步骤对应的结构示意图。

符号说明

100第一基底；200光探测层；210第一结构；211底壁；212侧壁；220第二结构；221第一掺杂区；222第二掺杂区；223第三掺杂区；230重掺杂区；231第一重掺杂区；232第二重掺杂区；233第三重掺杂区；234第四重掺杂区；235第五重掺杂区；240隔离结构；300第一光处理层；410第一电极；420第二电极；430淬灭电路；510凸透镜；520抗反射层；610第二基底；620处理电路；700第二光处理层；800钝化层；J1第一晶片；J2第二晶片。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

第一实施例：

如图1所示为第一实施例中光电探测单元的结构示意图。

该光电探测单元包括第一基底100以及形成于第一基底100上的光探测层200。光探测层200具体包括设置于第一基底100上的第一结构210，形成于第一结构210内的第二结构220。其中，第二结构220的侧面和底面被第一结构210包裹，第二结构220的顶面未与第一结构210接触，即第一结构210具有与第二结构220底面接触的底壁211以及与第二结构220侧面接触的侧壁212。

第二结构220上设置有第一光处理层300，第一光处理层300的表面具有凹凸结构。

在侧壁212内还形成有自侧壁212顶面延伸至侧壁212内部的重掺杂区230，重掺杂区230的掺杂浓度大于侧壁212的掺杂浓度。重掺杂区230与第一电极410连接，第二结构220与第二电极420连接。

其中，第一结构210、重掺杂区230具有第一掺杂类型，第二结构220具有第二掺杂类型，第一掺杂类型与第二掺杂类型的掺杂性能相反。具体的，第一掺杂类型可为N型，第二掺杂类型可为P型，或者第一掺杂类型可为P型，第二掺杂类型可为N型。

上述光电探测单元，具有不同掺杂类型的第一结构210和第二结构220实际构成一PN结，该PN结即形成光探测层200。由于光线在光探测层200中的光传播光程越长，则吸收效率越高，在本申请中，光探测层200上设置有第一光处理层300，由于第一光处理层300具有凹凸表面，光线传播至第一光处理层300时，第一光处理层300的凹凸表面会对光线进行多次发射，由此增加光线在光探测层200中的传播光程，从而提高光电探测结构的光吸收效率。

在一实施例中，第一光处理层300可以是独立于第二结构220的单独的一层，也可以是第二结构220的上表层，即对第二结构220的上表面进行处理形成凹凸结构。具体的，第一光处理层300的凹凸结构尺寸均为纳米级别，第一光处理层的厚度基本可以忽略不计，相比于传统技术中通过增加第一结构或第二结构的厚度来增加整个光探测层的厚度，继而增加光线在光探测层中的传播光程来提高光吸收效率的方式，本申请中基本不需要增加光探测层的厚度便可提高光吸收效率，避免了上述提及的因增加光探测层厚度而带来的诸多问题。

进一步的，凹凸结构的形状具有多种形式。在一实施例中，凹凸结构的纵截面为锯齿形，凹凸结构的凹槽为倒金字塔型。在另一实施例中，凹凸结构的纵截面为方波形，凸起结构中的凹槽和/或凸起的横截面形成为正多边形和圆形中的至少一种。进一步的，第一光处理层300上还可形成一层保护层，以对第一光处理层300进行保护。

具体的，第一光处理层300与第二结构220的掺杂类型相反，如第二结构220为N型掺杂，第一光处理层300为P型掺杂，有利于将表面产生的噪声载流子控制在表面而不会进入耗尽层，从而有效降低暗计数。

进一步的，光电探测单元还包括淬灭电路430，淬灭电路430具体可为淬灭电阻，第二电极420的一端与第二结构220接触，另一端与淬灭电路430连接。具体的，在第一结构210和第二结构220的顶面设置有绝缘层，绝缘层覆盖第一结构210的侧壁212以及部分第二结构220，淬灭电路430设置于绝缘层内，第一电极410和第二电极420贯穿绝缘层引出至结构表面。

在一实施例中，上述第一基底100包括具有光反射作用的光发射结构，具体可设置DBR(布拉格反射)结构。具体的，第一基底100可以为半导体基底或SOI(Silicon-On-Insulator，绝缘衬底上的硅)基底，SOI基底中间引入一层埋氧层，也可以为金属基底。当第一基底100采用金属基底时，在金属基底与底壁211之间设置一层绝缘层进行电隔离。

在一实施例中，第一结构210的底壁211掺杂浓度高于侧壁212的掺杂浓度，能够保证PN结的击穿发生第二结构220与底壁211的接触面，而不是发生在第二结构220与侧壁212的接触面。

在一实施例中，第二结构220的厚度大于底壁211的厚度，以增大光线在第二结构220中的传播光程。具体的，光探测层200的厚度范围为[2μm，10μm]，底壁211的厚度不超过5μm。

在一实施例中，第二结构220的掺杂浓度自上而下依次递减，即位于第二结构220顶部的掺杂浓度大于底部的掺杂浓度，通过不同的掺杂浓度梯度形成一电势差，如此有利于光生载流子自顶部向底部移动。

具体的，第二结构220包括掺杂浓度依次递减的第三掺杂区223、第二掺杂区222和第一掺杂区221，其中，第一掺杂区221设于底壁211上，第二掺杂区222自第一掺杂区221的顶面延伸至第一掺杂区221内，第三掺杂区223位于第二掺杂区222的上表层，第一光处理层300形成于第三掺杂区223的上表面。进一步的，可根据雪崩电压、光吸收效率以及脉冲响应等参数设置第二掺杂区222在第一掺杂区221中的延伸深度。在本实施例中，如图1所示，第一掺杂区221包围第二掺杂区222的底面和侧面，第二掺杂区222的底部未与底壁211接触。

其中，重掺杂区230的设计具有多种形式。在本实施例中，重掺杂区230包括第二重掺杂区232和第一重掺杂区231，第一重掺杂区231形成于第二重掺杂区232内，侧壁212、第二重掺杂区232和第一重掺杂区231的掺杂浓度依次递增，通过重掺杂区230从侧壁212内引出第一电极410，可以降低第一电极410与侧壁212之间的接触电阻。

第二实施例：

如图2所示为第二实施例中光电探测单元的结构示意图。

第二实施例与第一实施例的区别在于，在第二实施例中，第二掺杂区222的底部延伸至底壁211并与底壁211接触，即第二掺杂区222贯穿第一掺杂区221并与底壁211接触，第一掺杂区221覆盖第二掺杂区222的侧面，底壁211覆盖第二掺杂区222的底面。

第三实施例：

如图3所示为第三实施例中光电探测单元的结构示意图。

第三实施例与第一实施例的区别在于，在第三实施例中，重掺杂区230可仅包括第一重掺杂区231。

第四实施例：

如图4所示为第四实施例中光电探测单元的结构示意图。

第四实施例与第一实施例的区别在于，在第四实施例中，重掺杂区230可仅包括第一重掺杂区231。同时，第二掺杂区222的底部延伸至底壁211并与底壁211接触，即第二掺杂区222贯穿第一掺杂区221并与底壁211接触，第一掺杂区221覆盖第二掺杂区222的侧面，底壁211覆盖第二掺杂区222的底面。

第五实施例：

如图5所示为第五实施例中光电探测单元的结构示意图。

第五实施例与第一实施例的区别在于，在第五实施例中，第二结构220形成于第一结构210的上表层，第一结构210的底壁的厚度大于第二结构220的厚度，第一结构210的掺杂浓度自第一结构210底面向顶面逐渐递减。同时，在本实施例中，重掺杂区230包括第三重掺杂区233和第四重掺杂区234，第三重掺杂区233、第四重掺杂区234和第一结构210的掺杂浓度依次递减，其中，第四重掺杂区234位于第三重掺杂区233的下方并与第三重掺杂区233接触，以增大重掺杂区230的深度，使重掺杂区230的深度大于第二结构220的深度，重掺杂区230既能引出第一电极410，增大重掺杂区230的深度，还能对相邻光电探测单元进行电隔离。进一步的，在第四重掺杂区234下方，还可形成与第四重掺杂区234接触的第五重掺杂区235，第四掺杂区234和第五掺杂区235可通过不同能量的等离子体注入工艺形成。

第六实施例：

如图6所示为第六实施例中光电探测单元的结构示意图。

在一些实施例中，如图6所示，在第一光处理层300上部设置凸透镜510，通过凸透镜510可将外部光线汇聚至光电探测单元的第一光处理层300上，继而提高光电探测单元的感光性能。可以理解的，凸透镜510具体设置于光电探测单元接收光照一侧的最顶层。

第七实施例：

如图7所示为第七实施例中光电探测单元的结构示意图。

在一些实施例中，如图7所示，在第一光处理层300上部设置抗反射层520，通过抗反射层520减弱结构表面对光线的反射，使更多光线入射至第一光处理层300上，继而提高光电探测单元的感光性能。可以理解的，抗反射层520具体设置于光电探测单元接收光照一侧的最顶层。

本申请还涉及包含上述光电探测单元的光电探测结构。光电探测结构可包括多个上述光电探测单元。以下通过具体实施例进行介绍。

第八实施例：

如图8所示为第八实施例中光电探测结构的结构示意图。

在第八实施例中，左右两个光电探测单元并列时，左右两个光电探测单元共用中间的侧壁212、侧壁212内的重掺杂区230以及第一电极410，即左右两个光电探测单元的第一电极410并联。在本实施例中，光电探测单元具体可选第一至第四实施例中任一实施例中的光电探测单元。光电探测单元的具体结构已在上文中具体介绍，在此不再赘述。

第九实施例：

如图9所示为第九实施例中光电探测结构的结构示意图。

第九实施例与第八实施例的区别在于，在第九实施例中，光电探测单元采用的为第五实施例中的光电探测单元。光电探测单元的具体结构已在上文中具体介绍，在此不再赘述。

第十实施例：

如图10所示为第十实施例中光电探测结构的结构示意图。

第十实施例与第八实施例或第九实施例的区别在于，相邻光电探测单元之间还设有隔离结构240。隔离结构240位于相邻光电探测单元的相对侧壁212之间，具体的，隔离结构240与重掺杂区230间隔设置。重掺杂区内部包括介质材料，相邻光电探测单元可通过隔离结构240进行电隔离。通过隔离结构240隔离相邻的光电探测单元，以避免相邻光电探测单元之间的电信号的相互干扰，提高信噪比。

具体的，隔离结构240是通过填充沟槽形成，隔离结构240具体包括形成于沟槽内壁的介质层和填充于沟槽内的填充结构，其中，介质层具体可为氮化硅或者氧化硅层，填充结构则可以是氧化硅或多晶硅或金属，当填充结构为氧化硅时，隔离结构240具有电隔离的效果，当填充结构为多晶硅或金属时，隔离结构240具有电隔离和光隔离的效果。

具体的，隔离结构240的深度可根据实际情况具体设计，如在本实施例中，隔离结构240延伸至底壁211或者第一基底100处并与底壁211或者第一基底100接触，以实现较好的隔离效果。在其他实施例中，可适当减小隔离结构240的深度，隔离结构240位于底壁211上方且并未与底壁211接触。

第十一实施例：

如图11所示为第十一实施例中光电探测结构的结构示意图。

第十一实施例与第十实施例的区别在于，隔离结构240与重掺杂区230接触，以尽量减小隔离结构240所占用面积，提高器件集成度。进一步的，隔离结构240具体与重掺杂区230中的第一重掺杂区231接触。

本申请还涉及一种光电探测器，光电探测器包括上述任一种光电探测结构。

第十二实施例：

如图12所示为第十二实施例中光电探测器的结构示意图。

具体的，如图12所示，光电探测器包括第一晶片J1和第二晶片J2，其中，第二晶片J2包括第二基底610和形成于第二基底610内的处理电路620；第一晶片J1包括上述任一种光电探测结构，该光电探测结构的核心为由第一结构210和第二结构220构成的光探测层200，且第二结构220上形成有第一光处理层300。在第一晶片J1中，第一基底位于第一晶片J1的背面，第一基底具体可为硅基底，第一电极410和第二电极420从第一晶片J1的正面引出，第二晶片J2内处理电路620在第二晶片J2的正面具有连接端子，将第一晶片J1的正面与第二晶片J2的正面键合，以使第一电极410和第二电极420与处理电路620的连接端子接触，实现光探测层200与处理电路620的电连接。

为进一步增强光探测层200的光吸收效率，当第一晶片J1的正面与第二晶片J2键合后，可对第一晶片J1背面的第一基底进行减薄，并在第一晶片J1的背面形成第二光处理层700，第二光处理层700的表面也具有凹凸结构，结合第一光处理层300和第二光处理层700可以进一步提高光探测层200的光吸收效率。具体的，第二光处理层700与第一光处理层300的形貌相同，在此不再赘述。

本申请还涉及一种光电探测结构的制备方法，该制备方法包括以下步骤：

制备第一基底：制备第一基底，所述第一基底包括光反射结构；

制备光电探测层：在所述第一基底上生长外延层，对所述外延层进行掺杂形成多个光电探测单元，各所述光电探测单元包括第一结构和形成于所述第一结构内的第二结构，且在各所述光电探测单元中，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，其中，所述第一结构具有第一掺杂类型，所述第二结构具有第二掺杂类型；

制备重掺杂区：对各所述光电探测单元中的所述侧壁进行掺杂，形成具有第一掺杂类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

制备第一光学处理层：刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层；

制备淬灭电路：形成覆盖所述侧壁和部分第二结构的绝缘层，所述绝缘层内形成有淬灭电路；

制备电极：形成贯穿所述绝缘层以与所述重掺杂区电连接的第一电极，并形成贯穿所述绝缘层以分别与所述淬灭电路和所述第二结构电连接的第二电极。

需要说明的是，上述制备过程并未限定各步骤的先后顺序，可根据实际情况调整各步骤之间的先后顺序。

其中，制备第一光学处理层的步骤，可以根据第一光学处理层的具体形貌调整该步骤的操作时间。

在一实施例中，上述第一光学处理层300的凹凸结构的尺寸处于纳米级别，凹凸结构的纵截面为锯齿形，凹凸结构中的凹槽呈倒金字塔型。

在一实施例中，上述制备步骤还包括：

制备隔离结构：在相光电探测单元之间开设沟槽，在所述沟槽内壁形成介质层并在所述沟槽内填入填充结构以形成隔离结构。

此时，当上述第一光学处理层300的凹凸结构的尺寸处于纳米级别，凹凸结构的纵截面为锯齿形，凹凸结构中的凹槽呈倒金字塔型时，对应的光电探测结构的制备步骤按照如13a所示的流程图进行，具体为：

步骤S110：制备第一基底，所述第一基底包括光反射结构。

具体的，第一基底100可为SOI基底，或第一基底100具有DBR(布拉格反射)结构，或者第一基底100包括金属基底。

步骤S120：在所述第一基底上生长外延层，对所述外延层进行掺杂形成多个光电探测单元，各所述光电探测单元包括第一结构和形成于所述第一结构内的第二结构，且在各所述光电探测单元中，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，其中，所述第一结构具有第一掺杂类型，所述第二结构具有第二掺杂类型。

具体的，可参考图10，对第一基底100上的外延层进行掺杂，形成多个光电探测单元，其中，光电探测单元的结构已在上文具体介绍，在此不再赘述。在该步骤中，对外延层进行掺杂的顺序可灵活调整。在一实施例中，可以先形成底部外延层，对底部外延层进行等离子注入，形成底壁211，然后在底壁211上继续生长顶部外延层，再对顶部外延层进行等离子体注入，分别形成位于底壁211上的第二结构220和包围第二结构220侧面的侧壁212，底壁211和侧壁212均具有第一掺杂类型，两者连成一体作为第一结构210。在另一实施例中，可以先形成完整的外延层，然后通过不同能量的等离子注入，形成上述第一结构210和第二结构220。

步骤S130：在相邻所述光电探测单元之间开设沟槽，在所述沟槽内壁形成介质层并在所述沟槽内填入填充结构以形成隔离结构。

具体的，可参考图10，通过刻蚀工艺，在相邻的光电探测单元之间开设沟槽，在沟槽内壁形成介质层并在沟槽内填入填充结构，形成隔离结构240。

具体的，沟槽的深度可根据实际情况具体设计，在一实施例中，隔离结构240延伸至底壁211或者第一基底100处并与底壁211或者第一基底100接触，以实现较好的隔离效果。在其他实施例中，可适当减小隔离结构240的深度，隔离结构240位于底壁211上方且并未与底壁211接触。

具体的，沟槽内壁形成的介质层可为氧化硅，沟槽内填入的填充结构可为氧化硅、多晶硅或金属。当填入物质为氧化硅时，隔离结构240仅具有电隔离效果，而不具备光隔离效果，如硅光电倍增管(Silicon photomultiplier，简称SiPM)，将所有子单元的输出信号连接在一起，只有一个信号输出，SiPM对信号光具体在哪一个子单元被触发并不敏感，所以即使出现信号光的串扰，也不会影响整个器件的探测性能，反而这种串扰在陷光结构中更有利于提高SiPM的吸收效率。当填充物质为多晶硅或金属时，隔离结构240既可以电隔离，也可以光隔离，此方案既适用于SiPM，也适用于单光子雪崩二极管(Single-PhotonAvalanche Diode，简称SPAD阵列探测器)。

步骤S140：对各所述光电探测单元中的所述侧壁进行掺杂，形成具有第一掺杂类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度。

步骤S150：刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层。

刻蚀第二结构220的表面，形成具有凹凸结构的第一光学处理层300，该凹凸结构的纵截面为锯齿形，凹凸结构中的凹槽呈倒金字塔型。

步骤S160：形成覆盖所述侧壁和部分第二结构的绝缘层，所述绝缘层内形成有淬灭电路。

步骤S170：形成贯穿所述绝缘层以与所述重掺杂区电连接的第一电极，并形成贯穿所述绝缘层以分别与所述淬灭电路和所述第二结构电连接的第二电极。

通过上述步骤S110～步骤S170，便能形成一光电探测结构。

在另一实施例中，第一光学处理层300的凹凸结构的尺寸处于纳米级别，凹凸结构的纵截面为方波形，凹凸结构中的凸起和/或凹槽的横截面形状呈正多边形和圆形中的至少一种，此时，可将上述制备过程中的步骤S150合并至步骤S130，对应的光电探测结构的制备步骤按照如13b所示的流程图进行，具体为：

步骤S210：制备第一基底，所述第一基底包括光反射结构；

步骤S220：在所述第一基底上生长外延层，对所述外延层进行掺杂形成多个光电探测单元，各所述光电探测单元包括第一结构和形成于所述第一结构内的第二结构，且在各所述光电探测单元中，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，其中，所述第一结构具有第一掺杂类型，所述第二结构具有第二掺杂类型；

步骤S230：同时在相邻所述光电探测单元之间开设沟槽并刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层，在所述沟槽内壁形成介质层并在所述沟槽内填入填充结构以形成隔离结构；

步骤S240：对各所述光电探测单元中的所述侧壁进行掺杂，形成具有第一掺杂类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

步骤S250：形成覆盖所述侧壁和部分第二结构的绝缘层，所述绝缘层内形成有淬灭电路；

步骤S260：形成贯穿所述绝缘层以与所述重掺杂区电连接的第一电极，并形成贯穿所述绝缘层以分别与所述淬灭电路和所述第二结构电连接的第二电极。

通过步骤S210～步骤S260，可形成另一光电探测结构。

本申请还涉及一种光电探测器的制备方法，如图14所示，该制备方法包括以下步骤：

步骤S310：提供第一晶片和第二晶片，所述第一晶片包括光电探测结构；所述第二晶片包括第二基底和形成于所述第二基底内的处理电路；其中，所述光电探测结构包括第一基底和形成于第一基底上的第一结构、第二结构、第一光处理层、重掺杂区以及第一电极和第二电极，所述第二结构形成于所述第一结构内，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，所述第一光处理层形成于所述第二结构的上表面，所述第一光处理层的表面具有凹凸结构，所述重掺杂区形成于所述侧壁内，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；所述第一电极与所述重掺杂区电连接；所述第二电极与所述第二结构电连接，所述第一电极和所述第二电极从所述第一晶片的正面引出，所述第一结构和所述重掺杂区具有第一掺杂类型，所述第二结构具有第二掺杂类型。

如图15a所示，提供第一晶片J1和第二晶片J2。其中，第二晶片J2包括第二基底610和集成于第二基底610内的处理电路620。第一晶片J1包括第一基底100和形成于第一基底100正面的光探测层200。结合图1所示，光探测层200包括第一结构210和第二结构220，第一结构210和第二结构220构成PN结。第一光处理层300位于第二结构220上，用于对光线进行多次反射，增加光程。关于光电探测结构的具体描述已在上文中详细介绍，在此不再赘述。可以理解的，在第一晶片J1的顶层还可设有绝缘层以及淬灭电路。

步骤S320：将所述第一晶片的正面倒接于所述第二晶片上，使所述第一电极和所述第二电极与所述处理电路电连接。

如图15b所示，将第一晶片J1的正面倒接于第二晶片J2上，使第一电极和第二电极与处理电路620电连接。具体的，在第一晶片J1中，第一基底位于第一晶片J1的背面，第一电极和第二电极从第一晶片J1的正面引出，第二晶片J2内处理电路620在第二晶片的正面具有连接端子，将第一晶片J1的正面与第二晶片J2的正面键合，以使第一电极和第二电极与处理电路的连接端子接触，实现光探测层与处理电路的电连接。

步骤S330：对所述第一晶片的背面进行减薄。

如图15c所示，当第一晶片J1的正面与第二晶片J2键合后，对第一晶片J1的背面进行减薄，具体是对第一晶片J1中的第一基底的背面进行减薄，以减小光探测层200上方膜层对光线的阻挡作用。

步骤S340：在所述第一晶片的背面形成第二光处理层，所述第二光处理层的表面具有凹凸结构。

如图15d所示，在第一晶片J1的背面形成第二光处理层700，第二光处理层700与第一光处理层300的作用相同，都是用于对光线进行多次反射，以增大光程，提高光探测层200的光吸收效率。进一步的，如图15e所示，在第二光处理层700上继续形成一层钝化层800，以对下方结构进行保护。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (24)

1.一种光电探测单元，其特征在于，包括：

第一基底；

第一结构，具有第一掺杂类型，形成于所述第一基底上；

第二结构，具有第二掺杂类型，形成于所述第一结构内，所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁；

第一光处理层，形成于所述第二结构的上表面，所述第一光处理层的表面具有凹凸结构；

重掺杂区，具有第一掺杂类型，形成于所述侧壁内，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

第一电极，与所述重掺杂区电连接；及

第二电极，与所述第二结构电连接。

2.如权利要求1所述的光电探测单元，其特征在于，所述底壁的掺杂浓度大于所述侧壁的掺杂浓度。

3.如权利要求2所述的光电探测单元，其特征在于，所述第二结构的掺杂浓度自顶部向底部依次递减。

4.如权利要求3所述的光电探测单元，其特征在于，所述第二结构包括掺杂浓度依次递减的第三掺杂区、第二掺杂区和第一掺杂区，第一掺杂区设于所述底壁上，所述第二掺杂区自所述第一掺杂区的顶面延伸至所述第一掺杂区内，所述第一掺杂区包围所述第二掺杂区的底面和侧面，所述第三掺杂区位于所述第二掺杂区的上表层，所述第一光处理层形成于所述第三掺杂区上。

5.如权利要求3所述的光电探测单元，其特征在于，所述第二结构包括掺杂浓度依次递减的第三掺杂区、第二掺杂区和第一掺杂区，第一掺杂区设于所述底壁上，所述第二掺杂区自所述第一掺杂区的顶面贯穿所述第一掺杂区并与所述底壁接触，所述第一掺杂区覆盖所述第二掺杂区的侧面，所述底壁覆盖所述第二掺杂区的底面，所述第三掺杂区位于所述第二掺杂区的上表层，所述第一光处理层形成于所述第三掺杂区上。

6.如权利要求1所述的光电探测单元，其特征在于，所述重掺杂区包括第二重掺杂区和第一重掺杂区，所述第一重掺杂区形成于所述第二重掺杂区内，所述第一重掺杂区的掺杂浓度高于所述第二重掺杂区的掺杂浓度，所述第二重掺杂区的掺杂浓度高于所述侧壁的掺杂浓度，所述第一电极与所述第一重掺杂区连接。

7.如权利要求1所述的光电探测单元，其特征在于，所述底壁的厚度大于所述第二结构的厚度，所述第一结构的掺杂浓度自所述第一结构的底面向顶面逐渐递减。

8.如权利要求7所述的光电探测单元，其特征在于，所述重掺杂区包括第三重掺杂区和第四重掺杂区，第三重掺杂区的掺杂浓度大于第四重掺杂区的掺杂浓度，第四重掺杂区的掺杂浓度大于第一结构的掺杂浓度，所述第四重掺杂区位于所述第三重掺杂区的下方并与第三重掺杂区接触。

9.如权利要求1至8任一项所述的光电探测单元，其特征在于，所述凹凸结构的尺寸处于纳米级别，所述凹凸结构的纵截面为锯齿形，所述凹凸结构中的凹槽呈倒金字塔型。

10.如权利要求1至8任一项所述的光电探测单元，其特征在于，所述凹凸结构的尺寸处于纳米级别，所述凹凸结构的纵截面为方波形，所述凹凸结构中的凸起和/或凹槽的横截面形状呈正多边形和圆形中的至少一种。

11.一种光电探测结构，其特征在于，包括：

多个光电探测单元，所述光电探测单元为权利要求1至10任一项所述的光电探测单元。

12.如权利要求11所述的光电探测结构，其特征在于，还包括：

隔离结构，形成于相邻所述光电探测单元之间，所述隔离结构包括介电材料。

13.如权利要求12所述的光电探测结构，其特征在于，所述隔离结构与所述重掺杂区接触。

14.如权利要求12所述的光电探测结构，其特征在于，所述隔离结构与所述重掺杂区间隔设置。

15.如权利要求12所述的光电探测结构，其特征在于，所述隔离结构延伸至所述底壁或所述第一基底并与所述底壁或所述第一基底接触。

16.如权利要求12至15任一项所述的光电探测结构，其特征在于，所述隔离结构通过填充沟槽形成，所述隔离结构包括：

介质层，形成于所述沟槽的内壁上；

填充结构，填充于所述沟槽内，所述填充结构包括氧化硅或多晶硅或金属。

17.一种光电探测器，其特征在于，包括：

第二晶片，所述第二晶片包括第二基底和形成于所述第二基底内的处理电路；

第一晶片，所述第一晶片包括权利要求11至16任一项所述的光电探测结构，所述第一电极和所述第二电极从所述第一晶片的正面引出，所述第一晶片的正面倒接于所述第二晶片上，使所述第一电极和第二电极与所述处理电路电连接。

18.如权利要求17所述的光电探测器，其特征在于，还包括：

第二光处理层，形成于所述第一晶片的背面上，所述第一光处理层的表面具有凹凸结构。

19.一种光电探测结构的制备方法，其特征在于，包括：

制备第一基底，所述第一基底包括光反射结构；

在所述第一基底上生长外延层，对所述外延层进行掺杂形成多个光电探测单元，各所述光电探测单元包括第一结构和形成于所述第一结构内的第二结构，各所述光电探测单元的所述第一结构具有包围所述第二结构底面和侧面的底壁和侧壁，其中，所述第一结构具有第一掺杂类型，所述第二结构具有第二掺杂类型；

对各所述光电探测单元的所述侧壁进行掺杂，形成具有第一掺杂类型的重掺杂区，所述重掺杂区的掺杂浓度大于所述侧壁的掺杂浓度；

刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层；

形成覆盖所述侧壁和部分第二结构的绝缘层，所述绝缘层内形成有淬灭电路；

形成贯穿所述绝缘层以与所述重掺杂区电连接的第一电极，并形成贯穿所述绝缘层以分别与所述淬灭电路和所述第二结构电连接的第二电极。

20.如权利要求19所述的制备方法，其特征在于，所述制备方法还包括：在相光电探测单元之间开设沟槽，在所述沟槽内壁形成介质层并在所述沟槽内填入填充结构以形成隔离结构。

21.如权利要求19所述的制备方法，其特征在于，所述凹凸结构的尺寸处于纳米级别，所述凹凸结构的纵截面为锯齿形，所述凹凸结构中的凹槽呈倒金字塔型。

22.如权利要求20所述的制备方法，其特征在于，所述凹凸结构的尺寸处于纳米级别，所述凹凸结构的纵截面为锯齿形，所述凹凸结构中的凹槽呈倒金字塔型；

所述在相邻所述光电探测单元之间开设沟槽的步骤和所述刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层的步骤分开进行。

23.如权利要求20所述的制备方法，其特征在于，所述凹凸结构的尺寸处于纳米级别，所述凹凸结构的纵截面为方波形，所述凹凸结构中的凸起和/或凹槽的横截面形状呈正多边形和圆形中的至少一种；

在相邻所述光电探测单元之间开设沟槽的同时，刻蚀所述第二结构的表面形成具有凹凸结构的第一光学处理层。

24.一种光电探测器的制备方法，其特征在于，包括：

提供第一晶片和第二晶片，所述第一晶片包括权利要求11至16任一项所述的光电探测结构，所述第一电极和所述第二电极从所述第一晶片的正面引出；所述第二晶片包括第二基底和形成于所述第二基底内的处理电路；

将所述第一晶片的正面倒接于所述第二晶片上，使所述第一电极和所述第二电极与所述处理电路电连接；

对所述第一晶片的背面进行减薄；

在所述第一晶片的背面形成第二光处理层，所述第二光处理层的表面具有凹凸结构。

Images