CN112803945B - 一种小数分频时钟信号的获取方法及装置 - Google Patents
一种小数分频时钟信号的获取方法及装置 Download PDFInfo
- Publication number
- CN112803945B CN112803945B CN202110015743.6A CN202110015743A CN112803945B CN 112803945 B CN112803945 B CN 112803945B CN 202110015743 A CN202110015743 A CN 202110015743A CN 112803945 B CN112803945 B CN 112803945B
- Authority
- CN
- China
- Prior art keywords
- control word
- frequency division
- clock signal
- fractional
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000003247 decreasing effect Effects 0.000 claims abstract description 52
- 238000004590 computer program Methods 0.000 claims description 10
- 230000007423 decrease Effects 0.000 claims description 7
- 238000001228 spectrum Methods 0.000 abstract 1
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000006870 function Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请实施例提供一种小数分频时钟信号的获取方法及装置，涉及信号处理领域，该小数分频时钟信号的获取方法包括：获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字；根据随机数和小数控制字，生成增减脉冲样式；根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过随机化的小数分频时钟信号将数字电路功率谱离散化，使得功耗尖峰不会形成，从而降低对ADC芯片、DAC芯片或其他安全类芯片(如解密芯片)的干扰，进而提高芯片的安全特性，提高旁路攻击的难度。
Description
技术领域
本申请涉及信号处理领域，具体而言，涉及一种小数分频时钟信号的获取方法及装置。
背景技术
随着各种电子产品的出现，其内在的电子电路也开始变得非常多样化。其中，单片机、FPGA等整合电路的使用也变得越来越普遍。但是，无论什么样的电路通常都会包括时钟电路，那么如何设计好时钟就成了技术人员们十分关心的事情了。然而，在实践中发现，目前的小数分频时钟信号的获取方式会通过供电通路或者芯片衬底而干扰到一些高性能的ADC芯片或者DAC芯片工作，从而导致了整体电路性能下降。
发明内容
本申请实施例的目的在于提供一种小数分频时钟信号的获取方法及装置，能够避免对高性能的ADC芯片或者DAC芯片的工作造成干扰，从而能够提高整体电路性能。
本申请实施例第一方面提供了一种小数分频时钟信号的获取方法，包括：
获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字；
根据所述随机数和所述小数控制字，生成增减脉冲样式；
根据所述整数控制字、所述增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。
在上述实现过程中，该方法可以优先通过伪随机数产生器生成随机数、再由时钟频率控制器生成频率控制字，其中该频率控制字包括整数控制字和小数控制字；然后，该方法再根据小数分频脉冲控制器对随机数和小数控制字进行内部调整，生成增减脉冲样式；并在通过时钟分频器对增减脉冲样式、整数控制字以及输入的时钟生成随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
进一步地，所述获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字的步骤包括：
在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字。
在上述实现过程中，该方法在获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字的过程中，具体可以在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字。可见，实施这种实施方式，能够使用分频时钟信号作为随机数生成的生成信号，以使该方法可以根据分频时钟信号的产生循环规范小数分频流程的循环，从而能够提高整体小数分频时钟信号获取的稳定性。
进一步地，所述根据所述随机数和所述小数控制字，生成增减脉冲样式的步骤包括：
根据所述小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；
根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
在上述实现过程中，该方法在根据随机数和小数控制字，生成增减脉冲样式的过程中可以优先根据小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；然后再根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式。可见，实施这种实施方式，能够根据小数控制字进行小数分频样式的初始化，然后再根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式，从而实现随机化的增减脉冲样式的获取，进而有利于实现随机化小数分频始终信号的生成。
进一步地，所述根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式的步骤包括：
在检测到用于驱动的所述随机数时，根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
在上述实现过程中，该方法在根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式的过程中具体可以在检测到用于驱动的随机数时，根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式。可见，实施这种实施方式，能够在规定时间通过寄存器更新控制器对存储初始化小数分频样式的移位寄存器集合进行更新，从而实现稳定有序的自控制流程。
进一步地，所述初始化小数分频样式和所述增减脉冲样式皆存储于移位寄存器集合中。
在上述实现过程中，初始化小数分频样式和增减脉冲样式皆存储于移位寄存器集合中，其中，不同的是初始化分频样式在移位寄存器集合中更新之后能够得到增减脉冲样式。
本申请实施例第二方面提供了一种小数分频时钟信号的获取装置，所述小数分频时钟信号的获取装置包括：
获取单元，用于获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字；
生成单元，用于根据所述随机数和所述小数控制字，生成增减脉冲样式；
处理单元，用于根据所述整数控制字、所述增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。
在上述实现过程中，该小数分频时钟信号的获取装置可以通过获取单元来获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字；通过生成单元来根据所述随机数和所述小数控制字，生成增减脉冲样式；通过处理单元来根据所述整数控制字、所述增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
进一步地，所述获取单元具体用于在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字。
在上述实现过程中，该小数分频时钟信号的获取装置具体可以通过获取单元在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字。可见，实施这种实施方式，能够使用分频时钟信号作为随机数生成的生成信号，以使该方法可以根据分频时钟信号的产生循环规范小数分频流程的循环，从而能够提高整体小数分频时钟信号获取的稳定性。
进一步地，所述生成单元包括：
初始化子单元，用于根据所述小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；
生成子单元，用于根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
在上述实现过程中，生成单元可以通过初始化子单元来根据所述小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；通过生成子单元来根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。可见，实施这种实施方式，能够根据小数控制字进行小数分频样式的初始化，然后再根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式，从而实现随机化的增减脉冲样式的获取，进而有利于实现随机化小数分频始终信号的生成。
本申请实施例第三方面提供了一种电子设备，包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行本申请实施例第一方面中任一项所述的小数分频时钟信号的获取方法。
本申请实施例第四方面提供了一种计算机可读存储介质，其存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行本申请实施例第一方面中任一项所述的小数分频时钟信号的获取方法。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种小数分频时钟信号的获取方法的流程示意图；
图2为本申请实施例提供的另一种小数分频时钟信号的获取方法的流程示意图；
图3为本申请实施例提供的一种小数分频时钟信号的获取装置的结构示意图；
图4为本申请实施例提供的另一种小数分频时钟信号的获取装置的结构示意图；
图5为本申请实施例提供的一种小数分频时钟信号的获取装置的举例示意图；
图6为本申请实施例提供的另一种小数分频时钟信号的获取装置的部分细化举例示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例1
请参看图1，图1为本申请实施例提供了一种小数分频时钟信号的获取方法的流程示意图。该方法可以用于小数分频时钟信号生成过程中，具体的，该方法可以应用于随机化小数分频电路的设计流程中，以使随机化小数分频电路可以根据该方法进行相应的电路设计。其中，该小数分频时钟信号的获取方法包括：
S101、获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字。
本实施例中，随机数为伪随机数产生器生成的伪随机数。
S102、根据随机数和小数控制字，生成增减脉冲样式。
本实施例中，初始化小数分频样式和增减脉冲样式皆存储于移位寄存器集合中。
S103、根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。
本实施例中，该方法在每个操作周期内，既可以通过由小数分频时钟脉冲控制器产生的控制信号指导时钟分频器通过增加计数时钟脉冲的方式来实现小数分频；也可以通过减少计数时钟脉冲的方式来实现小数分频。
本申请实施例中，该方法的执行主体可以为计算机、服务器等计算装置，对此本实施例中不作任何限定。
在本申请实施例中，该方法的执行主体还可以为智能手机、平板电脑等智能设备，对此本实施例中不作任何限定。
可见，实施本实施例所描述的小数分频时钟信号的获取方法，能够优先通过伪随机数产生器生成随机数、再由时钟频率控制器生成频率控制字，其中该频率控制字包括整数控制字和小数控制字；然后，该方法再根据小数分频脉冲控制器对随机数和小数控制字进行内部调整，生成增减脉冲样式；并在通过时钟分频器对增减脉冲样式、整数控制字以及输入的时钟生成随机化的小数分频时钟信号。可见，实施这种实施方式，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
实施例2
请参看图2，图2为本申请实施例提供的一种小数分频时钟信号的获取方法的流程示意图。如图2所示，其中，该小数分频时钟信号的获取方法包括：
S201、在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字。
S202、根据小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式。
本实施例中，小数分频初始化模式表在满足小数分频比的要求下可以为任意样式。
本实施例中，该步骤可以通过线性反馈移位寄存器进行实现，也可以通过查表等方式进行实现。
S203、在检测到用于驱动的随机数时，根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式。
本实施例中，随机数可以依据不同的不可约多项式来构建。在伪随机数发生器生成伪随机数的过程中，该伪随机数产生器可以根据需求调整输出向量的字长，以满足不同进制的小数分频需求。
本实施例中，初始化小数分频样式和增减脉冲样式皆存储于移位寄存器集合中。
S204、根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。
可见，实施本实施例所描述的小数分频时钟信号的获取方法，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
实施例3
请参看图3，图3为本申请实施例提供的一种小数分频时钟信号的获取装置的结构示意图。如图3所示，该小数分频时钟信号的获取装置包括：
获取单元310，用于获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字；
生成单元320，用于根据随机数和小数控制字，生成增减脉冲样式；
处理单元330，用于根据整数控制字、增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号。
请参看图5，图5为本申请实施例提供的一种小数分频时钟信号的获取装置的举例示意图。其中，小数分频时钟信号的获取装置具体可以包括伪随机数产生器、小数分频脉冲控制器、时钟频率控制字产生器以及时间分频器。具体的获取单元310可以包括伪随机数产生器、小数分频脉冲控制器，生成单元320可以包括时钟频率控制字产生器，处理单元330可以包括。
本实施例中，小数分频时钟信号的获取装置为随机化小数分频器。图5即为随机化小数分频器的框图。
举例来说，伪随机数产生器在检测到上一循环中时间分频器输出的历史分频时钟信号g时(即每个操作周期，操作周期取决于采取小数分频的进制模式，如十进制还是十六进制或者其他进制的小数分频)，生成随机数a并输出随机数a至小数分频脉冲控制器中；
时钟频率控制字产生器则输出时钟频率控制字的小数部分b至小数分频脉冲控制器中，输出时钟频率控制字的整数部分c至时间分频器；
小数分频脉冲控制器在检测到上一循环中时间分频器输出的历史分频时钟信号g时，根据接收到的随机数a和时钟频率控制字的小数部分b生成增减脉冲样式d；
时间分频器则接收时钟频率控制字的整数部分c、增减脉冲样式d以及输入的时钟信号e，并根据时钟频率控制字的整数部分c、增减脉冲样式d以及输入的时钟信号e生成随机化的小数分频时钟信号f。
本实施例中，这里的伪随机发生器一般采用由不可约多项式构建的线性反馈移位寄存器(LFSR)实现，假设不可约多项式最高项次数为N，即这个线性反馈移位寄存器的循环周期就是2^N-1。对于小数分频数进制为2的幂格式(如2^m)，我们每次只需要选取N个抽头中的m位即可(或者将直接选取m位的移位寄存器构建不可约多项式)，但是如果小数分频数进制不是2的幂格式(2^m)的，而是n进制(n不是2的幂)，那么假设比n稍大的2的幂数值为2^N0,那么可以选取N0个寄存器构和最高次数为N0的不可约多项式建线性反馈移位寄存器，该线性反馈移位寄存器的周期应该为2^N0-1，而在每次随机数输出更新时如果输出的N0比特数值(假设为M0)大于n-1,则输出的数值需要加上2^N0-n,这样输出的随机值就是M0+2^N0-n(mod2^N0),如果M0是小于等于n-1,则直接输出M0即可。
本实施例中，时钟频率控制字分为两个部分一个部分是小数部分b，输入到小数时钟分频脉冲控制器，另外一个部分则是整数部分c，输入到时钟分频器，这两个部分的分频控制器，可以是直接控制字(即无需进行译码转换的，即x.y这种格式)，也可以是间接控制字(即f(x).f(y)格式,即需要译码转换的)。
本实施例中，小数分频脉冲控制器是整个电路结构中比较重要的一个部分，这个电路保存了小数分频所需要增减脉冲的样式，比如是16进制3.2分频格式，且我们采取增脉冲的方式进行小数分频时钟产生，那么保存的增减脉冲样式可能就是16’b0001_0100_0000_0000，并以输出时钟作为时钟驱动，在操作周期内(即16个输出时钟内)循环移位以上的样式信息，并输出随机化的增减脉冲样式d给时钟分频器，从而控制分频电路进行小数分频。以上的增减脉冲样式d，在复位初始化之后的每个操作周期都会由伪随机产生器产生的随机数来控制样式随机化处理。
本实施例中，时钟分频器接收整数分频部分c用来产生基础的分频电路，而增减脉冲样式d，则会控制分频电路在相应的输出时钟周期增减输入时钟的计数脉冲，从而达到小数分频的目的。
本实施例中，在本实施例中，反馈源可以依据随机数选择一个源寄存器更新到第一个寄存器中，也可以选择更新到任意一个寄存器中。进一步的，反馈源也可以依据随机数选择多个源寄存器，并更新到任意的多个寄存器中。
本实施例中，寄存器更新控制器可以依据随机数控制其中的一个寄存器作为反馈源，也可以依据随机数控制多个寄存器作为反馈源。
本申请实施例中，对于小数分频时钟信号的获取装置的解释说明可以参照实施例1或实施例2中的描述，对此本实施例中不再多加赘述。
可见，实施本实施例所描述的小数分频时钟信号的获取装置，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
实施例4
请一并参阅图4，图4是本申请实施例提供的一种小数分频时钟信号的获取装置的结构示意图。其中，图4所示的小数分频时钟信号的获取装置是由图3所示的小数分频时钟信号的获取装置进行优化得到的。如图4所示，获取单元310具体用于在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和频率控制字包括的小数控制字。
作为一种可选的实施方式，生成单元320包括：
初始化子单元321，用于根据小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；
生成子单元322，用于根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式。
作为一种可选的实施方式，生成子单元322具体用于在检测到用于驱动的随机数时，根据随机数对初始化小数分频样式进行更新，得到增减脉冲样式。
本实施例中，对小数分频样式进行更新的过程发生在每整数数目的周期时。例如，为16进制小数计数时，就是经过16个分频后的时钟周期；为10进制小数计数时，就是经过10个分频后的时钟周期；其中，只有第一次是对初始化的小数分频样式进行更新，之后的每次更新都是在之前的分频样式基础上继续进行更新的，同时，由于周期性的关系，该方式不会导致小数分频出现错误。
作为一种可选的实施方式，初始化小数分频样式和增减脉冲样式皆存储于移位寄存器集合中。
请参看图6，图6为本申请实施例提供的另一种小数分频时钟信号的获取装置的部分细化举例示意图。在小数分频时钟信号的获取装置中，小数分频脉冲控制器具体可以包括小数分频初始化模式表、移位寄存器集合、寄存器更新控制器以及反馈选择器。
举例来说，对于16进制模式的小数分频来说，图6中的小数分频初始化模式表中的每一项代表了不同的小数分频模式，对于16进制则含有16个表项，每个表项中“1”的数目则代表了小数分频的分频数值，在设置时尽量保证“1”分布的松散性。
本实施例中，在系统运行初始化伊始，该系统可以根据时钟频率控制字的小数部分b，将对应的初始化小数分频样式h载入到移位寄存器集合中。其中，移位寄存器集合用于存储初始化小数分频样式h，并在每个操作周期的开始时刻，对初始化小数分频样式h进行更新。即将移位寄存器集合中的第一个寄存器更新为由随机数a选取相对应的寄存器值，被选取的寄存器之前的寄存器(除第一个寄存器之外)仍然依次移位赋值，而被选取的寄存器之后的寄存器则保持不变，而除了操作周期开始的时刻，在每个操作周期内的时刻则所有寄存器保持循环移位操作，移位寄存器的总长度由小数分频的进制来决定，如果为16进制，则有16个移位寄存器。
本实施例中，反馈选择器在每个操作周期的开始时刻，可以根据随机数a来选取反馈到第一个移位寄存器的反馈值i；而在每个操作周期内部，移位寄存器则是一直选取末位移位寄存器的值。
本实施例中，寄存器更新控制器主要是用来控制移位寄存器更新，当系统初始化时，会控制将小数分频样式h载入到移位寄存器集合中，而在每个操作周期开始时，会通过寄存器更新信号j，控制被输入随机数a选取的寄存器之前的寄存器保持更新状态，而被选取的寄存器之后的寄存器则保持不变，而在每个操作周期内，则会保持所有寄存器的更新状态。
本实施例中，反馈选择器可以由随机数进行控制，并根据随机数选取相应的寄存器的值作为反馈源。寄存器更新控制器可以根据输入的随机数控制相应的移位寄存器进行更新；其中，控制上述更新的方式可以是通过时钟门控进行控制的方式，也可以是根据输入数据进行选择控制的方式。
本申请实施例中，对于小数分频时钟信号的获取装置的解释说明可以参照实施例1或实施例2中的描述，对此本实施例中不再多加赘述。
可见，实施本实施例所描述的小数分频时钟信号的获取装置，能够通过符合该流程的电路结构来降低随机化电路的成本，并实现时钟频率的动态调节和细化功率的控制，从而在一定程度上保证了高性能的ADC芯片或者DAC芯片等芯片的正常工作，进而还能够提高芯片的安全特性。
本申请实施例提供了一种电子设备，包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行本申请实施例1或实施例2中任一项小数分频时钟信号的获取方法。
本申请实施例提供了一种计算机可读存储介质，其存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行本申请实施例1或实施例2中任一项小数分频时钟信号的获取方法。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (8)
1.一种小数分频时钟信号的获取方法，其特征在于，包括：
获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字；
根据所述随机数和所述小数控制字，生成增减脉冲样式；
根据所述整数控制字、所述增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号；
所述根据所述随机数和所述小数控制字，生成增减脉冲样式的步骤包括：
根据所述小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；
根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
2.根据权利要求1所述的小数分频时钟信号的获取方法，其特征在于，所述获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字的步骤包括：
在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字。
3.根据权利要求1所述的小数分频时钟信号的获取方法，其特征在于，所述根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式的步骤包括：
在检测到用于驱动的所述随机数时，根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
4.根据权利要求1所述的小数分频时钟信号的获取方法，其特征在于，所述初始化小数分频样式和所述增减脉冲样式皆存储于移位寄存器集合中。
5.一种小数分频时钟信号的获取装置，其特征在于，所述小数分频时钟信号的获取装置包括：
获取单元，用于获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字；
生成单元，用于根据所述随机数和所述小数控制字，生成增减脉冲样式；
处理单元，用于根据所述整数控制字、所述增减脉冲样式以及输入的时钟信号进行分频处理，得到随机化的小数分频时钟信号；
其中，所述生成单元包括：
初始化子单元，用于根据所述小数控制字和预设的小数分频初始化模式表进行初始化，得到初始化小数分频样式；
生成子单元，用于根据随机数对所述初始化小数分频样式进行更新，得到增减脉冲样式。
6.根据权利要求5所述的小数分频时钟信号的获取装置，其特征在于，所述获取单元具体用于在检测到用于驱动的历史分频时钟信号时，获取随机数、频率控制字包括的整数控制字和所述频率控制字包括的小数控制字。
7.一种电子设备，其特征在于，所述电子设备包括存储器以及处理器，所述存储器用于存储计算机程序，所述处理器运行所述计算机程序以使所述电子设备执行权利要求1至4中任一项所述的小数分频时钟信号的获取方法。
8.一种可读存储介质，其特征在于，所述可读存储介质中存储有计算机程序指令，所述计算机程序指令被一处理器读取并运行时，执行权利要求1至4任一项所述的小数分频时钟信号的获取方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110015743.6A CN112803945B (zh) | 2021-01-06 | 2021-01-06 | 一种小数分频时钟信号的获取方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110015743.6A CN112803945B (zh) | 2021-01-06 | 2021-01-06 | 一种小数分频时钟信号的获取方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112803945A CN112803945A (zh) | 2021-05-14 |
| CN112803945B true CN112803945B (zh) | 2023-06-30 |
Family
ID=75808795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110015743.6A Active CN112803945B (zh) | 2021-01-06 | 2021-01-06 | 一种小数分频时钟信号的获取方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112803945B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115549648A (zh) * | 2022-10-09 | 2022-12-30 | 重庆吉芯科技有限公司 | 低抖动随机时钟产生电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106549667A (zh) * | 2015-09-22 | 2017-03-29 | 大唐半导体设计有限公司 | 数字小数分频器及其分频方法 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
| CN110199477A (zh) * | 2019-04-23 | 2019-09-03 | 京东方科技集团股份有限公司 | 时钟展频电路、电子设备和时钟展频方法 |
-
2021
- 2021-01-06 CN CN202110015743.6A patent/CN112803945B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106549667A (zh) * | 2015-09-22 | 2017-03-29 | 大唐半导体设计有限公司 | 数字小数分频器及其分频方法 |
| CN106849946A (zh) * | 2016-12-13 | 2017-06-13 | 航天恒星科技有限公司 | 一种小数分频频率综合器及小数分频方法 |
| CN110199477A (zh) * | 2019-04-23 | 2019-09-03 | 京东方科技集团股份有限公司 | 时钟展频电路、电子设备和时钟展频方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112803945A (zh) | 2021-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107735981B (zh) | 用于防御加密攻击的时钟周期随机化 | |
| US7205800B2 (en) | Clock frequency divider circuit | |
| US6480072B1 (en) | Method and apparatus for generating random numbers | |
| US4493046A (en) | Apparatus for generation of binary pseudo-random numbers | |
| US5748949A (en) | Counter having programmable periods and method therefor | |
| US9520886B2 (en) | Methods and devices for error correction of a signal using delta sigma modulation | |
| JP2005304017A (ja) | パルス幅変調システムおよびパルス幅変調方法 | |
| CN112803945B (zh) | 一种小数分频时钟信号的获取方法及装置 | |
| JP6481533B2 (ja) | デジタル制御発振回路 | |
| WO2012016588A1 (en) | Bit sequence generator | |
| CN105811968B (zh) | 调制器、锁相回路及响应频率控制字产生控制码的方法 | |
| JP3294687B2 (ja) | クロック分周器およびモータ駆動制御装置 | |
| US9035710B2 (en) | PWM signal generating circuit, printer, and PWM signal generating method | |
| US9621040B2 (en) | PWM signal generator and switching power supply device having same | |
| CN102098045A (zh) | 电子电路频率产生 | |
| JP5119417B2 (ja) | 擬似乱数生成装置 | |
| WO2016109407A1 (en) | Clock generator and processor system | |
| US10642628B2 (en) | Method and device for generating a device-specific identifier, and devices comprising a personalized programmable circuit component | |
| US8656203B2 (en) | Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter | |
| US9160316B2 (en) | Digital controlled oscillator and frequency variable oscillator | |
| JP2014209731A (ja) | 発振器 | |
| US8316070B2 (en) | Method and system for advancing a linear feedback shift register | |
| KR100201288B1 (ko) | 의사잡음 코드 발생기의 오프셋 조정회로 및 방법 | |
| US11042359B2 (en) | Semiconductor device including an adder | |
| CN113049048A (zh) | 电压调整的方法、装置以及处理设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |