JP2005304017A - パルス幅変調システムおよびパルス幅変調方法 - Google Patents
パルス幅変調システムおよびパルス幅変調方法 Download PDFInfo
- Publication number
- JP2005304017A JP2005304017A JP2005094286A JP2005094286A JP2005304017A JP 2005304017 A JP2005304017 A JP 2005304017A JP 2005094286 A JP2005094286 A JP 2005094286A JP 2005094286 A JP2005094286 A JP 2005094286A JP 2005304017 A JP2005304017 A JP 2005304017A
- Authority
- JP
- Japan
- Prior art keywords
- width modulation
- pulse width
- codeword
- duty cycle
- output frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
- H03M7/165—Conversion to or from thermometric code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】
カウンタや大きさ比較器の遅延の影響を受けないパルス幅変調システムを提供すること。
【解決手段】
パルス幅変調システムおよび方法について記載する。一態様において、パルス幅変調システムは、レジスタおよびコードワード発生器を含む。コードワード発生器は、指定出力周波数および指定デューティサイクルを受信するための入力を有し、種々の長さのコードワードを生成する働きをする。コードワード発生器は、指定出力周波数を実現するように設定された長さのベースコードであって、指定デューティサイクルによって決まるサーモメータコード値を有するベースコードを生成する。さらにコードワード発生器は、ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンをレジスタにロードする働きをする。
【選択図】図1
カウンタや大きさ比較器の遅延の影響を受けないパルス幅変調システムを提供すること。
【解決手段】
パルス幅変調システムおよび方法について記載する。一態様において、パルス幅変調システムは、レジスタおよびコードワード発生器を含む。コードワード発生器は、指定出力周波数および指定デューティサイクルを受信するための入力を有し、種々の長さのコードワードを生成する働きをする。コードワード発生器は、指定出力周波数を実現するように設定された長さのベースコードであって、指定デューティサイクルによって決まるサーモメータコード値を有するベースコードを生成する。さらにコードワード発生器は、ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンをレジスタにロードする働きをする。
【選択図】図1
Description
本発明は概してパルス幅変調システムに関し、詳しくはコードワード発生器とレジスタを用いたパルス幅変調システムに関する。
パルス幅変調システムは一般に、波の生成、モータの制御、アンチロックブレーキシステムなどの種々の用途に幅広く使用されている。一般的なパルス幅変調システムは、固定周波数で可変デューティサイクルのパルス列を生成する。矩形パルスの理想的なパルス列の場合、デューティサイクルはパルス周期とパルス持続時間の比である。多くの方法では、デューティサイクルをデジタル入力コードによって指定すると、パルス幅変調システムが、そのデジタル入力コードの値に比例する幅の固定周波数のパルス列を生成する。
一般的なパルス幅変調システムは、少なくとも1つのカウンタ、少なくとも1つの大きさ比較器、および高周波クロックによって実施される。実施形態によっては、コンパレータは、デューティサイクル入力コードから生成された基準カウントと、クロック信号から生成されたクロックカウントとを比較することにより、パルス幅変調出力を生成するものもある。クロック分周器を使用すると、高速クロック信号からクロック信号を生成することができる。クロック分周器の除数パラメータを変えると、パルス幅変調信号の周波数を変化させることができる。しかしながら、この種のパルス幅変調システムの動作周波数は、カウンタや大きさ比較器に特有の遅延による制限を受けることが多い。また、伝搬遅延は、それらの設計を製造変動に対して非常に敏感なものにし、この種のパルス幅変調システムの製造の容易さを低下させる。
本発明の一態様において、パルス幅変調システムは、レジスタおよびコードワード発生器を含む。コードワード発生器は、指定出力周波数および指定デューティサイクルを受信するための入力を有し、様々な長さのコードワードを生成する働きをする。コードワード発生器は、指定出力周波数を実現するように設定された長さのベースコードワードであって、指定デューティサイクルによって決まるサーモメータコード値を有するベースコードワードを生成する働きをする。また、コードワード発生器は、ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンをレジスタにロードする働きも有する。
他の態様において、本発明は、指定出力周波数および指定デューティサイクルを受信することによるパルス幅変調方法を提供する。複数の使用可能な出力周波数の組の中から指定出力周波数を選択し、複数の使用可能なデューティサイクルの組の中から指定デューティサイクルを選択する。そして、指定出力周波数および指定デューティサイクルに応じてベースコードワードを生成する。ベースコードワードは、指定出力周波数を実現するように設定された長さを有し、指定デューティサイクルによって決まるサーモメータコード値を含む。そして、ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンを生成する。
本発明の他の特徴および利点は、図面および特許請求の範囲の記載と合わせて、下記の説明から明らになるであろう。
下記の説明では、同じ参照符号を用いて類似の構成要素を識別する。また、図面は、実施形態の主な特徴の概略的に示すことを意図している。図面は、実際の実施形態の特徴を全て描いたものでもなければ、構成要素間の相対的寸法を描いたものでもなく、寸法通りに描かれてもいない。
以下で詳細に説明する幾つかのパルス幅変調の実施形態では、特別にコード化されたコードワードパターンを生成することにより、パルス幅変調出力信号のデューティサイクルと出力周波数とを同時に制御する。コードワードパターンは、レジスタから直列に出力され、可変周波数および可変デューティサイクルのパルス幅変調信号を生成する。このように、それらの実施形態は、パルス幅変調システムにしばしば付随する、個々のコンポーネント(クロック分周器やコンパレータなど)によって起こる遅延や信号伝搬に対する影響を回避し、パルス幅変調周波数を変化させ、パルス幅変調デューティサイクルを設定する。
図1は、レジスタ12およびコードワード発生器14を含むパルス幅変調システム10の一実施形態を示す。レジスタ12は、パラレル入力16およびシリアル出力18を有するシフトレジスタである。レジスタ12は通常、大きな(幅の広い)シフトレジスタであり、使用可能な出力周波数を最大数確保するとともに、最大のデューティサイクル分解能を得るのに十分なビット数を有する。図示の実施形態において、レジスタ12は、フィードバックループ22によってシリアル出力18に接続されたシリアル入力20を有する。コードワード発生器14は、特定のハードウェアまたはソフトウェアの構成に限定されることなく、デジタル電子回路や、コンピュータのハードウェア、ファームウェア、ソフトウェアなどを含む、任意のコンピュータ環境または処理環境で実施することができる。
図2は、可変周波数および可変デューティサイクルのパルス幅変調出力信号24を生成するためにパルス幅変調システム10によって実施される方法の一実施形態を示す。
コードワード発生器14は、複数の使用可能な出力周波数の組の中から選択された指定出力周波数26を受信する(ブロック28)。出力周波数26は、実施形態によって異なる種々の方法で指定することができる。出力周波数26は、例えばデジタルコードワード値や単一の入力パラメータ値によって指定することができる。一部の実施形態では、使用可能な各出力周波数として、レジスタ12に供給されるクロック信号31の周波数(fCLK)を分割したものが使用される。
また、コードワード発生器14は、複数の使用可能なデューティサイクルの組の中から選択された指定デューティサイクル30を受信する(ブロック32)。出力周波数26と同様にデューティサイクル30も、実施形態によって異なる種々の方法で指定される。例えば一部の実施形態では、デューティサイクルがKビットのバイナリコードワードによって指定される。ただし、Kは、デューティサイクル30を指定する際の分解能に対応する1以上の整数値である。
コードワード発生器14は、指定出力周波数26および指定デューティサイクル30に応じて、指定出力周波数を実現するように設定された長さのベースコードワードであって、指定デューティサイクル30によって決まるサーモメータコード値セットを有するベースコードワードを生成する(ブロック34)。一部の実施形態において、ベースコードワードの長さは、デューティサイクルを指定する分解能に応じて設定される。例えば、デューティサイクル分解能がKである場合、ベースコードワードの長さは2Kビットにする。サーモメータコードは、(2L−1)個のデジタル入力を用いて2L個のデジタルワードを表現する既知の符号化方式である。ただし、Lは1以上の整数値である。下記の変換表は、0〜7の範囲の十進値について、十進コードワード、バイナリコードワードおよびサーモメータコードワードの間の変換を示す。
図3を参照し、図示の例において、デューティサイクル分解能が3ビット(すなわち、デューティサイクル値は23=8個の値をとり得る)、指定デューティサイクルが5/8(すなわち62.5%)、パルス幅変調信号24の出力周波数として使用可能な出力周波数の数が3であるものと仮定する。使用可能な出力周波数(fOUT1、fOUT2、fOUT3)は、レジスタクロック周波数fCLKを分割したものに対応する。この例では、出力周波数はfOUTj=fCLK/2K+j-1によって与えられる。ただし、Kはデューティサイクル分解能(すなわちこの例では3)であり、jはj=1,・・・,Mであり、Mは使用可能な出力周波数の数(すなわちこの例では3)に等しい。
指定出力周波数がfOUT1(すなわちj=1)である場合、コードワード発生器14は、2K+j-1=23=8ビットの長さのベースコードワードであって、デューティサイクル値「5」(すなわちバイナリコードだと「101」)に対応するサーモメータコード値を有するベースコードワード「00011111」を生成する。指定出力周波数がfOUT2(すなわちj=2)である場合、コードワード発生器14は、2K+j-1=24=16ビットの長さのベースコードワードであって、デューティサイクル値「5」(すなわちバイナリコードだと「101」)に対応するサーモメータコード値を有するベースコードワード「0000001111111111」を生成する。指定出力周波数がfOUT3(すなわちj=3)である場合、コードワード発生器14は、2K+j-1=25=32ビットの長さのベースコードワードであって、デューティサイクル値「5」(すなわちバイナリコードだと「101」)に対応するサーモメータコード値を有するベースコードワード「00000000000011111111111111111111」を生成する。
図2に戻り、コードワード発生器14は、レジスタ12のビットを完全に埋めるのに十分なだけのベースコードワードのコピーを含むコードワードパターンを生成する(ブロック36)。そして、コードワード発生器14は、生成されたコードワードパターンをレジスタ12にロードする(ブロック37)。上記の例において指定出力周波数がfOUT1である場合、コードワード発生器14は、8ビットのベースコードワード「00011111」の4つのコピー40,42,44,46を含むコードワードパターン38を、32ビット幅のレジスタ12にロードする。指定出力周波数がfOUT2である場合、コードワード発生器14は、16ビットのベースコードワード「0000001111111111」の2つのコピー50,52を含むコードワードパターン48を、32ビット幅のレジスタ12にロードする。指定出力周波数がfOUT3である場合、コードワード発生器14は、32ビットのベースコードワード「00000000000011111111111111111111」の1つのコピー56を含むコードワードパターン54を、32ビット幅のレジスタ12にロードする。
図4を参照し、他の例において、デューティサイクル分解能が5ビット(すなわち、デューティサイクル値は25=32個の値をとり得る)、指定デューティサイクルが17/32(すなわち53.125%)であるものと仮定する。この例では、レジスタ12の幅が32ビットであるものと仮定しているので、パルス幅変調信号24の出力周波数は、1つ(fOUT1)しかとりえない。出力周波数は、fOUT1=fCLK/2K+j-1によって与えられる。この例ではK=5、j=1であるから、fOUT1はfOUT1=fCLK/32となる。コードワード発生器14は、2K+j-1=25=32ビットの長さのベースコードワードであって、デューティサイクル値「17」(すなわち5ビットのバイナリコードだと「01001」)に対応するサーモメータコード値を有するベースコードワード「00000000000000011111111111111111」を生成する。コードワード発生器14は、この32ビットのベースコードワード「00000000000000011111111111111111」の1つのコピー60を含むコードワードパターン58を32ビット幅のレジスタ12にロードする。
実施形態によっては、コードワード発生器14は、指定出力周波数が閾値fCLK/32より大きいときに、デューティサイクル分解能Kを低下させることによって指定出力周波数を実現するように動作させてもよい。そのような実施形態では、コードワード発生器14が、デューティサイクル分解能をKからK−hに低下させることにより、出力周波数fCLK/2K-h+j-1を実現する場合がある。ただし、hは1からK−1の範囲の整数値である。図4の例では、K=5,j=1であるから、fCLK/32よりも高い可能な出力周波数はfCLK/25-hによって与えられる。ただし、hはデューティサイクル分解能を低下させるビット数に対応する。図4の例では、デューティサイクル分解能を1ビットだけ低下させることにより(すなわちh=1)、さらに高い出力周波数f’OUT1=fCLK/16を実現する。コードワード発生器14は、2K-h+j-1=24=16ビットの長さのベースコードワードであって、デューティサイクル分解能17/2=8.5(すなわち5ビットバイナリコードだと1001.1)を基数で丸めて、4ビットのデューティサイクル分解能に近似したものに対応するサーモメータコード値を有するベースコードワード「0000000011111111」を生成する。コードワード発生器14は、ベースコードワード「00000000000000011111111111111111」の2つのコピー64,66を含むコードワードパターン62を32ビット幅のレジスタ12にロードする。
図1に示す実施形態において、コードワード発生器14は、所与の指定デューティサイクル30および出力周波数26について生成されたコードワードパターンを、レジスタ12に1回だけロードする。コードワードパターンがロードされた後、レジスタ12は出力18からコードワードパターンを直列に出力する。出力されたビットがシリアル入力20にフィードバックされるので、レジスタ12は、コードワード発生器14からコードワードパターンを再びロードすることなく、パルス幅変調出力信号24の生成を継続することができる。これに関し、コードワード発生器14は、外部ソースから受信した制御データ70をもとにしてレジスタ制御信号68を生成する。レジスタ制御信号68は、コードワードパターンのパラレルロードと、出力18からシリアル入力20にフィードバックされたパルス幅変調出力信号24のシリアルロードとを制御する。他の実施形態において、コードワード発生器14は、ビットをレジスタ12に直列に連続的にロードし、シフトアウトされたビットを置き換えることにより、パルス幅変調出力24を生成するように構成してもよい。
図5は、コードワード発生器14がデコーダ82および制御ロジック84によって実施されるパルス幅変調システム10の一実施形態80を示す。一部の実施形態において、デューティサイクル30はKビットのバイナリワードによって指定され、デコーダ82は、そのバイナリワードを2Kビットのサーモメータコードワードにデコードする(例えばデューティサイクルコードワードが「101」である場合、デコーダ82はそのデューティサイクルコードワードを「00011111」にデコードする)。ただし、Kは1からNまでの整数値であり、Nはデコーダ82への入力ビットラインの最大数に対応する整数値である。
デコーダ82は、任意のタイプのバイナリ−サーモメータコードデコーダでよく、制御ロジック84も、以下で説明する機能を有するように構成されていれば、任意のタイプの論理処理方式であってよい。デコーダ82および制御ロジック84は、特定のハードウェアまたはソフトウェアの構成に限定されることなく、デジタル電子回路や、コンピュータのハードウェア、ファームウェア、ソフトウェアなどを含む任意のコンピュータ環境または処理環境で実施することができる。
図6を参照すると、一部の実施形態において、パルス幅変調システム実施形態80は、パルス幅変調出力信号24を下記のようにして生成する。デコーダ82が、Kビットの分解能を持つ指定デューティサイクル30を受信する(ブロック86)。デコーダ82は、指定デューティサイクルをサーモメータコードのコードワードにデコードする(ブロック88)。制御ロジック84は、fOUT=fCLK/2K+j-1で決まる出力周波数の組の中から選択された指定出力周波数26を受信する(ブロック90)。ただし、jはj=1,・・・,Mであり、Mは使用可能な周波数の総数に等しい整数値である。制御ロジック84は、デコーダ82から受信したサーモメータコードワードの各ビットを2j-1回複製することによって、指定デューティサイクルによって決まるサーモメータコード値がエンコードされた2K+j-1ビットのベースコードワードを生成する(ブロック92)。
つまり、図3に関する上記の例の場合、k=j=3であり、デューティサイクルコードワードが「101」であるから、デコーダ82はそのデューティサイクルコードワードを「00011111」に変換する(ブロック88)。指定出力周波数がj=1に対応するもの(すなわちfOUT1=fCLK/23)である場合、制御ロジック84は、そのベースコードワードを20=1回生成することにより、指定デューティサイクルによって決まるサーモメータコード値がエンコードされた23ビットのコードワード(すなわち「00011111」)を生成する(ブロック92)。指定出力周波数がj=2に対応するもの(すなわちfOUT2=fCLK/24)である場合、制御ロジック84は、そのベースコードワードを21=2回生成することにより、指定デューティサイクルによって決まるサーモメータコード値がエンコードされた24ビットのコードワード(すなわち「0000001111111111」)を生成する(ブロック92)。指定出力周波数がj=3に対応するもの(すなわちfOUT3=fCLK/25)である場合、制御ロジック84は、そのベースコードワードを22=4回生成し、指定デューティサイクルによって決まるサーモメータコード値がエンコードされた25ビットのコードワード(すなわち「00000000000011111111111111111111」)を生成する(ブロック92)。
ベースコードワードを生成した後(ブロック92)、ベースコードワードを2M-j回複製することによってコードワードパターン94を生成し、ベースコードワードの2M-j個のコピーからなるシーケンスを生成する(ブロック96)。ここでも図3に関する上記の例を考えると、j=1の場合、制御ロジック84はベースコードワード「00011111」を22=4回複製し、ベースコードワードの4つのコピーからなるシーケンスを生成する。j=2の場合、制御ロジック84はベースコードワード「0000001111111111」を21=2回複製し、ベースコードワードの2つのコピーからなるシーケンスを生成する。j=3の場合、制御ロジック84はベースコードワード「00011111」を20=1回複製し、ベースコードワードの1つのコピーからなるシーケンスを生成する。
コードワードパターン94の生成(ブロック96)が完了すると、制御ロジック84はそのコードワードパターンを、少なくとも2N+M-1ビットを有するレジスタ12にロードする(ブロック98)。
他の実施形態も特許請求の範囲に記載した発明の範囲内である。
Claims (20)
- レジスタと、
指定出力周波数および指定デューティサイクルを受信するための入力を有し、異なる長さのコードワードを生成するように動作するコードワード発生器と、
からなるパルス幅変調システムであって、
前記コードワード発生器は、前記指定出力周波数を実現するように設定された長さのべースコードワードであって、前記指定デューティサイクルによって決まるサーモメータコード値セットを有するべースコードワードを生成するように動作し、前記コードワード発生器は、前記ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンを前記レジスタにロードするようにさらに動作する、パルス幅変調システム。 - 前記レジスタは、パラレル入力およびシリアル出力を有する、請求項1に記載のパルス幅変調システム。
- 前記レジスタは、前記シリアル出力に接続されたシリアル入力をさらに有する、請求項2に記載のパルス幅変調システム。
- 前記コードワード発生器は、前記指定デューティサイクルを受信するための入力を有するデコーダであって、前記指定デューティサイクルをサーモメータコードワードにデコードする動作をするデコーダを含む、請求項1に記載のパルス幅変調システム。
- 前記デューティサイクルはKビットのバイナリワードによって指定され、
前記デコーダは、前記バイナリワードを2Kビットの前記サーモメータコードワードにデコードするように動作する、請求項4に記載のパルス幅変調システム。 - 前記レジスタは、周波数fCLKのクロック供給を受け、
jを0からMまでの整数、Mを1以上の整数値、Kを前記指定デューティサイクルを指定するビット分解能に等しい整数としたときに、前記指定出力周波数fOUTが、fOUT=fCLK/2K+J-1によって与えられる、請求項4に記載のパルス幅変調システム。 - 前記コードワード発生器は、前記サーモメータコードワードの各ビットを2j-1回複製し、複製したビットを前記指定デューティサイクルによって決まるサーモメータコード値セットがエンコードされた2K+j-1ビットのベースコードワードとして組み立てるように動作する、請求項6に記載のパルス幅変調システム。
- 前記コードワード発生器は、前記ベースコードワードの2M-j個のコピーを含むコードワードパターンを前記レジスタにロードするように動作する、請求項6に記載のパルス幅変調システム。
- 前記レジスタは、少なくとも2K+M-1個のビットを有する、請求項6に記載のパルス幅変調システム。
- 前記コードワード発生器は、前記指定出力周波数が閾出力周波数よりも大きいときに、デューティサイクル分解能を低下させることにより前記指定出力周波数を実現するように動作する、請求項1に記載のパルス幅変調システム。
- 複数の使用可能な出力周波数の組の中から選択された指定出力周波数と、複数の使用可能なデューティサイクルの組の中から選択された指定デューティサイクルとを受信するステップと、
前記指定出力周波数および前記指定デューティサイクルに応じて、前記指定出力周波数を実現するように設定された長さのベースコードワードであって、前記指定デューティサイクルによって決まるサーモメータコード値セットを有するベースコードワードを生成するステップと、
前記ベースコードワードの1以上のコピーからなるシーケンスを含むコードワードパターンを生成するステップと、
からなるパルス幅変調方法。 - 生成されたコードワードパターンを、前記指定出力周波数および前記指定デューティサイクルでパルス幅変調信号を給送する出力を有するレジスタにロードするステップをさらに含む、請求項11に記載のパス幅変調方法。
- 前記パルス幅変調信号を前記レジスタの入力にフィードバックするステップをさらに含む、請求項12に記載のパルス幅変調方法。
- 前記指定デューティサイクルをサーモメータコードワードにデコードするステップをさらに含む、請求項11に記載のパルス幅変調方法。
- 前記デューティサイクルはKビットのバイナリワードによって指定され、
前記デコーダは、前記バイナリワードを2Kビットのサーモメータコードワードにデコードするように動作する、請求項14に記載のパルス幅変調方法。 - fOUTをレジスタクロッキング周波数、iを0からMまでの整数値、Mを1以上の整数値、Kを前記デューティサイクルを指定するビット分解能に等しい整数値としたときに、前記指定出力周波数fOUTが、fOUT=fCLK/2K+j-1によって与えられる、請求項14に記載のパルス幅変調方法。
- 前記ベースコードワードは、前記サーモメータコードワードの各ビットを2i回複製し、複製したビットを前記指定デューティサイクルによって決まるサーモメータコード値セットがエンコードされた2K+j-1ビットのベースコードワードとして組み立てることによって生成される、請求項16に記載のパルス幅変調方法。
- 前記生成されたコードワードパターンは、前記ベースコードワードの2M-j個のコピーを含む、請求項16に記載のパルス幅変調方法。
- 前記生成されたコードワードパターンを少なくとも2K+M-1ビットを有するレジスタにロードするステップをさらに含む、請求項16に記載のパルス幅変調方法。
- 前記指定出力周波数が閾出力周波数よりも大きいときにデューティサイクル分解能を低下させることにより前記指定出力周波数を実現するステップをさらに含む、請求項11に記載のパルス幅変調方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/825,577 US6822588B1 (en) | 2004-04-15 | 2004-04-15 | Pulse width modulation systems and methods |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005304017A true JP2005304017A (ja) | 2005-10-27 |
Family
ID=33435677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005094286A Pending JP2005304017A (ja) | 2004-04-15 | 2005-03-29 | パルス幅変調システムおよびパルス幅変調方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6822588B1 (ja) |
JP (1) | JP2005304017A (ja) |
DE (1) | DE102005001174B4 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077291A (ja) * | 2007-09-21 | 2009-04-09 | Panasonic Electric Works Co Ltd | Pwm直流電圧制御装置 |
JP2016523505A (ja) * | 2013-06-27 | 2016-08-08 | アルカテル−ルーセント | デジタルシリアライザベースのパルス幅変調器コントローラ |
JP2022532548A (ja) * | 2019-05-07 | 2022-07-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Pwm信号を生成するための方法、およびpwm信号を生成するための回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7002358B2 (en) * | 2003-12-10 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for measuring jitter |
US6933866B1 (en) | 2004-09-14 | 2005-08-23 | Avid Technology, Inc. | Variable data rate receiver |
US7190143B2 (en) * | 2005-05-27 | 2007-03-13 | Rockwell Automation Technologies, Inc. | Pulse width modulation (PWM) rectifier with variable switching frequency |
US10495700B2 (en) * | 2016-01-29 | 2019-12-03 | Allegro Microsystems, Llc | Method and system for providing information about a target object in a formatted output signal |
EP4067908A1 (en) | 2016-05-17 | 2022-10-05 | Allegro MicroSystems, LLC | Magnetic field sensors and output signal formats for a magnetic field sensor |
US10892800B1 (en) * | 2020-01-06 | 2021-01-12 | Nucurrent, Inc. | Systems and methods for wireless power transfer including pulse width encoded data communications |
US11303165B2 (en) | 2020-07-24 | 2022-04-12 | Nucurrent, Inc. | Low cost communications demodulation for wireless power receiver system |
US11303164B2 (en) | 2020-07-24 | 2022-04-12 | Nucurrent, Inc. | Low cost communications demodulation for wireless power transmission system |
US11277034B1 (en) | 2021-02-01 | 2022-03-15 | Nucurrent, Inc. | Systems and methods for receiver beaconing in wireless power systems |
US11277031B1 (en) | 2021-02-01 | 2022-03-15 | Nucurrent, Inc. | Automatic gain control for communications demodulation in wireless power transmitters |
US11431204B2 (en) | 2021-02-01 | 2022-08-30 | Nucurrent, Inc. | Automatic gain control for communications demodulation in wireless power transfer systems |
US11431205B2 (en) | 2021-02-01 | 2022-08-30 | Nucurrent, Inc. | Systems and methods for receiver beaconing in wireless power systems |
US11811244B2 (en) | 2021-02-01 | 2023-11-07 | Nucurrent, Inc. | Automatic gain control for communications demodulation in wireless power transmitters |
US11569694B2 (en) | 2021-02-01 | 2023-01-31 | Nucurrent, Inc. | Automatic gain control for communications demodulation in wireless power receivers |
US11277035B1 (en) | 2021-02-01 | 2022-03-15 | Nucurrent, Inc. | Automatic gain control for communications demodulation in wireless power transmitters |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1278045C (en) * | 1985-05-15 | 1990-12-18 | Wu Dumin | Apparatus and method for generating vital information signals |
US5166959A (en) * | 1991-12-19 | 1992-11-24 | Hewlett-Packard Company | Picosecond event timer |
GB9506725D0 (en) * | 1995-03-31 | 1995-05-24 | Hooley Anthony | Improvements in or relating to loudspeakers |
US6040726A (en) * | 1998-09-14 | 2000-03-21 | Lucent Technologies Inc. | Digital duty cycle correction loop apparatus and method |
US6466087B2 (en) | 2000-12-28 | 2002-10-15 | Nokia Mobile Phones, Ltd. | Method and apparatus providing digital error correction for a class D power stage |
-
2004
- 2004-04-15 US US10/825,577 patent/US6822588B1/en not_active Expired - Lifetime
-
2005
- 2005-01-10 DE DE102005001174A patent/DE102005001174B4/de not_active Expired - Fee Related
- 2005-03-29 JP JP2005094286A patent/JP2005304017A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009077291A (ja) * | 2007-09-21 | 2009-04-09 | Panasonic Electric Works Co Ltd | Pwm直流電圧制御装置 |
JP2016523505A (ja) * | 2013-06-27 | 2016-08-08 | アルカテル−ルーセント | デジタルシリアライザベースのパルス幅変調器コントローラ |
JP2022532548A (ja) * | 2019-05-07 | 2022-07-15 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Pwm信号を生成するための方法、およびpwm信号を生成するための回路 |
US11908384B2 (en) | 2019-05-07 | 2024-02-20 | Osram Opto Semiconductors Gmbh | Method of generating a PWM signal and circuit for generating a PWM signal |
JP7490672B2 (ja) | 2019-05-07 | 2024-05-27 | エイエムエス-オスラム インターナショナル ゲーエムベーハー | Pwm信号を生成するための方法、およびpwm信号を生成するための回路 |
Also Published As
Publication number | Publication date |
---|---|
DE102005001174B4 (de) | 2008-07-31 |
DE102005001174A1 (de) | 2005-12-22 |
US6822588B1 (en) | 2004-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005304017A (ja) | パルス幅変調システムおよびパルス幅変調方法 | |
US5748949A (en) | Counter having programmable periods and method therefor | |
US7205800B2 (en) | Clock frequency divider circuit | |
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
EP1776764B1 (en) | Frequency divider | |
JP2005198296A (ja) | 多段数値カウンタ発振器 | |
JP5343966B2 (ja) | クロック信号分周回路および方法 | |
JP2007200293A (ja) | 情報処理システムにおいてデジタル信号をx.5で除算するための方法及び装置 | |
CN115664397A (zh) | 一种pwm调节电路及芯片 | |
EP1340140B1 (en) | Apparatus and method for odd integer frequency division | |
US9619206B2 (en) | Pseudo-random bit sequence generator | |
JP5119417B2 (ja) | 擬似乱数生成装置 | |
JP2010002959A (ja) | 擬似乱数生成装置 | |
KR100239430B1 (ko) | 가변 비정수배 분주회로 | |
US6856184B2 (en) | Clock divider circuit | |
US9116764B2 (en) | Balanced pseudo-random binary sequence generator | |
US9160316B2 (en) | Digital controlled oscillator and frequency variable oscillator | |
KR100390384B1 (ko) | 펄스 분산기법을 이용한 펄스폭 변조기 및 임의 주파수발생기 | |
JP2006197367A (ja) | カウンタ回路と、それを含む半導体装置 | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JPH11150479A (ja) | パルス幅信号変換回路 | |
CN1797955B (zh) | 多级数字计数振荡器 | |
CN114115808A (zh) | 高吞吐量线性反馈移位寄存器 | |
JP4114722B2 (ja) | ステート回路 | |
TW480819B (en) | Modularized single transition counter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |