CN112802816A - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112802816A
CN112802816A CN202010056859.XA CN202010056859A CN112802816A CN 112802816 A CN112802816 A CN 112802816A CN 202010056859 A CN202010056859 A CN 202010056859A CN 112802816 A CN112802816 A CN 112802816A
Authority
CN
China
Prior art keywords
lead frame
chip
layer
openings
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010056859.XA
Other languages
English (en)
Inventor
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN112802816A publication Critical patent/CN112802816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种芯片封装结构及其制作方法。芯片封装结构包括导线架、芯片、封装胶体、重布线路层以及多个焊球。芯片配置于导线架的第一表面上且与导线架电性连接。封装胶体包覆导线架与芯片，其中封装胶体的底面切齐于导线架的第二表面。重布线路层配置于导线架的第二表面与封装胶体的底面上且与导线架电性连接。重布线路层包括第一介电层、多个导电通孔、图案化线路层以及第二介电层。焊球配置于第二介电层的多个开口内，且与被开口所暴露出的图案化线路层电性连接。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及一种封装结构及其制作方法，尤其涉及一种芯片封装结构及其制作方法。
背景技术
近年来，为求实现小型化、窄间距(pitch)的封装，球栅阵列封装结构(Bail GridArray,BGA)俨然成为当前封装制程中的主流。由于球栅阵列封装具有信号传输延迟小、应用频率高、散热能力强及封装体积小等优点，因此被广泛地应用于各种不同型式的封装结构。
一般来说，球栅阵列封装所采用的线路基板(可简称为BT载板)的基材大多是含有玻璃纤维的BT树脂所构成，具有一定的厚度，相当不利于电子产品体积薄化。倘若为求薄化BT载板的厚度，并同时维持其机械强度，势必会造成制作成本的提高。此外，受限于BT载板的材质特性及对BT载板进行封装作业时的运输作业，以BT载板制作的芯片封装结构的成本始终无法有效地降低。
发明内容
本发明提供一种芯片封装结构，其以导线架及重布线路层来取代现有的BT载板。
本发明的还提供一种芯片封装结构的制作方法，其用以制作上述的芯片封装结构，可有效地降低制作成本。
本发明的芯片封装结构，其包括导线架、芯片、封装胶体、重布线路层以及多个焊球。导线架具有彼此相对的第一表面与第二表面。芯片配置于导线架的第一表面上且与导线架电性连接。封装胶体包覆导线架与芯片，其中封装胶体的底面切齐于导线架的第二表面。重布线路层配置于导线架的第二表面与封装胶体的底面上且与导线架电性连接。重布线路层包括第一介电层、多个导电通孔、图案化线路层以及第二介电层。第一介电层配置于导线架的第二表面与封装胶体的底面上且具有多个第一开口，其中第一开口暴露出导线架。导电通孔配置于第一介电层的第一开口内且电性连接至导线架。图案化线路层配置于第一介电层相对远离封装胶体的下表面上且电性连接至导电通孔。第二介电层配置于图案化线路层上且具有多个第二开口，其中第二开口暴露出部分图案化线路层。焊球配置于第二介电层的第二开口内，且与被第二开口所暴露出的图案化线路层电性连接。
在本发明的一实施例中，上述的芯片封装结构还包括：表面处理层，配置于被第二开口所暴露出的图案化线路层上，且位于焊球与被第二开口所暴露出的图案化线路层之间。表面处理层包括电镀镍层、电镀金层或有机保焊剂层。
在本发明的一实施例中，上述的芯片封装结构还包括：多条打线，连接于芯片与导线架之间。芯片通过打线与导线架电性连接。
在本发明的一实施例中，上述的芯片覆晶接合至导线架。
本发明的芯片封装结构的制作方法，其包括以下步骤。提供导线架与离型膜。导线架具有彼此相对的第一表面与第二表面，而第二表面贴合至离型膜上。配置至少一芯片于导线架的第一表面上，其中芯片与导线架电性连接。形成封装胶体于离型膜上，其中封装胶体包覆导线架与芯片，且封装胶体的底面切齐于导线架的第二表面。移除离型膜以暴露出导线架的第二表面与封装胶体的底面。形成重布线路层于导线架的第二表面与封装胶体的底面上，其中重布线路层与导线架电性连接。形成重布线路层的步骤包括：形成第一介电层于导线架的第二表面与封装胶体的底面上。形成贯穿第一介电层的多个导电通孔，其中导电通孔位于第一介电层的多个第一开口内且电性连接至导线架。形成图案化线路层于第一介电层相对远离封装胶体的下表面上，其中图案化线路层电性连接至导电通孔。形成第二介电层于图案化线路层上，其中第二介电层具有多个第二开口，且第二开口暴露出部分图案化线路层。形成多个焊球于第二介电层的第二开口内，其中焊球与被第二开口所暴露出的图案化线路层电性连接。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括：形成表面处理层于被第二开口所暴露出的图案化线路层上，其中表面处理层位于焊球与被第二开口所暴露出的图案化线路层之间。
在本发明的一实施例中，上述的表面处理层包括电镀镍层、电镀金层或有机保焊剂层。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括：提供多条打线于芯片与导线架之间，其中芯片通过打线与导线架电性连接。
在本发明的一实施例中，上述的芯片封装结构的制作方法还包括：进行单体化程序，以使封装胶体的边缘切齐于重布线路层的边缘。
在本发明的一实施例中，上述的芯片覆晶接合至导线架。
基于上述，在本发明的芯片封装结构的设计中，以导线架及重布线路层来取代现有的BT载板，因此可有效地降低制作成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1J是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图；
图2是本发明的一实施例的一种芯片封装结构的剖面示意图。
附图标号说明：
10：离型膜
100、100a：芯片封装结构
110、110a：导线架
112：第一表面
114：第二表面
115：粘晶层
120、120a：芯片
122、122a：电极
130：打线
135：表面处理层
140：封装胶体
141：边缘
142：底面
150：重布线路层
151：边缘
152：第一介电层
152a：第一开口
153：下表面
154：导电通孔
156：图案化线路层
158：第二介电层
158a：第二开口
160：表面处理层
170：焊球
具体实施方式
图1A至图1J是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图。关于本实施例的芯片封装结构的制作方法，首先，请参考图1A，提供导线架110与离型膜10。导线架110具有彼此相对的第一表面112与第二表面114，而第二表面114贴合至离型膜10上。此处，导线架110的材质例如是铜、铜合金或其它导电金属，但不以此为限。
接着，请参考图1B，配置至少一芯片(示意地示出一个芯片120)于导线架110的第一表面112上。此处，芯片120可通过粘晶层115而固定于导线架110的第一表面112上。
紧接着，请再参考图1B，提供多条打线130于芯片120与导线架110之间，其中芯片120通过打线130与导线架110电性连接。此处，芯片120是通过打线130来连接电极122及导线架110上的表面处理层135而与导线架110电性连接，但不以此电性连接的方式为限。
接着，请再参考图1B，形成封装胶体140于离型膜10上，其中封装胶体140包覆导线架110与芯片120，且封装胶体140的底面142切齐于导线架110的第二表面114。
接着，请再同时参考图1B与图1C，移除离型膜10以暴露出导线架110的第二表面114与封装胶体140的底面142。
接着，请先参考图1H，形成重布线路层150于导线架110的第二表面114与封装胶体140的底面142上，其中重布线路层150与导线架110电性连接。
详细来说，形成重布线路层150的步骤，请参考图1D，首先，形成第一介电层152于导线架110的第二表面114与封装胶体140的底面142上。此处，第一介电层152的材质例如是聚酰亚胺(polymide)，但不以此为限。
接着，请参考图1E，形成贯穿第一介电层152的多个第一开口152a，其中第一开口152a暴露出导线架110的部分第二表面114。
接着，请参考图1F，形成贯穿第一介电层152的多个导电通孔154，其中导电通孔154位于第一介电层152的第一开口152a内且电性连接至导线架110。紧接着，请参考图1F，形成图案化线路层156于第一介电层152相对远离封装胶体140的下表面153上，其中图案化线路层156电性连接至导电通孔154。此处，导电通孔154与图案化线路层156可具有相同的材质，但不以此为限。
接着，请参考图1G，形成第二介电层158于图案化线路层156上，其中第二介电层158具有多个第二开口158a，且第二开口158a暴露出部分图案化线路层156。此处，第二介电层158的材质例如是聚酰亚胺(polymide)，但不以此为限。至此，已完成重布线路层150的制作。
接着，请参考图1H，形成表面处理层160于被第二介电层158的第二开口158a所暴露出的图案化线路层156上。此处，表面处理层160可通过如是电镀的方式来形成，其中表面处理层160可例如是电镀镍层、电镀金层，或者是，有机保焊剂层，但不以此为限。
之后，请参考图1I，形成多个焊球170于第二介电层158的第二开口158a内，其中焊球170与被第二开口158a所暴露出的图案化线路层156电性连接。此时，表面处理层160位于焊球170与被第二开口158a所暴露出的图案化线路层156之间。
最后，请参考图1J，进行单体化程序，以使封装胶体140的边缘141切齐于重布线路层150的边缘151，而完成芯片封装结构100的制作。
在结构上，请再参考图1J，芯片封装结构100包括导线架110、芯片120、封装胶体140、重布线路层150以及焊球170。导线架110具有彼此相对的第一表面112与第二表面114。芯片120可通过粘晶层115而配置于导线架110的第一表面112上，且通过打线130与导线架110电性连接。封装胶体140包覆导线架110与芯片120，其中封装胶体140的底面142切齐于导线架110的第二表面114。重布线路层150配置于导线架110的第二表面114与封装胶体140的底面142上且与导线架110电性连接。重布线路层150包括第一介电层152、导电通孔154、图案化线路层156以及第二介电层158。第一介电层152配置于导线架110的第二表面114与封装胶体140的底面142上且具有第一开口152a，其中第一开口152a暴露出导线架110。导电通孔154配置于第一介电层152的第一开口152a内且电性连接至导线架110。图案化线路层156配置于第一介电层152相对远离封装胶体140的下表面153上且电性连接至导电通孔154。第二介电层158配置于图案化线路层156上且具有第二开口158a，其中第二开口158a暴露出部分图案化线路层156。焊球170配置于第二介电层158的第二开口158a内，且与被第二开口158a所暴露出的图案化线路层156电性连接。
此外，本实施例的芯片封装结构100a还包括表面处理层160，其中表面处理层160配置于被第二开口158a所暴露出的图案化线路层156上，且位于焊球170与被第二开口158a所暴露出的图案化线路层156之间。此处，表面处理层160例如是电镀镍层、电镀金层或有机保焊剂层，但不以此为限。
须说明的是，在本实施例中，重布线路层150仅示意地示出一层的图案化线路层156，但于其他未示出的实施例中，亦可依据需求而自行增加图案化线路层的层数，于此并不加以限制。
简言之，本实施例的芯片封装结构100是以导线架110及重布线路层150来取代现有的BT载板，因此可有效地降低制作成本。
图2是本发明的一实施例的一种芯片封装结构的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。
请同时参考图1J以及图2，本实施例的芯片封装结构100a与图1J的芯片封装结构100相似，两者的差异在于：本实施例的芯片120a是以覆晶接合至导线架110a。也就是说，芯片120a的电极122a是直接接触导线架110a上的表面处理层135而与导线架110a电性连接。于另一实施例中，例如是芯片120a的电极122a上预先形成凸块(未示出)后，再以覆晶的方式通过表面处理层135而与导线架110a电性连接。此处，凸块可例如是金凸块、铜凸块或锡球，并不以此为限。
综上所述，在本发明的芯片封装结构的设计中，以导线架及重布线路层来取代现有的BT载板，可有效地降低制作成本。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (10)

1.一种芯片封装结构，包括：
导线架，具有彼此相对的第一表面与第二表面；
芯片，配置于所述导线架的所述第一表面上，且与所述导线架电性连接；
封装胶体，包覆所述导线架与所述芯片，其中所述封装胶体的底面切齐于所述导线架的所述第二表面；
重布线路层，配置于所述导线架的所述第二表面与所述封装胶体的所述底面上，且与所述导线架电性连接，其中所述重布线路层包括：
第一介电层，配置于所述导线架的所述第二表面与所述封装胶体的所述底面上，且具有多个第一开口，所述多个第一开口暴露出所述导线架；
多个导电通孔，配置于所述第一介电层的所述多个第一开口内，且电性连接至所述导线架；
图案化线路层，配置于所述第一介电层相对远离所述封装胶体的下表面上，且电性连接至所述多个导电通孔；以及
第二介电层，配置于所述图案化线路层上，且具有多个第二开口，其中所述多个第二开口暴露出部分所述图案化线路层；以及
多个焊球，配置于所述第二介电层的所述多个第二开口内，且与被所述多个第二开口所暴露出的所述图案化线路层电性连接。
2.根据权利要求1所述的芯片封装结构，还包括：
表面处理层，配置于被所述多个第二开口所暴露出的所述图案化线路层上，且位于所述多个焊球与被所述多个第二开口所暴露出的所述图案化线路层之间，其中所述表面处理层包括电镀镍层、电镀金层或有机保焊剂层。
3.根据权利要求1所述的芯片封装结构，还包括：
多条打线，连接于所述芯片与所述导线架之间，其中所述芯片通过所述多条打线与所述导线架电性连接。
4.根据权利要求1所述的芯片封装结构，其中所述芯片覆晶接合至所述导线架。
5.一种芯片封装结构的制作方法，包括：
提供导线架与离型膜，所述导线架具有彼此相对的第一表面与第二表面，而所述第二表面贴合至所述离型膜上；
配置至少一芯片于所述导线架的所述第一表面上，其中所述至少一芯片与所述导线架电性连接；
形成封装胶体于所述离型膜上，其中所述封装胶体包覆所述导线架与所述至少一芯片，且所述封装胶体的底面切齐于所述导线架的所述第二表面；
移除所述离型膜以暴露出所述导线架的所述第二表面与所述封装胶体的所述底面；
形成重布线路层于所述导线架的所述第二表面与所述封装胶体的所述底面上，其中所述重布线路层与所述导线架电性连接，其中形成所述重布线路层的步骤包括：
形成第一介电层于所述导线架的所述第二表面与所述封装胶体的所述底面上；
形成贯穿所述第一介电层的多个导电通孔，其中所述多个导电通孔位于所述第一介电层的多个第一开口内且电性连接至所述导线架；
形成图案化线路层于所述第一介电层相对远离所述封装胶体的下表面上，其中所述图案化线路层电性连接至所述多个导电通孔；以及
形成第二介电层于所述图案化线路层上，其中所述第二介电层具有多个第二开口，且所述多个第二开口暴露出部分所述图案化线路层；以及
形成多个焊球于所述第二介电层的所述多个第二开口内，其中所述多个焊球与被所述多个第二开口所暴露出的所述图案化线路层电性连接。
6.根据权利要求5所述的芯片封装结构的制作方法，还包括：
形成表面处理层于被所述多个第二开口所暴露出的所述图案化线路层上，其中所述表面处理层位于所述多个焊球与被所述多个第二开口所暴露出的所述图案化线路层之间。
7.根据权利要求5所述的芯片封装结构的制作方法，其中所述表面处理层包括电镀镍层、电镀金层或有机保焊剂层。
8.根据权利要求5所述的芯片封装结构的制作方法，还包括：
提供多条打线于所述至少一芯片与所述导线架之间，其中所述至少一芯片通过所述多条打线与所述导线架电性连接。
9.根据权利要求5所述的芯片封装结构的制作方法，还包括：
进行单体化程序，以使所述封装胶体的边缘切齐于所述重布线路层的边缘。
10.根据权利要求5所述的芯片封装结构的制作方法，其中所述至少一芯片覆晶接合至所述导线架。
CN202010056859.XA 2019-11-13 2020-01-16 芯片封装结构及其制作方法 Pending CN112802816A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108141104A TWI720687B (zh) 2019-11-13 2019-11-13 晶片封裝結構及其製作方法
TW108141104 2019-11-13

Publications (1)

Publication Number Publication Date
CN112802816A true CN112802816A (zh) 2021-05-14

Family

ID=75806103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010056859.XA Pending CN112802816A (zh) 2019-11-13 2020-01-16 芯片封装结构及其制作方法

Country Status (2)

Country Link
CN (1) CN112802816A (zh)
TW (1) TWI720687B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804094B (zh) * 2021-12-09 2023-06-01 南茂科技股份有限公司 晶片封裝結構及其製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790033A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
CN103367180A (zh) * 2012-03-27 2013-10-23 南茂科技股份有限公司 半导体封装结构及其制作方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US10074628B2 (en) * 2013-10-04 2018-09-11 Mediatek Inc. System-in-package and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790033A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
CN103367180A (zh) * 2012-03-27 2013-10-23 南茂科技股份有限公司 半导体封装结构及其制作方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法

Also Published As

Publication number Publication date
TWI720687B (zh) 2021-03-01
TW202119471A (zh) 2021-05-16

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US7411281B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
EP3031080B1 (en) Embedded packaging with preformed vias
US9418940B2 (en) Structures and methods for stack type semiconductor packaging
US8878361B2 (en) Leadless package system having external contacts
US7232755B1 (en) Process for fabricating pad frame and integrated circuit package
US7927918B2 (en) Packaged products, including stacked package modules, and methods of forming same
US9659911B1 (en) Package structure and manufacturing method thereof
TWI541916B (zh) 形成覆晶互連結構的半導體裝置和方法
US9190296B2 (en) Fabrication method of semiconductor package without chip carrier
US10573590B2 (en) Multi-layer leadless semiconductor package and method of manufacturing the same
JP2009302505A (ja) 半導体装置、および半導体装置の製造方法
US11139233B2 (en) Cavity wall structure for semiconductor packaging
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US11362057B2 (en) Chip package structure and manufacturing method thereof
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
CN112802816A (zh) 芯片封装结构及其制作方法
US6730539B2 (en) Method of manufacturing semiconductor device package
TW201628136A (zh) 晶片封裝結構及其製作方法
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN110890284A (zh) 一种芯片堆叠封装结构及其工艺方法
CN112838067A (zh) 芯片封装结构及其制造方法
CN218827084U (zh) 半导体封装装置
CN210575836U (zh) 一种芯片堆叠封装结构
CN107978584B (zh) 芯片封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210514

WD01 Invention patent application deemed withdrawn after publication