CN112802802A - 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 - Google Patents
基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 Download PDFInfo
- Publication number
- CN112802802A CN112802802A CN202110055878.5A CN202110055878A CN112802802A CN 112802802 A CN112802802 A CN 112802802A CN 202110055878 A CN202110055878 A CN 202110055878A CN 112802802 A CN112802802 A CN 112802802A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- photoresist
- passivation layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 229920001486 SU-8 photoresist Polymers 0.000 title claims abstract description 67
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 230000000903 blocking effect Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 368
- 238000005530 etching Methods 0.000 abstract description 14
- 239000011810 insulating material Substances 0.000 abstract description 12
- 239000011241 protective layer Substances 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 3
- 239000003292 glue Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- 150000001875 compounds Chemical class 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 229910002601 GaN Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000003825 pressing Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229920006395 saturated elastomer Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
基于SU‑8光阻胶的半导体功率器件及其制备方法和包括其的功率模块，本发明要解决现有半导体功率器件采用等离子体沉积或蚀刻工艺形成无机绝缘材料保护层时，容易在外延层中产生如裂缝损坏的问题。本发明半导体功率器件中在衬底上形成半导体叠层结构，在半导体叠层结构上互相隔离布置有源极和漏极；在半导体叠层结构上，介于源极和漏极之间设置有栅极；第一钝化层布置在栅极和半导体叠层结构之间，第二钝化层形成在栅极和半导体层的叠层结构上，第一钝化层和第二钝化层均包括光致光阻胶。本发明半导体功率器件中包括光致光阻胶的钝化层，能防止等离子体或蚀刻工艺对器件的损坏。
Description
技术领域
本发明涉及一种基于光阻胶的具有双异质结构的半导体功率器件及其制造方法，以及包括该半导体功率器件的功率模块。
背景技术
随着信息通信技术的快速发展，对高频率、高温、大功率电子元器件的需求不断增加，特别是对能够控制大功率的功率元件正在进行各种各样的研究。对于使用化合物半导体的双异质结构的高电子迁移率晶体管(HEMT)器件，由于交界面处的导带不连续性较大，因此可以形成高浓度的电子集中在交界面处的二维电子气(2DEG)，并且可以在所述2DEG区域中具有高电子迁移率。因而，正在进行使用具有高击穿电压、高饱和电流等的化合物半导体功率器件的各种研究。
然而，通常，在所述2DEG区域的界面处，因电子的表面俘获现象而导致漏极电流减少，并且在夹断状态下产生泄漏电流等，从而耐电压性能可能会降低。为了解决这些技术问题，对诸如氧化硅或氮化硅等无机绝缘材料的保护层已经进行了研究。然而，需要采用等离子体沉积或蚀刻工艺来形成所述无机绝缘材料。因此，当暴露于等离子体时，或者在蚀刻工艺过程中，通常在外延层中会产生如裂缝等的损坏。图1a和图1b示出了当由氮化硅形成保护层时产生的裂缝。另外，由于化合物半导体功率器件的这些缺陷，可能会导致漏极电流密度减少、夹断不良等，从而会出现化合物半导体功率器件的耐电压性能下降问题。
发明内容
本发明的目的是为了解决现有化合物半导体功率器件采用等离子体沉积或蚀刻工艺形成无机绝缘材料保护层时，容易在外延层中产生如裂缝损坏的问题，而提供一种基于SU-8 光阻胶化合物的半导体功率器件及其制备方法和包括其的功率模块。
本发明基于SU-8光阻胶的半导体功率器件包括衬底、半导体叠层结构、源极、漏极和栅极，在衬底上形成半导体叠层结构，在半导体叠层结构上互相隔离布置有源极和漏极；在半导体叠层结构上，介于源极和漏极之间设置有栅极；第一钝化层布置在栅极和半导体叠层结构之间，第二钝化层形成在栅极和半导体层的叠层结构上；
其中第一钝化层和第二钝化层均包括光致光阻胶。
本发明栅极包括第一部分和第二部分，其中，第一部分与所述半导体叠层结构接触并具有第一宽度，而第二部分位于所述第一部分上面并具有大于所述第一宽度的第二宽度；所述第一钝化层可以与所述栅极第一部分的侧面接触。
本发明基于SU-8光阻胶的半导体功率器件的制造方法按照以下步骤实现：
在衬底上形成半导体叠层结构，在半导体叠层结构上间隔设置有源极和漏极；在半导体叠层结构上，介于源极和漏极之间设置有栅极，在栅极与半导体叠层结构之间设置有第一钝化层，通过第二钝化层覆盖半导体叠层结构和栅极；
其中第一钝化层和第二钝化层均包括光致光阻胶。
本发明包含有基于SU-8光阻胶的化合物半导体功率器件的功率模块包括器件衬底、接地层、介电层、半导体功率器件和空气桥互连，在器件衬底上形成接地层，接地层上间隔形成介电层和半导体功率器件，所述的空气桥互连由连接部和上面电极形成倒L形，空气桥互连的连接部设置在器件衬底上，空气桥互连的上面电极设置在介电层的上表面，接地层、介电层和上面电极的层叠结构形成隔直电容器。
本发明栅极为一种栅极场板结构，利用栅极场板增大器件的等效栅长可以增强栅极对沟道的控制能力，从而得到对电流增益截止频率(fT)和功率增益截止频率(fmax)的提升。但是现有伽马型栅极的制备需要昂贵的工艺，不仅需要较小关键尺寸价格非常昂贵的光掩模而且需要应用工艺成本高的步进机曝光方案。而本发明提供了一种具有更低制备成本的伽马形栅极形成工艺，它能带来应用步进机曝光相同技术指标参数的伽马形栅极。
本发明基于SU-8光阻胶的化合物半导体功率器件中具有包括光致光阻胶的钝化层，因此能够防止在形成氧化硅或氮化硅等无机绝缘材料的保护层时可能会产生的暴露于等离子体或蚀刻工艺对器件的损坏。因此，本发明基于SU-8光阻胶的半导体功率器件能够具有优异的耐电压特性。
附图说明
图1a为现有采用氮化硅形成保护层时器件产生裂缝的图片；
图1b现有采用氮化硅形成保护层时产生裂缝的图片；
图2是本发明基于SU-8光阻胶的半导体功率器件包含伽马形栅极的整体结构示意图；
图3是本发明基于SU-8光阻胶的半导体功率器件包含T形栅极的整体结构示意图；
图4是本发明基于SU-8光阻胶的半导体功率器件中的源极延伸至栅极顶部的结构示意图；
图5是在衬底上形成半导体层的叠层结构示意图；
图6是台面刻蚀半导体层的叠层结构的示意图；
图7是光刻后第一钝化层的示意图；
图8是在源欧姆层、漏欧姆层和第一钝化层上布置第一掩模的示意图；
图9是沉积导电材料形成栅极的示意图；
图10是第二钝化层覆盖栅极、源欧姆层和漏欧姆层的示意图；
图11是在源极和漏极上分别形成源极焊盘和漏极焊盘的示意图；
图12是制备得到基于SU-8光阻胶的半导体功率器件的表面照片；
图13a是未形成第二钝化层的半导体功率器件的Vds-Ids测试图；
图13b是采用氮化硅形成第二钝化层的半导体功率器件的Vds-Ids测试图；
图13c是本发明基于SU-8光阻胶的半导体功率器件的Vds-Ids测试图；
图14a是本发明采用基于氮化镓的半导体器件的功率模块的平面图；
图14b是14a的B-B’的截面示意图；
图15a是在器件衬底上形成第一籽晶层的示意图；
图15b是在接地层上形成介电层的示意图；
图15c是在器件衬底上形成第二光致光阻胶层的示意图；
图15d是在光致光阻胶层内形成空气桥互连的示意图；
图15e是去除第二光致光阻胶层和第三光致光阻胶层的示意图。
具体实施方式
具体实施方式一：本实施方式基于SU-8光阻胶的化合物半导体功率器件包括衬底110、半导体叠层结构120、源极142、漏极144和栅极146，在衬底110上形成半导体叠层结构120，在半导体叠层结构120上互相隔离布置有源极142和漏极144；在半导体叠层结构120上，介于源极142和漏极144之间设置有栅极146；第一钝化层152布置在栅极146和半导体叠层结构120之间，第二钝化层154形成在栅极146和半导体层的叠层结构120上；
其中第一钝化层152和第二钝化层154均包括光致光阻胶。
具体实施方式二：本实施方式与具体实施方式一不同的是所述的衬底110为碳化硅 (SiC)衬底、硅衬底、砷化镓(GaAs)衬底、氮化镓(GaN)衬底、磷化铟(InP)衬底、氮化铝(AlN)衬底、蓝宝石衬底或玻璃衬底。
具体实施方式三：本实施方式与具体实施方式一或二不同的是所述的光致光阻胶为 SU-8光致光阻胶。
具体实施方式四：本实施方式与具体实施方式一至三之一不同的是所述栅极146为具有顶部宽度大于底部宽度的伽马形(Γ形)栅极或者T形栅极。
具体实施方式五：本实施方式与具体实施方式一至四之一不同的是所述半导体叠层结构120是包括第一沟道层121、第二沟道层122和沟道供给层124的层叠结构。
具体实施方式六：本实施方式与具体实施方式一至五之一不同的是第二钝化层154覆盖在栅极146的上表面和侧面。
具体实施方式七：本实施方式与具体实施方式一至六之一不同的是在源极142和漏极 144上分别形成源极焊盘162和漏极焊盘164。
具体实施方式八：本实施方式与具体实施方式七不同的是基于SU-8光阻胶的半导体功率器件还包括第三钝化层156，第三钝化层156完全覆盖源极焊盘162和漏极焊盘164。
本实施方式第三钝化层156也为光致光阻胶。
具体实施方式九：本实施方式与具体实施方式一至八之一不同的是源极142延伸至栅极146的顶部，即源极142与栅极146垂直重叠；所述第二钝化层154介于所述栅极146和源极142之间。
具体实施方式十：本实施方式基于SU-8光阻胶的半导体功率器件的制造方法按照以下步骤实施：
在衬底110上形成半导体叠层结构120，在半导体叠层结构120上间隔设置有源极142 和漏极144；在半导体叠层结构120上，介于源极142和漏极144之间设置有栅极146，在栅极146与半导体叠层结构120之间设置有第一钝化层152，通过第二钝化层154覆盖半导体叠层结构120和栅极146；
其中第一钝化层152和第二钝化层154均包括光致光阻胶。
具体实施方式十一：本实施方式与具体实施方式十不同的是所述栅极146的制备方法如下：
在半导体叠层结构120上布置第一掩模M1，第一掩模M1开有的第一开口M1a具有第二宽度W2，第一开口M1a暴露出一部分半导体叠层结构120和部分的第一钝化层152，第一开口M1a暴露出半导体叠层结构120的宽度W1，将导电材料沉积在第一掩模M1并填充第一开口M1a而形成栅极146。
具体实施方式十二：本实施方式与具体实施方式十或十一不同的是在半导体叠层结构 120与源极142之间设置有源欧姆层132，在半导体叠层结构120与漏极144之间设置有漏欧姆层134。
具体实施方式十三：本实施方式与具体实施方式十至十二之一不同的是第二钝化层154 覆盖部分的源欧姆层132、第一钝化层152、栅极146、半导体叠层结构120和部分的漏欧姆层134。
具体实施方式十四：本实施方式包含有基于SU-8光阻胶的半导体功率器件的功率模块包括器件衬底210、接地层220、介电层240、半导体功率器件230和空气桥互连250，在器件衬底210上形成接地层220，接地层220上间隔形成介电层240和半导体功率器件230，所述的空气桥互连250由连接部和上面电极250p形成倒L形，空气桥互连250的连接部设置在器件衬底210上，空气桥互连250的上面电极250p设置在介电层240的上表面，接地层220、介电层240和上面电极250p的层叠结构形成隔直电容器。
本实施方式空气桥互连250可以在器件衬底210上与接地层220隔离形成。另外，空气桥互连250可以提供匹配电路(未示出)和半导体器件230之间的电连接。
实施例：参照图2，本实施例基于SU-8光阻胶的化合物半导体功率器件100包括衬底 110、半导体叠层结构120、源极142、漏极144以及栅极146；
其中半导体叠层结构120包括依次叠层在衬底110上的多个半导体外延层。每个半导体外延层的浓度和组成会不同。在示例性实施例中，半导体叠层结构120包括第一沟道层121和第二沟道层122以及沟道供给层124；第一沟道层121和第二沟道层122分别包括未掺杂的氮化镓，并且沟道供给层124可以包括氮化铝镓。例如，沟道供给层124可以是以预定浓度掺杂的杂质诸如镁(Mg)、硅(Si)等的AlGaN层。面向于沟道供给层124的第一沟道层121的上面附近可形成二维电子气层(2DEG)(未示出)。2DEG层则构成半导体功率器件100的沟道区。
另外，衬底110和第一沟道层121之间还可以形成缓冲层112。缓冲层112在衬底110与第一沟道层121之间，缓冲层112是防止产生因衬底110材料与第一沟道层121的晶格常数差异而引起的失配位错等缺陷的缓冲器。例如，缓冲层112可以包括氮化铝，例如，也可以是包括铝含量逐渐增加或减少的多个氮化铝镓层的叠层结构。
半导体叠层结构120还可以包含位于沟道供给层124和第二沟道层122之间的隔离层 123以及位于沟道供给层124上的封盖层125。例如，隔离层123可以是未掺杂的AlGaN层，而封盖层125可以是未掺杂的AlGaN层。然而，隔离层123和封盖层125的材料和布置不限于此。
至少一个源极142和漏极144分别形成在半导体叠层结构120上。图2示出了在两个源极142之间形成一个漏极144。具体地，在半导体叠层结构120上还可以形成源欧姆层 132和漏欧姆层134，而在源欧姆层132和漏欧姆层134上分别形成源极142和漏极144。在源极142和漏极144上还分别形成源极焊盘162和漏极焊盘164。源欧姆层132和漏欧姆层134能起到减少源极142和漏极144和半导体叠层结构120之间接触电阻的作用。
半导体层的叠层结构120上的源极142和漏极144之间形成栅极146。即，栅极146位于源极142和漏极144之间并形成在半导体叠层结构120上，以使与源极142和漏极144 分别隔离。在示例性实施例中，栅极146可以具有伽马形垂直横截面。特别是，栅极146 可以包括与半导体层的叠层结构120接触的第一部分146_1以及位于第一部分146_1上部的第二部分146_2。栅极146的第一部分146_1在水平方向上的第一宽度W1小于第二部分 146_2在水平方向上的第二宽度W2。
第一钝化层152布置在半导体层的叠层结构120上。第一钝化层152布置为接触到伽马形栅极146的第一部分146_1的侧面，也可以布置为使得第一钝化层152的上面与伽马形栅极146的第二部分146_2的底部接触。因此，伽马形栅极146环绕第一钝化层152的边缘部分。第一钝化层厚度(基本上)可以与栅极146的第一部分146_1的高度相同。
在示例性实施例中，第一钝化层152包括光致光阻胶。尤其是，第一钝化层152优选为SU-8光致光阻胶。SU-8光致光阻胶可以具有与硅、砷化镓、氮化镓、磷化铟和玻璃等衬底的良好附着力，并其电绝缘性能较高。因此，第一钝化层152能牢固地附着在半导体层的叠层结构120上，而且可以具有在栅极146和半导体层的叠层结构120之间优异的器件隔离特性。
第二钝化层154共形地形成在栅极146和半导体层的叠层结构120上。另外，第二钝化层154可以覆盖栅极146的上表面和源欧姆层132和漏欧姆层134的边缘部分。尤其是，在通过台面刻蚀半导体层的叠层结构120而暴露半导体层的叠层结构120的侧部中第二沟道层122、隔离层123、沟道供给层124和封盖层125的侧面以及第一沟道层121的上表面的情况下，还可以共形地覆盖半导体层的叠层结构120的所述侧面和第一沟道层121的上表面。
在示例性实施例中，第二钝化层154可以包括光致光阻胶。特别是，第二钝化层154优选SU-8光致光阻胶。第二钝化层154能牢固地附着在半导体层的叠层结构120上，而且具有在栅极146和半导体层的叠层结构120之间优异的器件隔离特性。
下列表1中对无机绝缘材料(如氧化硅和氮化硅)、有机绝缘材料(如聚酰亚胺和BCB) 以及SU-8光致光阻胶的物理特性进行了比较。
[表1]
参照表1，SU-8光致光阻胶的体积电阻、抗拉强度以及杨氏模量等特性值优于氧化硅或氮化硅的。例如，在钝化层包括氧化硅或氮化硅的情况下，可能会产生拉伸应力或压缩应力，因此，应力可能施加到底部的半导体层的叠层结构120中，从而导致如裂缝等物理损伤。另外，在形成氧化硅或氮化硅的过程中通常使用等离子体增强化学气相沉积工艺，这些工艺中的等离子体会损坏底部的半导体叠层结构120。然而，在使用SU-8光致光阻胶形成钝化层的情况下，能防止在钝化层中产生裂缝，同时，还可以作为介质层制备应用于半导体功率器件的隔直流电容器。从而，第一钝化层152和第二钝化层154包括SU-8光致光阻胶能够防止漏极电流坍塌现象、在夹断状态下产生泄漏电流以及源极和漏极之间击穿电压特性下降现象。SU-8光致光阻胶的耐电压性能将在图13a至图13c进行进一步说明。
第三钝化层156形成为覆盖第二钝化层154、源极142和漏极144以及源极焊盘162和漏极焊盘164。第三钝化层能防止暴露的源极焊盘和漏极焊盘等组件受到外部机械冲击或湿气等到的损伤。在示例性实施例中，第三钝化层156包括光致光阻胶。特别是，第三钝化层156优选为SU-8光致光阻胶。
在根据本发明的化合物半导体功率器件100中，第一钝化层152和第二钝化层154形成为包含SU-8光致光阻胶，因此在使用氮化硅或氧化硅的情况下可以从根本上防止暴露于等离子体或蚀刻工艺中，从而防止所述器件的裂缝等损伤。因此，化合物半导体功率器件100能够具有优异的耐电压特性。
图3示出了根据本发明的示例性实施例的化合物半导体功率器件100a的剖视图。所述半导体功率器件100a与图2中半导体功率器件100的不同之处在于栅极146a的形状。因此，将以栅极146a的形状进行说明。
参照图3，栅极146a包括与半导体层的叠层结构120接触的第一部分146a_1以及位于第一部分146a_1上部的第二部分146a_2，该栅极146a具有T形垂直横截面。栅极146a 为具有顶部宽度大于底部宽度的T形栅极。第一钝化层152a可以与栅极146a的第一部分146a_1的两个侧壁接触并布置在半导体层的叠层结构120上。第二钝化层154a可以共形地覆盖栅极146a的第二部分146a_2的上面和两个侧面。
图4示出了根据本发明的示例性实施例的化合物半导体功率器件100b的剖视图。所述半导体功率器件100b与图2中半导体功率器件100的不同之处在于源极142b的形状。因此，将以源极142b的形状进行说明。
所述源极142b延伸至所述栅极146顶部，并形成为与所述栅极146垂直重叠，这时，第二钝化层154b介于栅极146和源极142b之间。因此，形成为源极142b覆盖栅极146的形态，而形成双阶梯场板电极。在这种情况下能显著提高半导体器件的击穿电压。另外，包括SU-8光致光阻胶的第二钝化层154b能提供栅极146和源极142b之间电绝缘特性。
另外，图4示出了源极142b和栅极146的重叠形态，但不限于此。与此相反，漏极144也可延伸至栅极146的顶部，并形成为与栅极146重叠。
图5至图11示出根据本发明的示例性实施例制造半导体功率器件100的工艺方法的剖视图。参照图5至图11说明图2中半导体功率器件100的制造方法。
参照图5，在衬底110上形成半导体层的叠层结构120。例如，在衬底110上形成缓冲层112之后，在所述缓冲层112上形成具有不同组成的多个半导体外延层。
在示例性实施例中，半导体层的叠层结构120可以使用有机金属化学气相沉积法形成。半导体层的叠层结构120的每层可以形成为具有GaN成分或者AlGaN成分。另外，每层可以不掺杂或者可以掺杂有如Si等的杂质。因此，构成依次叠层的GaN层和AlGaN层的双异质结构外延层。
在示例性实施例中，通过使用AlN在衬底110上形成厚度为几十纳米至几微米的缓冲层112。然后，缓冲层112上的第一沟道层121由厚度为几百纳米至几微米的未掺杂的GaN层形成。第一沟道层121上的第二沟道层122由厚度为几十纳米的未掺杂的GaN形成。在第二沟道层122上可以使用AlGaN形成厚度为几纳米的隔离层123，而在隔离层123上形成厚度为几十纳米的沟道供给层124。沟道供给层124可以包括掺杂杂质的AlGaN层。在沟道供给层124上再形成厚度为几纳米的封盖层125。上述的每个半导体层的叠层结构120 的厚度和材料只是出于说明目的，而根据本发明的半导体外延层的厚度并不限于此。此外，除了上述层之外，还可以形成其它半导体外延层。
此后，在半导体层的叠层结构120上可以形成第一钝化层152。第一钝化层152为(包括)SU-8光致光阻胶。第一钝化层152能起到从诸如后续快速热处理工艺之类的高温工艺保护下面的半导体层的叠层结构120的作用，而且还能改善衬底110的平坦度。
在形成第一钝化层152的示例性实施例中，使用旋转涂布法在半导体层的叠层结构120 上涂布或沉积SU-8光致光阻胶层，然后软烘所述SU-8光致光阻胶层。通过软烘工艺改善第一钝化层152的附着力。
有选择地，通过在涂布或沉积SU-8光致光阻胶层之前，在预定的温度条件(例如，40～80℃)下，将SU-8光致光阻胶材料热处理几分钟到几十分钟来进行SU-8光致光阻胶材料的预处理。
有选择地，在软烘所述SU-8光致光阻胶层之后还可以进行几分钟到几十分钟的常温冷却工艺。通过所述常温冷却工艺来防止第一钝化层152内部的应力或者由此引发的裂缝。
参照图6，通过台面刻蚀第一钝化层152和半导体层的叠层结构120，蚀刻直到第一沟道层121的上表面暴露为止。
此后，去除第一钝化层152的一部分在暴露的半导体层的叠层结构120的上面形成源欧姆层132和漏欧姆层134。源欧姆层132和漏欧姆层134形成为分别接触到半导体层的叠层结构120，并且起到减少后续形成的源极和漏极(未示出)和半导体层的叠层结构120 之间接触电阻的作用。例如，在图6中，示出了在两个源欧姆层132之间形成一个漏欧姆层134。例如，源欧姆层132和漏欧姆层134可以以包括钛(Ti)、铝(Al)、钽(Ta)和金 (Au)的金属叠层结构形成。此后，在约700至1000℃温度的氮气氛下，选择性地执行快速热退火工艺。
参照图7，使用光刻技术工艺图案化第一钝化层152。具体而言，可以去除第一钝化层 152的一部分，并在去除区域152p中暴露半导体层的叠层结构120的上表面。
在图7中示出了，图案化的第一钝化层152布置为与源欧姆层132隔离，并且从与源欧姆层132相接的第一钝化层152的一端去除预定长度，以便与漏欧姆层134接触。即，去除区域152p可以布置为与源欧姆层132相邻。然而，与此不同，还可以仅去除第一钝化层152的中央部分，以便第一钝化层152分别跟源欧姆层132和漏欧姆层134全部接触。即，去除区域152p可以位于源欧姆层132和漏欧姆层134的中心。
在图案化第一钝化层152的示例性工艺中，由于第一钝化层152包括SU-8光致光阻胶，因此不需要单独形成光致光阻胶掩模，对第一钝化层152可以进行直接曝光和显影工艺。具体而言，在第一钝化层152的一部分上进行曝光工艺，随后进行显影工艺。在所述显影工艺之后，可以进一步进行固化(或者硬烘)工艺。有选择地，在所述曝光工艺之后，还可以进一步进行后烘工艺。在所述曝光工艺之后进行后烘的情况下，通过进行后烘工艺来提供形成的图案的清晰度和精度。
参照图8，在源欧姆层132、漏欧姆层134和第一钝化层152上布置第一掩模M1。第一掩模M1具有第一开口M1a，而布置第一掩模M1使得第一开口M1a暴露第一钝化层152 的一部分以及去除区域152p的一部分。
此时，通过第一掩模M1的第一开口M1a暴露的去除区域152p的一部分具有第一宽度W1，而第一开口M1a具有第二宽度W2。从而，由于第一开口M1a暴露第一钝化层152 的一部分和去除区域152p的一部分，因此第一宽度W1小于第二宽度W2。另外，第一宽度W1相对应于第一开口M1a和去除区域152p相互重叠的宽度。即，通过调节第一开口 M1a的位置，可以调节第一宽度W1。
在示例性实施例中，第一掩模M1可以是硬掩模图案。例如，所述硬掩模可以通过采用与第一钝化层152具有蚀刻选择比的材料来形成，执行光刻技术工艺，而在所述硬掩模图案中形成第一开口M1a。在另一个实施例中，第一掩模M1可以是与第一钝化层152具有蚀刻选择比的光致光阻胶图案。
参照图9，通过将导电材料沉积在第一掩模M1并填充第一开口M1a而形成栅极146。栅极146形成在暴露的半导体层的叠层结构120和通过第一开口M1a暴露的第一钝化层152的上部，具有伽马形(Γ形)。在示例性实施例中，栅极146可以由镍(Ni)和金(Au)的双层形成，但栅极146的类型并不限于此。例如，栅极146可以通过电子束蒸发法来形成。
另外，通过调节第一钝化层152和第一开口M1a的重叠位置来调节栅极146的底部宽度。栅极146形成为伽马形，其底部宽度为第一宽度w1，顶部宽度为第二宽度w2。
此后，去除第一掩模M1。
参照图10，形成第二钝化层154覆盖栅极146、源欧姆层132和漏欧姆层134。此时，第二钝化层154共形地覆盖不仅栅极146的上面和侧面、源欧姆层132和漏欧姆层134，还有第一钝化层152的上面，甚至，覆盖台面刻蚀暴露的半导体层的叠层结构120的侧面。在示例性实施例中，通过使用SU-8光致光阻胶的旋转涂布等来形成第二钝化层154。
参照图11，去除源欧姆层132和漏欧姆层134上方的第二钝化层154的一部分，而暴露源欧姆层132和漏欧姆层134的上表面。
由于第二钝化层154包括SU-8光致光阻胶，因此不需要单独形成光致光阻胶掩模，对第二钝化层154可以进行直接曝光和显影工艺，并去除第二钝化层154的一部分。例如，对第二钝化层154的一部分进行曝光工艺，随后可以进行显影工艺。
此后，在暴露的源欧姆层132和漏欧姆层134上可以形成源极142和漏极144。
此后，在源极142和漏极144上分别形成源极焊盘162和漏极焊盘164。在形成源极焊盘162和漏极焊盘164的示例性方法中，可以在源极142和漏极144上形成钛/金(Ti/Au)双层膜结构的连接层(未示出)，在使用溅射等工艺形成在所述连接层上籽晶层(未示出)之后，使用电镀等工艺形成源极焊盘162和漏极焊盘164。
再次参照图2，形成第三钝化层156，而覆盖源极焊盘162和漏极焊盘164的结构。通过使用如SU-8光致光阻胶来形成第三钝化层156。然而，第三钝化层156可以防止所形成的器件被氧化或热化，还可以起到防止湿气等渗透到器件内的保护层的作用。
通过执行上述工艺来完成基于SU-8光阻胶的半导体功率器件100。
根据所述制造方法，通过形成包括SU-8光致光阻胶的第一钝化层152和包括SU-8光致光阻胶的第二钝化层154不会造成下部的半导体层的叠层结构120的物理损伤。在使用诸如氧化硅或氮化硅等无机绝缘材料而形成保护层的情况下，在形成所述无机绝缘材料的过程中通常使用等离子体增强化学气相沉积工艺，在这种情况下，如果下面的外延层-半导体层暴露于等离子体，则可能会对所述半导体层造成物理损伤。此外，在蚀刻所述无机绝缘材料的保护层的过程中，使用湿式/干式或者反应离子蚀刻工艺，蚀刻气体或者蚀刻溶液可能会对下面的半导体层造成化学或物理损伤。然而，本发明使用SU-8光致光阻胶形成第一钝化层152和第二钝化层154，可以通过旋转涂布或沉积SU-8光致光阻胶材料，并通过曝光和显影工艺图案化所述SU-8光致光阻胶层。因此，在形成第一钝化层152和第二钝化层154的过程中避免对下部半导体层的叠层结构120的物理损伤。
根据上述制造方法，当使用无机绝缘材料形成保护层时不需要诸如等离子体增强化学气相沉积工艺和反应离子蚀刻工艺等昂贵的制造工艺。此外，可以仅使用一次掩模并进行三次光刻技术工艺来完成具有伽马形栅极146的半导体功率器件。因此，可以节省半导体功率器件的制造工艺成本。
图12是示出根据参照图5至图11说明的所述制造方法完成的基于SU-8光阻胶的半导体功率器件的上表面的。
参照图12，可以看出，包括SU-8光致光阻胶钝化层的化合物半导体功率器件的上表面没有任何裂缝或者损伤，并且化合物半导体功率器件的表面非常干净。这是因为在形成 SU-8光致光阻胶钝化层的过程中不使用等离子体工艺或蚀刻工艺，因此基本上保护了下面的外延层(即，半导体层的叠层结构)免受暴露于所述等离子体或蚀刻工艺时可能会产生的损伤。
与此相反，图1a和图1b中可以看出，当使用氮化硅形成表面钝化层时，在器件表面上产生黑点和裂缝。
图13a至图13c是示出根据本发明的实验实施例和比较例的化合物半导体功率器件的击穿电压特性的。图13a是在比较例1(未形成第二钝化层的情况)中，图13b是在比较例2(使用氮化硅形成第二钝化层的情况)中，图13c是在实验实施例(使用SU-8光致光阻胶形成第二钝化层的情况)中分别示出了在通过偏压施加压力前后的漏源电压(Vds)以及饱和漏极电流(Ids)之间的关系。
首先，参照图13a，在没有形成第二钝化层的比较例1中，施加压力之前210_1的饱和漏极电流约为450mA/mm，而施加压力之后210_2的饱和漏极电流约为420mA/mm。即，可以看出在没有形成第二钝化层的比较例1的情况下耐电压性能不是很好。
参照图13b，在形成氮化硅第二钝化层的比较例2中，施加压力之前220_1的饱和漏极电流约为650mA/mm以上，而施加压力之后220_2的饱和漏极电流约为550mA/mm。即，与没有形成第二钝化层的比较例1相比，在比较例2中，饱和电流值本身相当高，但施加压力之后的饱和电流值显着降低，因此，在形成氮化硅第二钝化层的情况下，可以认为它有些容易受到如偏压之类的压力的影响。如上所述，在形成诸如氮化硅之类的无机绝缘材料的第二钝化层的情况下，在形成过程中对器件的损伤等也会影响到所述器件的击穿电压特性。
参照图13c，在形成SU-8光致光阻胶第二钝化层的本发明的实验实施例中，施加压力之前230_1的饱和漏极电流约为700mA/mm，而施加压力之后230_2的饱和漏极电流约为690mA/mm。即，施加压力之前和之后几乎没有差异，与比较例1和比较例2相比，也显示出最高的饱和漏极电流。因此，可以看出，根据本发明的实验实施例制造的半导体功率器件具有优异的击穿电压特性，并且可以实现最稳定地保护所述器件免受施加到所述器件的压力的钝化层结构。
图14a是示出根据本发明的示例性实施例采用基于氮化镓的半导体器件的功率模块 200的平面图，图14b是沿图14a的B-B’线截取的剖视图。
参照图14a和14b，在器件衬底210上形成接地层220，在接地层220上形成半导体功率器件230和介电层240。
在示例性实施例中，半导体功率器件230是通过使用参照图2至11说明的制造方法得到的基于SU-8光阻胶的半导体功率器件。
介电层240形成在接地层220上与半导体器件230隔离开。例如，当多个半导体器件230以预定间隔彼此隔离布置时，多个介电层240可以以预定间隔彼此隔离开，以便面对每个相应半导体器件230。在示例性实施例中，介电层240可以包括SU-8光阻胶材料或者高介电常数电介质(如钡钛氧化物(BaTiO3)等)。例如，钡钛氧化物的介电常数大于约 3000。
空气桥互连250可以在器件衬底210上与接地层220隔离形成。另外，空气桥互连250 可以提供匹配电路(未示出)和半导体器件230之间的电连接。
上面电极250p形成在介电层240上。在多个介电层240顶部可以分别形成多个上面电极250p。介电层240底部的接地层220、介电层240以及上面电极250p构成隔直电容器。即，介电层240底部的接地层220可用作为所述隔直电容器的下部电极，上面电极250p可以用作为所述隔直电容器的上部电极。
在示例性实施例中，上面电极250p可以形成为连接至空气桥互连250。即，在空气桥互连250形成多个突起(未示出)，而每个所述突起形成上面电极250p。
在介电层240和上面电极250p之间还可以形成籽晶层260。籽晶层260可以是诸如用作形成上面电极250p的籽晶层的金属层。或者，籽晶层260可以起到改善介电层240和上面电极250p之间附着力的粘附层的作用。与此相反，根据上面电极250的材料不同，用作阻挡扩散层，可以防止上面电极250p内的金属原子扩散到介电层240。
根据本发明的功率模块200可以通过在接地层220上形成的介电层240和与空气桥互连250连接的上面电极250p提供所述隔直电容器，因此，可以设计成精简型功率模块。
图15a至图15e是示出通过采用根据本发明的一些示例性实施例的基于氮化镓的半导体器件来制造功率模块200的方法的剖视图。所述制造方法可以是参照图14a和图14b说明的功率模块200的制造方法。
参照图15a，在器件衬底210上形成第一籽晶层222之后，在形成连接部分的位置处形成第一光致光阻胶层P1。然后，使用电镀法在未被第一光致光阻胶层P1覆盖的第一籽晶层222上形成预定厚度的接地层220。
参照图15b，在接地层220上可以形成介电层240。介电层240可以使用SU-8光阻胶或者诸如BaTiO3等其介电常数大于约3000的导电材料通过气溶胶沉积工艺等来形成。然而，介电层240的材料和形成方法并不限于此。
参照图15c，形成第二光致光阻胶层P2，而暴露形成连接部分的器件衬底210上表面。例如，第二光致光阻胶层P2可以形成为完全覆盖接地层220。因此，可以防止在后续工艺中连接部分和接地层220的电连接。此后，在第二光致光阻胶层上形成第二籽晶层260。第二籽晶层260形成为薄层，能够共形地覆盖第二光致光阻胶层P2。
此后，在第二籽晶层260上可以形成第三光致光阻胶层P3。第二光致光阻胶层P2和第三光致光阻胶层P3形成与连接部分相对应的开口P2a。开口P2a可以暴露出介电层240 顶部的一部分。另外，在所述开口P2a内壁的一部分上形成第二籽晶层260。
参照图15d，形成空气桥互连250，而填充未被第二光致光阻胶层P2和第三光致光阻胶层P3覆盖的开口P2a内部。例如，在暴露出第二籽晶层260的情况下执行电镀法等，可以形成填充开口P2a内部并具有预定高度的空气桥互连250。此时，空气桥互连250的一部分可以通过第二籽晶层260与介电层240的顶部连接而形成。
参照图15e，第二光致光阻胶层P2和第三光致光阻胶层P3被去除。
形成在介电层240顶部的空气桥互连250的一部分可以构成上面电极250p。另外，介电层240下方的接地层220部分可用作为隔直电容器的下部电极。因此，依次形成的接地层220、介电层240和上面电极250p的层叠结构可用作为隔直电容器。
此后，参照图14b，半导体功率器件230与介电层240隔离安装在接地层220上。
可以通过执行上述工艺完成功率模块200。
在之前的情况下，内部匹配电路粘贴于衬底，并通过焊接或线接合粘贴于密封封装内，并且隔直电容器也需要通过焊接粘贴于衬底。这些封装器件由于在制造过程中使用的丝印等所需的面积增加，因此难以构成精简型封装。
然而，在根据本发明的功率模块200的制造方法中，将介电层240直接沉积在器件衬底210上，而且通过形成空气桥互连250来制造上面电极250p，从而精简型功率模块可以通过简单的工艺制造出来。
Claims (10)
1.基于SU-8光阻胶的半导体功率器件，其特征在于该基于SU-8光阻胶的半导体功率器件包括衬底(110)、半导体叠层结构(120)、源极(142)、漏极(144)和栅极(146)，在衬底(110)上形成半导体叠层结构(120)，在半导体叠层结构(120)上互相隔离布置有源极(142)和漏极(144)；在半导体叠层结构(120)上，介于源极(142)和漏极(144)之间设置有栅极(146)；第一钝化层(152)布置在栅极(146)和半导体叠层结构(120)之间，第二钝化层(154)形成在栅极(146)和半导体层的叠层结构(120)上；
其中第一钝化层(152)和第二钝化层(154)均包括光致光阻胶。
2.根据权利要求1所述的基于SU-8光阻胶的半导体功率器件，其特征在于所述的光致光阻胶为SU-8光致光阻胶。
3.根据权利要求1所述的基于SU-8光阻胶的半导体功率器件，其特征在于所述栅极(146)为具有顶部宽度大于底部宽度的伽马形栅极或者T形栅极。
4.根据权利要求1所述的基于SU-8光阻胶的半导体功率器件，其特征在于所述半导体叠层结构(120)是包括第一沟道层(121)、第二沟道层(122)和沟道供给层(124)的层叠结构。
5.根据权利要求1所述的基于SU-8光阻胶的半导体功率器件，其特征在于第二钝化层(154)覆盖在栅极(146)的上表面和侧面。
6.根据权利要求1所述的基于SU-8光阻胶的半导体功率器件，其特征在于源极(142)延伸至栅极(146)的顶部，即源极(142)与栅极(146)垂直重叠；所述第二钝化层(154)介于所述栅极(146)和源极(142)之间。
7.如权利要求1所述的基于SU-8光阻胶的半导体功率器件的制备方法，其特征在于该制备方法按照以下步骤实施：
在衬底(110)上形成半导体叠层结构(120)，在半导体叠层结构(120)上间隔设置有源极(142)和漏极(144)；在半导体叠层结构(120)上，介于源极(142)和漏极(144)之间设置有栅极(146)，在栅极(146)与半导体叠层结构(120)之间设置有第一钝化层(152)，通过第二钝化层(154)覆盖半导体叠层结构(120)和栅极(146)；
其中第一钝化层(152)和第二钝化层(154)均包括光致光阻胶。
8.根据权利要求7所述的基于SU-8光阻胶的半导体功率器件的制备方法，其特征在于所述栅极(146)的制备方法如下：
在半导体叠层结构(120)上布置第一掩模(M1)，第一掩模(M1)开有的第一开口(M1a)具有第二宽度(W2)，第一开口(M1a)暴露出一部分半导体叠层结构(120)和部分的第一钝化层(152)，第一开口(M1a)暴露出半导体叠层结构(120)的宽度(W1)，将导电材料沉积在第一掩模(M1)并填充第一开口(M1a)而形成栅极(146)。
9.根据权利要求7所述的基于SU-8光阻胶的半导体功率器件的制备方法，其特征在于在半导体叠层结构(120)与源极(142)之间设置有源欧姆层(132)，在半导体叠层结构(120)与漏极(144)之间设置有漏欧姆层(134)，第二钝化层(154)覆盖部分的源欧姆层(132)、第一钝化层(152)、栅极(146)、半导体叠层结构(120)和部分的漏欧姆层(134)。
10.包含有如权利要求1所述的基于SU-8光阻胶的半导体功率器件的功率模块，其特征在于该包含有基于SU-8光阻胶的半导体功率器件的功率模块包括器件衬底(210)、接地层(220)、介电层(240)、半导体功率器件(230)和空气桥互连(250)，在器件衬底(210)上形成接地层(220)，接地层(220)上间隔形成介电层(240)和半导体功率器件(230)，所述的空气桥互连(250)由连接部和上面电极(250p)形成倒L形，空气桥互连(250)的连接部设置在器件衬底(210)上，空气桥互连(250)的上面电极(250p)设置在介电层(240)的上表面，接地层(220)、介电层(240)和上面电极(250p)的层叠结构形成隔直电容器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110055878.5A CN112802802B (zh) | 2021-01-15 | 2021-01-15 | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110055878.5A CN112802802B (zh) | 2021-01-15 | 2021-01-15 | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112802802A true CN112802802A (zh) | 2021-05-14 |
| CN112802802B CN112802802B (zh) | 2022-04-15 |
Family
ID=75809715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110055878.5A Active CN112802802B (zh) | 2021-01-15 | 2021-01-15 | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112802802B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101402147B1 (ko) * | 2014-02-19 | 2014-06-03 | 광운대학교 산학협력단 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
| CN109004029A (zh) * | 2018-07-17 | 2018-12-14 | 中山市华南理工大学现代产业技术研究院 | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 |
| CN110462789A (zh) * | 2017-03-24 | 2019-11-15 | 高通股份有限公司 | 化合物半导体场效应晶体管栅极长度缩减 |
| CN110581170A (zh) * | 2019-08-13 | 2019-12-17 | 中山市华南理工大学现代产业技术研究院 | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 |
-
2021
- 2021-01-15 CN CN202110055878.5A patent/CN112802802B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101402147B1 (ko) * | 2014-02-19 | 2014-06-03 | 광운대학교 산학협력단 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
| CN110462789A (zh) * | 2017-03-24 | 2019-11-15 | 高通股份有限公司 | 化合物半导体场效应晶体管栅极长度缩减 |
| CN109004029A (zh) * | 2018-07-17 | 2018-12-14 | 中山市华南理工大学现代产业技术研究院 | 具有金属氧化物/二氧化硅叠栅的GaN基MOS-HEMT器件及其制备方法 |
| CN110581170A (zh) * | 2019-08-13 | 2019-12-17 | 中山市华南理工大学现代产业技术研究院 | 具有Г型栅的GaN基MIS-HEMT器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112802802B (zh) | 2022-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3327774B1 (en) | Device with a conductive feature formed over a cavity and method therefor | |
| US7800131B2 (en) | Field effect transistor | |
| US7800097B2 (en) | Semiconductor device including independent active layers and method for fabricating the same | |
| US7863648B2 (en) | Field effect transistor | |
| US11881479B2 (en) | Nitride semiconductor device | |
| WO2023015495A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20100219454A1 (en) | Field-effect transistor and method of manufacturing the same | |
| CN112750898A (zh) | 基于氮化镓的半导体功率器件及其制造方法 | |
| US10964788B1 (en) | Semiconductor device and operating method thereof | |
| US20060273396A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN111312808A (zh) | 半导体装置及其制造方法 | |
| JP5487590B2 (ja) | 半導体装置及びその製造方法 | |
| CN112802802B (zh) | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 | |
| WO2023102744A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| CN111048411A (zh) | 半导体装置的制造方法 | |
| WO2023015493A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR101402147B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| US11152364B1 (en) | Semiconductor structure and methods for manufacturing the same | |
| US11211331B2 (en) | Semiconductor structure having a via and methods of manufacturing the same | |
| US10903350B2 (en) | Semiconductor devices and methods for forming the same | |
| KR101392398B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| JP2006303393A (ja) | 半導体装置とその製造方法 | |
| KR102059690B1 (ko) | Iii-v족 반도체 소자 및 그 제조 방법 | |
| CN115863401B (zh) | 常闭型晶体管及其制备方法 | |
| US20240178285A1 (en) | High electron mobility transistor and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |