CN112787646A - 基于复合介质栅双晶体管光敏探测器的钳位电路 - Google Patents

基于复合介质栅双晶体管光敏探测器的钳位电路 Download PDF

Info

Publication number
CN112787646A
CN112787646A CN202011640730.XA CN202011640730A CN112787646A CN 112787646 A CN112787646 A CN 112787646A CN 202011640730 A CN202011640730 A CN 202011640730A CN 112787646 A CN112787646 A CN 112787646A
Authority
CN
China
Prior art keywords
transistor
composite dielectric
dielectric layer
photosensitive detector
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011640730.XA
Other languages
English (en)
Inventor
马浩文
王凯
沈凡翔
王子豪
李张南
顾郅扬
胡心怡
柴智
陈辉
常峻淞
李龙飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing Weipaishi Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Weipaishi Semiconductor Technology Co ltd filed Critical Nanjing Weipaishi Semiconductor Technology Co ltd
Priority to CN202011640730.XA priority Critical patent/CN112787646A/zh
Publication of CN112787646A publication Critical patent/CN112787646A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了一种基于复合介质栅双晶体管光敏探测器的钳位电路,该钳位电路包括运算放大器和源跟随晶体管,所述运算放大器的同相端与参考电位相连,所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连,所述运算放大器的输出端与所述源跟随晶体管的栅端相连,所述源跟随晶体管的源端与读出电路相连。本发明的钳位电路,利用运算放大器的虚短特性,能够以更低的功耗、更小的面积,实现更加稳定的钳位功能。

Description

基于复合介质栅双晶体管光敏探测器的钳位电路
技术领域
本发明属于集成电路领域,涉及一种基于复合介质栅双晶体管光敏探测器的钳位电路。
背景技术
CCD和CMOS-APS作为当前最常见的两种成像器件,都具有各自的局限。CCD因其复杂的控制时序和电压要求,导致工作速度较慢,且不易集成;CMOS-APS因其采用感光二极管,且结构复杂,导致填充系数低,满阱电荷小。
在中国专利CN201210442007中提出了一种双晶体管光敏探测器,该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能,构成一个完整的像素,可以极大地提高像素的填充因子。这种复合介质栅双晶体管光敏探测器作为新一代的成像器件,其更快的工作速度、更大的填充系数、更多的满阱电荷且能和CMOS工艺集成,使其与CCD和CMOS-APS相比具有先天优势。但目前还没有基于复合介质栅双晶体管光敏探测器的钳位电路。
因此,需要一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决上述技术问题。
发明内容
针对现有技术的不足,本发明提供了一种基于复合介质栅双晶体管光敏探测器的钳位电路以解决现有技术中存在的问题。
为实现上述发明目的,本发明提供如下技术方案:
一种基于复合介质栅双晶体管光敏探测器的钳位电路,复合介质栅双晶体管光敏探测器包括源端和漏端,包括运算放大器和源跟随晶体管,所述运算放大器包括同相端、反相端和输出端,所述源跟随晶体管包括栅端和漏端,所述运算放大器的同相端与参考电位相连,所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连,所述运算放大器的输出端与所述源跟随晶体管的栅端相连,所述源跟随晶体管的源端与读出电路相连。
优选的,所述基于复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分,所述MOSFET部分设置在所述MOS-C部分的一侧,
所述MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极;
所述MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极;
所述第二底层介质层和第一底层介质层连接,所述第二电荷耦合层和第一电荷耦合层连接,所述第二顶层介质层和第一顶层介质层连接,所述第二控制栅极与第一控制栅板连接。
优选的,所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有N型源极区和N型漏极区。
优选的,所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有阈值调节注入区。
优选的,所述第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极的宽度均为a,所述第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极的宽度均为b,其中,b为a/3-2a/3。
有益效果:本发明的基于复合介质栅双晶体管光敏探测器的钳位电路,利用运算放大器的虚短特性,能够以更低的功耗、更小的面积,实现更加稳定的钳位功能。
本发明还公开了一种基于复合介质栅双晶体管光敏探测器的模数转换电路,多个复合介质栅双晶体管光敏探测器组成阵列,其中,每行所述复合介质栅双晶体管光敏探测器的漏端相连构成位线,每条所述位线均连接如权利要求1-5任一项所述的钳位电路。
更进一步的,每行所述复合介质栅双晶体管光敏探测器的栅端相连构成字线,源端相连构成源线。
更进一步的,多个所述复合介质栅双晶体管光敏探测器的衬底相连构成P衬底端,所述P衬底端放置在深N型阱内。
有益效果:本发明的基于复合介质栅双晶体管光敏探测器的模数转换电路,采用了钳位电路,该钳位电路利用运算放大器的虚短特性,能够以更低的功耗、更小的面积,实现更加稳定的钳位功能。
附图说明
图1是复合介质栅双晶体管光敏探测器的结构示意图;
图2是本发明钳位电路的电路图;
图3是本发明实施例1的钳位电路框图;
图4是本发明实施例2的钳位电路框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1所示,本发明采用的复合介质栅双晶体管光敏探测器,包括MOS-C部分和MOSFET部分。MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第一顶层介质层和第一控制栅极。MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极,其中,在第二P型半导体衬底中且靠近第二底层介质层的一侧设有N型源极区和N型漏极区,在第二P型半导体衬底中且第二底层介质层的下方设有阈值调节注入区。
实施例1
请参阅图2和图3所示,本实施例中,将钳位电路用于复合介质栅双晶体管光敏探测器像素。C1、C2和M0构成了复合介质栅双晶体管光敏探测器,钳位电路用于稳定所述复合介质栅双晶体管光敏探测器漏端电压,使其能够对后续读出电路输出稳定的电流。
实施例2
请参阅图4所示,本实施例中,将钳位电路用于复合介质栅双晶体管光敏探测器构成的阵列,复合介质栅双晶体管光敏探测器阵列共有2行2列。每行复合介质栅双晶体管光敏探测器栅端相连构成字线,漏端相连构成位线,源端相连构成源线;所有复合介质栅双晶体管光敏探测器衬底相连构成衬底,并将其放置在深N阱(图中灰色区域)内。所述钳位电路#1和#2的反相端分别连到所述复合介质栅双晶体管光敏探测器阵列的位线,为其提供稳定电压。

Claims (8)

1.一种基于复合介质栅双晶体管光敏探测器的钳位电路,复合介质栅双晶体管光敏探测器包括源端和漏端,其特征在于,包括运算放大器和源跟随晶体管,所述运算放大器包括同相端、反相端和输出端,所述源跟随晶体管包括栅端和漏端,所述运算放大器的同相端与参考电位相连,所述运算放大器的反相端与所述源跟随晶体管的漏端和所述复合介质栅双晶体管光敏探测器的漏端相连,所述运算放大器的输出端与所述源跟随晶体管的栅端相连,所述源跟随晶体管的源端与读出电路相连。
2.根据权利要求1所述的基于复合介质栅双晶体管光敏探测器的钳位电路,其特征在于:
所述基于复合介质栅双晶体管光敏探测器包括MOS-C部分和MOSFET部分,所述MOSFET部分设置在所述MOS-C部分的一侧,
所述MOS-C部分包括在第一P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极;
所述MOSFET部分包括在第二P型半导体衬底上方依次叠设的第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极;
所述第二底层介质层和第一底层介质层连接,所述第二电荷耦合层和第一电荷耦合层连接,所述第二顶层介质层和第一顶层介质层连接,所述第二控制栅极与第一控制栅板连接。
3.根据权利要求2所述的基于复合介质栅双晶体管光敏探测器的钳位电路,其特征在于:所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有N型源极区和N型漏极区。
4.根据权利要求2所述的基于复合介质栅双晶体管光敏探测器的钳位电路,其特征在于:所述第二P型半导体衬底靠近所述第二底层介质层的一侧设置有阈值调节注入区。
5.根据权利要求2所述的基于复合介质栅双晶体管光敏探测器的钳位电路,其特征在于:所述第一底层介质层、第一电荷耦合层、第二顶层介质层和第一控制栅极的宽度均为a,所述第二底层介质层、第二电荷耦合层、第二顶层介质层和第二控制栅极的宽度均为b,其中,b为a/3-2a/3。
6.一种基于复合介质栅双晶体管光敏探测器的模数转换电路,其特征在于,多个复合介质栅双晶体管光敏探测器组成阵列,其中,每行所述复合介质栅双晶体管光敏探测器的漏端相连构成位线,每条所述位线均连接如权利要求1-5任一项所述的钳位电路。
7.如权利要求6所述的基于复合介质栅双晶体管光敏探测器的模数转换电路,其特征在于,每行所述复合介质栅双晶体管光敏探测器的栅端相连构成字线,源端相连构成源线。
8.如权利要求6所述的基于复合介质栅双晶体管光敏探测器的模数转换电路,其特征在于,多个所述复合介质栅双晶体管光敏探测器的衬底相连构成P衬底端,所述P衬底端放置在深N型阱内。
CN202011640730.XA 2020-12-31 2020-12-31 基于复合介质栅双晶体管光敏探测器的钳位电路 Pending CN112787646A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011640730.XA CN112787646A (zh) 2020-12-31 2020-12-31 基于复合介质栅双晶体管光敏探测器的钳位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011640730.XA CN112787646A (zh) 2020-12-31 2020-12-31 基于复合介质栅双晶体管光敏探测器的钳位电路

Publications (1)

Publication Number Publication Date
CN112787646A true CN112787646A (zh) 2021-05-11

Family

ID=75755139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011640730.XA Pending CN112787646A (zh) 2020-12-31 2020-12-31 基于复合介质栅双晶体管光敏探测器的钳位电路

Country Status (1)

Country Link
CN (1) CN112787646A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114071034A (zh) * 2021-11-10 2022-02-18 南京大学 基于开关电容的复合介质栅双晶体管像素读出电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114071034A (zh) * 2021-11-10 2022-02-18 南京大学 基于开关电容的复合介质栅双晶体管像素读出电路
CN114071034B (zh) * 2021-11-10 2022-08-19 南京大学 基于开关电容的复合介质栅双晶体管像素读出电路

Similar Documents

Publication Publication Date Title
US11322535B2 (en) Solid-state imaging device and camera
US8513761B2 (en) Backside illumination semiconductor image sensor
KR100922931B1 (ko) 씨모스 이미지 센서 및 그 제조 방법
CN100561743C (zh) 具有非凸面光电二极管的图像传感器及像素
CN102656693B (zh) 固态图像拾取装置
CN103946982B (zh) 固体摄像装置
TWI278109B (en) Solid-state image pickup device and module type solid-state image pickup device
US10157952B2 (en) Imaging device including semiconductor substrate and unit pixel cell
US20220254822A1 (en) Uttb photodetector pixel unit, array and method
CN107634079A (zh) 光电传感器及其制造方法
US20110183709A1 (en) Image sensor photodiode
TWI523214B (zh) 用於影像感測器之像素單元及成像系統
US20160219239A1 (en) Solid-state imaging device
US10880510B2 (en) Circuit of detecting light, image sensor and electronic device using the same and method of detecting light based on the same
CN101796642B (zh) 提高图像灵敏度和动态范围的单位像素
JP5026641B2 (ja) 固体撮像センサ
CN112787646A (zh) 基于复合介质栅双晶体管光敏探测器的钳位电路
CN112397530A (zh) 一种提高电荷电压转换增益的四管有源像素结构
CN202633312U (zh) 图像传感器及源跟随器
CN110581190A (zh) 一种适应亚微米像素的utbb光电探测器、阵列和方法
CN109067396A (zh) 一种红外焦平面像元级电压分段计数型模数转换器
CN101194363B (zh) Cmos有源像素传感器共享的放大器像素
CN102820313B (zh) Cmos图像传感器
CN105304665A (zh) 改善像素单元满阱容量的cmos图像传感器
CN115831994A (zh) 一种高性能的复合介质栅光敏探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220621

Address after: Room 801, building 9, 100 Tianjiao Road, Qilin hi tech Industrial Development Zone, Jiangning District, Nanjing City, Jiangsu Province, 210000

Applicant after: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Applicant after: Nanjing University

Address before: Room 801, building 9, 100 Tianjiao Road, Qilin hi tech Industrial Development Zone, Jiangning District, Nanjing City, Jiangsu Province, 210000

Applicant before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240604

Address after: No.163 Xianlin Avenue, Qixia District, Nanjing City, Jiangsu Province, 210000

Applicant after: NANJING University

Country or region after: China

Address before: Room 801, building 9, 100 Tianjiao Road, Qilin hi tech Industrial Development Zone, Jiangning District, Nanjing City, Jiangsu Province, 210000

Applicant before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Country or region before: China

Applicant before: NANJING University