CN112786472B - 一种介电温度系数修正的深能级瞬态谱测试方法 - Google Patents

一种介电温度系数修正的深能级瞬态谱测试方法 Download PDF

Info

Publication number
CN112786472B
CN112786472B CN202110011402.1A CN202110011402A CN112786472B CN 112786472 B CN112786472 B CN 112786472B CN 202110011402 A CN202110011402 A CN 202110011402A CN 112786472 B CN112786472 B CN 112786472B
Authority
CN
China
Prior art keywords
dlts
capacitance
energy level
test
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110011402.1A
Other languages
English (en)
Other versions
CN112786472A (zh
Inventor
曾慧中
唐义强
孟奔阳
肖化宇
杨潇
张文旭
张万里
李言荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110011402.1A priority Critical patent/CN112786472B/zh
Publication of CN112786472A publication Critical patent/CN112786472A/zh
Application granted granted Critical
Publication of CN112786472B publication Critical patent/CN112786472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明属于半导体器件的测试技术领域，具体涉及一种介电温度系数修正的深能级瞬态谱测试方法。本发明通过结合DLTS测试的等效电路，分析了MIS结构中绝缘层电容对DLTS信号的影响，再对DLTS测试数据进行分析，计算出MIS结构中绝缘层电容的影响因子α，然后根据DLTS谱线数据和影响因子对原始的DLTS信号谱经行了修正，得到了准确的DLTS信号谱。解决了介电常数对温度有依赖性的材料制作成MIS结构时，现有DLTS测试不准确的问题，最终本发明准确的得到了该类MIS结构的缺陷能级、陷进浓度和截获面积。

Description

一种介电温度系数修正的深能级瞬态谱测试方法
技术领域
本发明属于半导体器件的测试技术领域，涉及一种基于锁相放大技术的DLTS测量的方法，更具体的为一种介电温度系数修正的深能级瞬态谱测试方法。
背景技术
深能级瞬态谱(deep level transient spectroscopy，DLTS)是半导体领域研究和检测半导体杂质、缺陷深能级和界面态等的重要技术手段。应用于半导体领域时，可给出表征半导体禁带范围内的杂质、缺陷深能级及界面态随温度(即能量)分布的DLTS谱；DLTS可以以微观物理量的变化来解释半导体器件电特性退化原因。
DLTS技术最先应用于不对称的PN结或者肖特基结结构的样品。该技术的检测灵敏度通常为半导体材料中掺杂济浓度的万分之一甚至更低的缺陷，可得到如多数载流子陷阱、少数载流子陷阱、陷阱浓度及分布、陷阱能级、截获面积等诸多信息。
随DLTS技术的发展，该技术被应用于金属-氧化物-半导体场效应晶体管(MOS场效应晶体管)，其往往为n型Si或p型Si的基底，这种样品中基底的电容和绝缘层的电容在整个温度范围上基本不会发生太大的变化，其介电常数与温度依赖性不强。但是，对于介电常数对温度有依赖性的材料(如氧化哈HfO2、钛酸锶STO)制备的场效应晶体管(MOS结构)，也是金属-绝缘层-半导体结构(MIS结构)。该结构相比于肖特基结结构的样品，新增加的绝缘层会给DLTS测试带来新的影响。在经过Ar+轰击的STO上存在着一种现象：随着温度的降低，被轰击过的STO导电层的电导和电容会急剧增加，介电常数会随温度的变化急剧变化。对于这类样品须考虑介电常数变化对DLTS影响，因此当前DLTS技术的适用性存在一定的局限。
发明内容
针对上述存在问题或不足，本发明的目的在于为介电常数对温度有依赖性的MIS结构器件，提供一种介电温度系数修正的深能级瞬态谱测试方法，以改善DLTS技术的适用性，解决当前DLTS技术面对这种情况不准确的问题。
一种介电温度系数修正的深能级瞬态谱测试方法，包括如下步骤：
步骤1:对目标样品进行DLTS测试，收集不同温度下目标样品的电容瞬态信息，得到不同温度下电容瞬态C-t曲线，然后随机选取两个固定的时间t1，t2所对应的电容相加，以得到不同温度的电容变化量，电容变化量ΔC可表示为：
Figure BDA0002885304310000011
其中C(t1)、C(t2)是t1，t2时刻的测试电容，nT是陷阱中的电子浓度，C0是单位面积缺陷电容，ND是掺杂浓度，τn时间常数。DLTS信号常常使用ΔC/C0来表示，改变时间t1，t2可以得到多条曲线，得到原始的DLTS信号谱线图。
步骤2：在某个温度上ΔC会存在极值，根据步骤1得到的原始DLTS信号谱线图，对公式1关于τn求导，以得到曲线极值点，即得到极值温度。不同的时间t1，t2可以得到多条曲线，每一条曲线都有一个极值温度和相对应时间常数τn。
假设目标样品存在缺陷能级为ΔE的缺陷，则该缺陷对应的时间常数τn为：
Figure BDA0002885304310000021
其中，δn是缺陷的截获面积，T是温度，K是玻尔兹曼常数，ΔE是缺陷能级，γn＝3.25×1021(mn/mo)cm-2·s-1·K-1，mn为半导体中电子态密度有效质量，mo是自由电子的有效质量。对式(2)改写为：
Figure BDA0002885304310000022
通过式(3)确定样品的缺陷能级ΔE，截获面积δn，陷阱浓度NT等参数，完成DLTS测量。
步骤3：对于MIS结构而言，测试获得的电容瞬态C-t曲线中的是总电容值Cm，为绝缘层电容Ci和耗尽层电容Cd的串联电容，还需要考虑耗尽层电容Ci和耗尽层电容Cd的影响，总电容值Cm可以表示为：
Figure BDA0002885304310000023
其中，Cm(t)是t时刻的总电容值，Ci是绝缘层电容，Cd是耗尽层电容，Cd(t)是t时刻的耗尽层电容。即步骤1测量得到的电容瞬态曲线为Cm-t，总电容的变化ΔCm和耗尽层电容变化ΔCd之间满足可表示为：
Figure BDA0002885304310000024
通过公式(5)，在DLTS的测试中，ΔCd/Cd(t2)＜＜1，所以上式可以简化表示为：
Figure BDA0002885304310000025
其中，α为影响因子，在任意时刻t0的耗尽层电容Cd(t0)和稳定后的耗尽层电容Cd(∞)之间的差值都不大；将上式(5)中的Cd(t2)替换成Cd(∞)对α几乎没有影响。α可以表示为：
Figure BDA0002885304310000026
通过公式(7)和步骤1中DLTS测试数据计算出影响因子α，以得到测试温度和影响因子关系。
步骤4：显而易见，影响因子α>1，由式(7)可知，在对MIS结构的DLTS测试中，由于绝缘层电容的存在给DLTS信号带来一定比例的衰减，其衰减比例等于影响因子α。根据步骤1对样品的测试所得数据和原始DLTS信号谱线图和步骤3中计算的α值对DLTS谱线进行修正，即修正后的DLTS＝初始的DLTS信号×α，并且得到修正后的DLTS信号谱线图、缺陷能级ΔE、截获面积δn和陷阱浓度NT。
本发明通过结合DLTS测试的等效电路，分析了MIS结构中绝缘层电容对DLTS信号的影响，再对DLTS测试数据进行分析，计算出MIS结构中绝缘层电容的影响因子α，然后根据DLTS谱线数据和影响因子对原始的DLTS信号谱经行了修正，得到了准确的DLTS信号谱。解决了介电常数对温度有依赖性的材料制作成MIS结构时，现有DLTS测试不准确的问题，最终本发明准确的得到了该类MIS结构的缺陷能级、陷进浓度和截获面积。
附图说明
图1为本发明DLTS测试修正流程图；
图2为实施例所得目标样品的电容C偏压U的关系图；
图3为实施例目标样品在不同温度下C-t曲线图
图4为实施例步骤1所得原始DLTS信号谱线图；
图5为实施例目标样品的影响因子与温度的关系图；
图6为实施例修正后的DLTS信号谱线图；
图7为实施例修正前后样品发射率和温度的关系图。
具体实施方式
下面结合附图和实施例对本发明做进一步的详细说明。
具体实施方式：一种介电温度系数修正的深能级瞬态谱测试方法，本实施例中目标样品为金属-氧化层-半导体层结构的MOS器件。
步骤1:对目标样品经行C-V测试(如图2)并确定样品偏压为-5V，脉冲高度为3V和脉冲宽度为10ms。保证测试参数在测试系统范围内。并对样品经行DLTS测试，收集不同温度下样品的电容瞬态信息进行分析。得到不同温度下电容瞬态C-t曲线，然后选取两个固定的时间t1，t2(如图3)及其所对应的电容变化可表示为：
Figure BDA0002885304310000031
其中C(t1)、C(t2)是t1，t2时刻的测试电容，nT是陷阱中的电子浓度，C0是单位面积缺陷电容，ND是掺杂浓度，τn时间常数。DLTS信号常常使用ΔC/C0来表示，可以计算得到单一窗率的DLTS信号谱线图。改变时间t1，t2可以得到多条曲线，得到原始的DLTS信号谱线图，如图4所示。可以反映出不同率窗下DLTS曲线峰的峰值高度呈现出很大的梯度差。
步骤2：在某个温度上ΔC会存在极值，根据步骤1得到的原始DLTS信号谱线图，对公式1关于τn求导，可以得到曲线极值点。不同的时间t1，t2可以得到多条曲线，每一条曲线都有一个极值温度和相对应时间常数τn。
假设目标样品存在缺陷能级为ΔE的缺陷，则该缺陷对应的时间常数τn为：
Figure BDA0002885304310000041
其中，δn是缺陷的截获面积，T是温度，K是玻尔兹曼常数，ΔE是缺陷能级，γn＝3.25×1021(mn/mo)cm-2·s-1·K-1，mn为半导体中电子态密度有效质量，mo是自由电子的有效质量。对式(2)改写为：
Figure BDA0002885304310000042
通过式(3)确定样品的缺陷能级ΔE为0.2±0.001eV，截获面积δn为1.1×10-15cm2和陷阱浓度NT为3.0×1012cm-3。
步骤3：对于MIS结构而言，测试获得的电容瞬态C-t曲线中的是总电容值Cm，为绝缘层电容Ci和耗尽层电容Cd的串联电容，还需要考虑耗尽层电容Ci和耗尽层电容Cd的影响，总电容值Cm可以表示为：
Figure BDA0002885304310000043
其中，Cm(t)是t时刻的总电容值，Ci是绝缘层电容，Cd是耗尽层电容，Cd(t)是t时刻的耗尽层电容。即步骤1测量得到的电容瞬态曲线为Cm-t，总电容的变化ΔCm和耗尽层电容变化ΔCd之间满足可表示为：
Figure BDA0002885304310000044
通过公式5，在DLTS的测试中，ΔCd/Cd(t2)<<1,所以上式可以简化表示为：
Figure BDA0002885304310000045
其中，α为影响因子，在任意时刻t0的耗尽层电容Cd(t0)和稳定后的耗尽层电容Cd(∞)之间的差值都不大。将上式5中的Cd(t2)替换成Cd(∞)对α几乎没有影响。α可以表示为：
Figure BDA0002885304310000046
通过公式(7)和步骤1中DLTS测试数据计算出影响因子α，可以得到影响因子与温度的关系图，如图5所示。可以看出样品影响因子与温度的依赖关系，这使得低温下DLTS信号出现极大的误差，同时，也会使得不同率窗下DLTS曲线峰的峰值高度呈现出很大的梯度差。计算出来缺陷能级，截获面积和陷阱浓度存在误差。
步骤4：对DLTS测试谱线修正，根据步骤1对样品的测试所得数据和DLTS谱线和步骤2中计算的α对原始的DLTS信号谱线进行修正(如图4所示)，可以得到样品修正后的DLTS信号谱线图(如图6所示)。通过计算可以得出缺陷能级ΔE为0.17±0.001eV，截获面积δn为8.4×10-16cm2和陷阱浓度NT为6.8×1011cm-3。通过对修正前后数据分析，可以得到修正前后缺陷能级、截获面积和陷阱浓度有明显的变化(如图7所示)。修正前后的两样品的发射率e＝1/τ和温度T之间的关系，由图7可知，在低温下，修正前后的两曲线在斜率和截距上都出现了较大的偏差，其中，斜率也有一定变化，修正前后的曲线出现了较大的分离。说明介电常数会随着温度变化而变化会使得计算结果产生偏差，必须通过对数据经行修正，才能得到精确的结果。
通过上述实施例可见，本发明通过结合DLTS测试的等效电路，分析了MIS结构中绝缘层电容对DLTS信号的影响，再对DLTS测试数据进行分析，计算出MIS结构中绝缘层电容的影响因子α，然后对原始的DLTS信号谱经行了修正，得到了准确的DLTS信号谱。解决了介电常数对温度有依赖性的材料制作成MIS结构时，现有DLTS测试不准确的问题，本发明准确的得到了该类MIS结构的缺陷能级、陷进浓度和截获面积，切实有效。
以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (1)

1.一种介电温度系数修正的深能级瞬态谱测试方法，其特征在于，包括如下步骤：
步骤1:对目标样品进行DLTS测试，收集不同温度下目标样品的电容瞬态信息，得到不同温度下电容瞬态C-t曲线，然后随机选取两个固定的时间t1，t2所对应的电容相加，以得到不同温度的电容变化量，电容变化量ΔC可表示为：
Figure FDA0003856494300000011
其中C(t1)、C(t2)是t1，t2时刻的测试电容，nT是陷阱中的电子浓度，C0是单位面积缺陷电容，ND是掺杂浓度，τn时间常数；DLTS信号使用ΔC/C0来表示，得到原始的DLTS信号谱线图；
步骤2：根据步骤1得到的原始DLTS信号谱线图，对公式(1)关于τn求导，以得到曲线极值点，即得到极值温度；假设目标样品存在缺陷能级为ΔE的缺陷，则该缺陷对应的时间常数τn为：
Figure FDA0003856494300000012
其中，δn是缺陷的截获面积，T是温度，K是玻尔兹曼常数，ΔE是缺陷能级，γn＝3.25×1021(mn/mo)cm-2·s-1·K-1，mn为半导体中电子态密度有效质量，mo是自由电子的有效质量；对式(2)改写为：
Figure FDA0003856494300000013
通过式(3)确定样品的缺陷能级ΔE，截获面积δn，陷阱浓度nT参数，完成DLTS测量；
步骤3：对于MIS结构而言，测试获得的电容瞬态C-t曲线中的是总电容值Cm为绝缘层电容Ci和耗尽层电容Cd的串联电容，还需要考虑绝缘层电容Ci和耗尽层电容Cd的影响，总电容值Cm表示为：
Figure FDA0003856494300000014
其中，Cm(t)是t时刻的总电容值，Ci是绝缘层电容，Cd是耗尽层电容，Cd(t)是t时刻的耗尽层电容；即步骤1测量得到的电容瞬态曲线为Cm-t，总电容的变化ΔCm和耗尽层电容变化ΔCd之间满足可表示为：
Figure FDA0003856494300000015
通过公式(5)，在DLTS的测试中，ΔCd/Cd(t2)＜＜1，所以上式可以简化表示为：
Figure FDA0003856494300000016
其中，α为影响因子，在任意时刻t0的耗尽层电容Cd(t0)和稳定后的耗尽层电容Cd(∞)之间的差值都不大；将上式(5)中的Cd(t2)替换成Cd(∞)对α几乎没有影响，α可以表示为：
Figure FDA0003856494300000021
通过公式(7)和步骤1中DLTS测试数据计算出影响因子α，以得到测试温度和影响因子关系；
步骤4：影响因子α>1，由式(7)可知，在对MIS结构的DLTS测试中，由于绝缘层电容的存在给DLTS信号带来一定比例的衰减，其衰减比例等于影响因子α；
根据步骤1对样品的测试所得数据和原始DLTS信号谱线图和步骤3中计算的α值对DLTS谱线进行修正，即修正后的DLTS＝初始的DLTS信号×α，并且得到修正后的DLTS信号谱线图、缺陷能级ΔE、截获面积δn和陷阱浓度nT。
CN202110011402.1A 2021-01-06 2021-01-06 一种介电温度系数修正的深能级瞬态谱测试方法 Active CN112786472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110011402.1A CN112786472B (zh) 2021-01-06 2021-01-06 一种介电温度系数修正的深能级瞬态谱测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110011402.1A CN112786472B (zh) 2021-01-06 2021-01-06 一种介电温度系数修正的深能级瞬态谱测试方法

Publications (2)

Publication Number Publication Date
CN112786472A CN112786472A (zh) 2021-05-11
CN112786472B true CN112786472B (zh) 2023-01-10

Family

ID=75755620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110011402.1A Active CN112786472B (zh) 2021-01-06 2021-01-06 一种介电温度系数修正的深能级瞬态谱测试方法

Country Status (1)

Country Link
CN (1) CN112786472B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645106B1 (ko) * 2021-08-04 2024-03-08 연세대학교 원주산학협력단 시간에 따른 정전용량에 대한 함수를 생성하는 깊은 준위 천이 분광기 및 이를 이용한 저노이즈 정전용량 측정 방법

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342563A (ja) * 1989-07-10 1991-02-22 Agency Of Ind Science & Technol 半導体評価装置
US5047713A (en) * 1990-08-09 1991-09-10 Semitex Co., Ltd. Method and apparatus for measuring a deep impurity level of a semiconductor crystal
US5521839A (en) * 1993-09-02 1996-05-28 Georgia Tech Research Corporation Deep level transient spectroscopy (DLTS) system and method
US6057701A (en) * 1998-03-26 2000-05-02 Kolev; Plamen Vassilev Constant resistance deep level transient spectroscopy (CR-DLTS) system and method, averging methods for DLTS, and apparatus for carrying out the methods
JP2002071600A (ja) * 2000-08-29 2002-03-08 Rigaku Corp 光照射式の熱電気測定装置の試料組立体
EP1429129A1 (en) * 2002-12-12 2004-06-16 Rigaku Corporation Temperature correction method for thermal analysis apparatus and thermal analysis apparatus
JP2005317562A (ja) * 2004-04-26 2005-11-10 Komatsu Electronic Metals Co Ltd 不純物金属濃度測定の方法
CN101620990A (zh) * 2009-07-17 2010-01-06 西安电子科技大学 一种减少4H-SiC中本征深能级缺陷的方法
WO2012173173A1 (ja) * 2011-06-17 2012-12-20 株式会社Sumco 半導体試料中の金属汚染評価方法および半導体基板の製造方法
JP6061017B1 (ja) * 2015-12-17 2017-01-18 株式会社Sumco 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法
JP2017191800A (ja) * 2016-04-11 2017-10-19 株式会社Sumco シリコン試料の炭素濃度測定方法、シリコン単結晶インゴットの製造方法、シリコン単結晶インゴットおよびシリコンウェーハ
CN108196178A (zh) * 2017-12-28 2018-06-22 电子科技大学 一种表面陷阱能级分布的测量装置及光电导分析方法
CN109061429A (zh) * 2018-06-22 2018-12-21 北京工业大学 一种利用瞬态电压响应表征GaN HEMT器件中陷阱参数的方法
CN109639237A (zh) * 2018-12-14 2019-04-16 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 基于深能级瞬态谱的多结太阳电池缺陷检测方法
CN110907792A (zh) * 2019-11-28 2020-03-24 湘潭大学 一种DLTS结合DLOS确定GaN辐照缺陷能级的方法及装置
CN111884588A (zh) * 2020-07-28 2020-11-03 上海大学 硅基特定光伏器件界面态的测量方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342563A (ja) * 1989-07-10 1991-02-22 Agency Of Ind Science & Technol 半導体評価装置
US5047713A (en) * 1990-08-09 1991-09-10 Semitex Co., Ltd. Method and apparatus for measuring a deep impurity level of a semiconductor crystal
US5521839A (en) * 1993-09-02 1996-05-28 Georgia Tech Research Corporation Deep level transient spectroscopy (DLTS) system and method
US6057701A (en) * 1998-03-26 2000-05-02 Kolev; Plamen Vassilev Constant resistance deep level transient spectroscopy (CR-DLTS) system and method, averging methods for DLTS, and apparatus for carrying out the methods
JP2002071600A (ja) * 2000-08-29 2002-03-08 Rigaku Corp 光照射式の熱電気測定装置の試料組立体
EP1429129A1 (en) * 2002-12-12 2004-06-16 Rigaku Corporation Temperature correction method for thermal analysis apparatus and thermal analysis apparatus
JP2005317562A (ja) * 2004-04-26 2005-11-10 Komatsu Electronic Metals Co Ltd 不純物金属濃度測定の方法
CN101620990A (zh) * 2009-07-17 2010-01-06 西安电子科技大学 一种减少4H-SiC中本征深能级缺陷的方法
WO2012173173A1 (ja) * 2011-06-17 2012-12-20 株式会社Sumco 半導体試料中の金属汚染評価方法および半導体基板の製造方法
JP6061017B1 (ja) * 2015-12-17 2017-01-18 株式会社Sumco 半導体エピタキシャルウェーハの汚染評価方法およびそれを用いたエピタキシャル成長装置の汚染評価方法
JP2017191800A (ja) * 2016-04-11 2017-10-19 株式会社Sumco シリコン試料の炭素濃度測定方法、シリコン単結晶インゴットの製造方法、シリコン単結晶インゴットおよびシリコンウェーハ
CN108196178A (zh) * 2017-12-28 2018-06-22 电子科技大学 一种表面陷阱能级分布的测量装置及光电导分析方法
CN109061429A (zh) * 2018-06-22 2018-12-21 北京工业大学 一种利用瞬态电压响应表征GaN HEMT器件中陷阱参数的方法
CN109639237A (zh) * 2018-12-14 2019-04-16 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 基于深能级瞬态谱的多结太阳电池缺陷检测方法
CN110907792A (zh) * 2019-11-28 2020-03-24 湘潭大学 一种DLTS结合DLOS确定GaN辐照缺陷能级的方法及装置
CN111884588A (zh) * 2020-07-28 2020-11-03 上海大学 硅基特定光伏器件界面态的测量方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HfO_2/SrTiO_3氧化物场效应晶体管的深能级瞬态谱测试方法研究;肖化宇等;《电子测量技术》;20200508(第09期);正文全文 *
HfO2/SrTiO3氧化物场效应晶体管的深能级瞬态谱测试方法研究;肖化宇 等;《电子测量技术》;20200508;第43卷(第9期);正文全文 *
基于深能级瞬态谱的深能级中心的仿真;陆绮荣 等;《计算机应用》;20110630;第31卷;正文全文 *
氧化物MIS结构界面缺陷的深能级瞬态谱测试方法研究;肖化宇;《中国优秀博硕士学位论文全文数据库(硕士)》;20200715(第7期);正文全文 *

Also Published As

Publication number Publication date
CN112786472A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
Piskorski et al. The methods to determine flat-band voltage V FB in semiconductor of a MOS structure
Lin et al. The Fermi-level efficiency method and its applications on high interface trap density oxide-semiconductor interfaces
US8552754B2 (en) Method of testing reliability of semiconductor device
CN112786472B (zh) 一种介电温度系数修正的深能级瞬态谱测试方法
Wilson et al. The present status and recent advancements in corona-Kelvin non-contact electrical metrology of dielectrics for IC-manufacturing
CN113447788A (zh) 一种碳化硅mosfet瞬态热测试方法及装置
Przewlocki et al. The inflection point of the capacitance-voltage, C (VG), characteristic and the flat-band voltage of metal-oxide-semiconductor structures
CN109901038B (zh) 一种用于绝缘栅型hemt的栅介质层陷阱态测定方法
CN109116209A (zh) 一种氧化硅-硅界面态密度和俘获界面的测试方法
US6207468B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
Paul et al. Fast CV method to mitigate effects of deep levels in CIGS doping profiles
Koukab et al. An improved high frequency CV method for interface state analysis on MIS structures
CN109085486B (zh) 一种半导体-绝缘体界面态密度和俘获截面的测试方法
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
Triendl et al. Evaluation of interface trap characterization methods in 4H-SiC metal oxide semiconductor structures over a wide temperature range
JP5817236B2 (ja) 半導体試料中の金属汚染評価方法および半導体基板の製造方法
Dalcanale et al. Noise analysis of the leakage current in time-dependent dielectric breakdown in a GaN SLCFET
Stradiotto et al. On the fly characterization of charge trapping phenomena at GaN/dielectric and GaN/AlGaN/dielectric interfaces using impedance measurements
Degraeve et al. On the Electrical Characterization of High-ĸ Dielectrics
Schmitz et al. Leakage current correction in quasi-static CV measurements
EP3407076B1 (fr) Procede de caracterisation electrique de transistor mos sur soi
KR102098288B1 (ko) 반도체 재료의 도핑농도 측정방법 및 이를 이용한 컴퓨터 프로그램을 기록한 기록매체
Uren et al. An improved technique for the evaluation of surface Fermi energy in metal-oxide-semiconductor capacitors
Felnhofer et al. Photocurrent measurements for oxide charge characterization of high-κ dielectric metal oxide semiconductor capacitors
Madia et al. Saturation Photo-Voltage Methodology for Semiconductor/Insulator Interface Trap Spectroscopy

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant