CN112765081A - 接口控制方法、装置和电子设备 - Google Patents

接口控制方法、装置和电子设备 Download PDF

Info

Publication number
CN112765081A
CN112765081A CN202110103294.0A CN202110103294A CN112765081A CN 112765081 A CN112765081 A CN 112765081A CN 202110103294 A CN202110103294 A CN 202110103294A CN 112765081 A CN112765081 A CN 112765081A
Authority
CN
China
Prior art keywords
level
interface
impedance
impedance circuit
external device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110103294.0A
Other languages
English (en)
Inventor
许贻勇
何军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Priority to CN202110103294.0A priority Critical patent/CN112765081A/zh
Publication of CN112765081A publication Critical patent/CN112765081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Abstract

本申请公开了一种接口控制方法、装置和电子设备，属于电子设备领域。所述方法包括：监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值，从而能够避免外设的功能失效。

Description

接口控制方法、装置和电子设备
技术领域
本申请属于电子设备技术领域，具体涉及一种接口控制方法、装置和电子设备。
背景技术
电子设备里面的很多模块都需要使用中央处理器(Central Processing Unit,CPU)的通用型输入输出(General-purpose input/output，GPIO)接口作为输入或者输出口，而这些GPIO作为输入或者输出口时，其输入输出阻抗R1都是固定不变的，且上拉电源基本都是固定的1.8V电压。
相关技术中，使用GOIO接口的外设的电子元器件随着使用时间的增加，其对地的等效阻抗Rgnd会降低，当这个等效阻抗Rgnd低到一定程度时，使得GPIO上的电平无法满足GPIO或者外设的有效电平，从而导致该外设的功能失效。
发明内容
本申请实施例的目的是提供一种接口控制方法、装置和电子设备，能够解决GPIO上的电平无法满足GPIO或者外设的有效电平，导致该外设的功能失效的问题。
为了解决上述技术问题，本申请是这样实现的：
第一方面，本申请实施例提供了一种接口控制方法，该方法包括：
监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；
在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
第二方面，本申请实施例提供了一种接口控制装置，该装置包括：
检测模块，用于监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；
调整模块，用于在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
第三方面，本申请实施例提供了一种电子设备，该电子设备包括处理器、存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第一方面所述的方法的步骤。
第四方面，本申请实施例提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第一方面所述的方法的步骤。
第五方面，本申请实施例提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现如第一方面所述的方法。
在本申请实施例中，通过监测第一接口的第一电平，在第一接口与第一外界设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，确定所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值，从而能够满足GPIO或者外设的有效电平，避免外设的功能失效。
附图说明
图1是本申请实施例提供的接口控制方法的一种流程示意图；
图2是本申请实施例提供的接口控制电路的一种结构示意图；
图3是本申请实施例提供的接口控制装置的一种结构示意图；
图4是本申请实施例提供的一种电子设备结构示意图；
图5为实现本申请实施例的一种电子设备的硬件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的接口控制方法进行详细地说明。
如图1、图2所示，本发明实施例提供了一种接口控制方法，该方法的执行主体可以为电子设备，具体地，可以是电子设备的中央处理器(CPU)，所述方法包括：
步骤S101、所述第一接口的第一电平；其中，所述第一接口为通用输入输出接口。
如图2所示，本发明实施例在每个通用输入输出(GPIO)接口都增加一个检测电路用于监测各GPIO的电平。所述检测电路可以为模拟数字转换器(Analog-to-digitalconverter，ADC)检测电路。
CPU在监测到第一接口开启使用后，通过设置在所述第一接口的检测模块，获取所述第一接口的第一电平。
步骤S102、在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
CPU在监测到第一接口开启使用后，根据所述第一接口连接的第一外接设备，获取所述第一外接设备对应的电平阈值。
应理解的是，所述电平阈值可以由所述第一外接设备的制造商根据实际的需要进行设定，用于确保所述第一外接设备在接入到所述第一接口后能够正常使用。
在一种实施方式中，所述电平阈值为第二电平和第三电平的和；其中，所述第二电平为所述第一外接设备使用所述第一接口的有效高电平Ven，所述第三电平为预设的与所述第一外接设备对应的余量电平V1，所述第二电平和第三电平可基于第一接口设定，也可基于第一外接设备设定。可见，所述电平阈值＝Ven+V1。
如图2所示，本发明实施例在每个GPIO接口设置了可调节的输入输出阻抗电路，即在第一接口设置了第一阻抗电路。CPU可以在所述输入输出阻抗电路的调整范围内对电路进行调整以获取期望的阻抗值。其中，所述输入输出阻抗电路的电路结构可根据实际的需要进行设定，可以设置为包括如图2所示的由多个阻抗进行串并联组成的电路，也可以设置为包括可在一定阻抗值范围变动的可调节阻抗。
应理解的是，如图2所示，所述第一电平＝电源电平*Rgnd/(Ri+Rgnd)，所述Ri为所述第一接口的第一阻抗电路的阻抗值，所述Rgnd为与第一接口连接的第一外接设备对应的等效的第二阻抗的阻抗值。可见，通过调整所述第一阻抗电路，改变其阻抗值，可调整所述第一电平。
CPU将获取到的第一电平与所述第一外接设备的电平阈值进行比较，判断所述第一电平是否满足所述第一外接设备的正常使用。若所述第一电平大于等于所述电平阈值，则判定所述第一电平满足所述第一外接设备的正常使用；若所述第一电平小于所述电平阈值，则判定所述第一电平无法满足所述第一外接设备的正常使用，需要对所述第一接口的第一阻抗电路进行调整，通过调整所述第一阻抗电路的阻抗值，调整所述第一接口的第一电平，以使调整后的第一电平满足所述第一外接设备的正常使用。
由以上本发明实施例提供的技术方案可见，本发明实施例通过监测第一接口的第一电平,根据预设的所述第一接口的第一阻抗电路的调整策略，确定所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值，从而能够满足GPIO或者外设的有效电平，避免外设的功能失效。
基于上述实施例，进一步的，所述第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值。
在确保第一电平满足第一外接设备在第一接口的正常使用的情况下，过高的第一电平会导致GPIO的漏电。为了尽可能得减少漏电，需要将所述第一电平控制在等于或者稍高于所述电平阈值。可见，在调整第一阻抗电路时，可以在满足所述第一电平大于等于电平阈值的情况下，使所述第一阻抗电路的阻抗值尽可能得最大化，从而使所述第一电平尽可能得最小化。
对所述第一阻抗电路的调整策略有多种，可以在所述第一阻抗电路的调整范围内由小到大逐次提高或由大到小逐次减小；也可以先确定一种默认阻抗电路，再根据监测到的第一电平与电平阈值的比较结果，确定对所述第一阻抗电路的调整方向。
在一种实施方式中，在所述第一接口开启使用的情况下，在第一阻抗电路的调整范围内，按照阻抗值由小到大的顺序，依次调整所述第一阻抗电路，并在监测到所述第一电平小于第一外接设备对应的电平阈值时，将上一次调整的第一阻抗电路作为初始的第一阻抗电路。
若所述第一阻抗电路采用如图2所示的电路结构，将多个阻抗并行排列，则CPU在监测到第一接口开启使用时，可根据所述多个阻抗由小到大的排列顺序，例如所述排列顺序为{R1、R2、R3……}，由小到大依次选择一个阻抗作为第一阻抗电路，并分别监测第一电平与电平阈值的比较结果。在选择阻抗Rn作为第一阻抗电路时，若监测到第一电平小于电平阈值，则将上一次选择的阻抗Rn-1作为初始的第一阻抗电路。
CPU在第一接口的使用过程中，通过所述第一接口的检测电路持续监测所述第一电平。若CPU监测到所述第一电平小于电平阈值，则再次调整所述第一阻抗电路，减小所述第一阻抗电路的阻抗值，使第一电平恢复到大于等于所述电平阈值的水平。
由以上本发明实施例提供的技术方案可见，本发明实施例通过使第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值；并在所述第一接口开启使用时，通过由小到大调整所述第一阻抗电路得到初始的第一阻抗电路,从而能够在满足GPIO或者外设的有效电平，避免外设的功能失效情况下，减少第一接口的漏电。
需要说明的是，本申请实施例提供的接口控制方法，执行主体可以为接口控制装置，或者该接口控制装置中的用于执行加载接口控制的方法的控制模块。本申请实施例中以接口控制装置执行加载接口控制的方法为例，说明本申请实施例提供的接口控制的方法。
如图3所示，本申请实施例提供了一种接口控制装置，所述装置包括：检测模块301和调整模块302。
所述检测模块301用于监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；所述调整模块302用于在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
由以上本发明实施例提供的技术方案可见，本发明实施例通过监测第一接口的第一电平,在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整第一阻抗电路的阻抗值，以使所述第一电平大于等于所述电平阈值，从而能够满足GPIO或者外设的有效电平，避免外设的功能失效。
进一步的，所述第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值。
进一步的，所述调整策略包括：
在所述第一接口开启使用的情况下，在第一阻抗电路的调整范围内，按照阻抗值由小到大的顺序，依次调整所述第一阻抗电路，并在监测到所述第一电平小于第一外接设备对应的电平阈值时，将上一次调整的第一阻抗电路作为初始的第一阻抗电路。
进一步的，所述电平阈值为第二电平和第三电平的和；其中，所述第二电平为所述第一外接设备使用所述第一接口的有效高电平，所述第三电平为预设的与所述第一外接设备对应的余量电平。
由以上本发明实施例提供的技术方案可见，本发明实施例通过使第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值；并在所述第一接口开启使用时，通过由小到大调整所述第一阻抗电路得到初始的第一阻抗电路，从而能够在满足GPIO或者外设的有效电平，避免外设的功能失效的情况下，减少第一接口的漏电。
本申请实施例中的接口控制装置可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personaldigital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(NetworkAttached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的接口控制装置可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
本申请实施例提供的接口控制装置能够实现图1至图2的方法实施例中接口控制装置实现的各个过程，为避免重复，这里不再赘述。
可选的，如图4所示，本申请实施例还提供一种电子设备400，包括处理器410，存储器409，存储在存储器409上并可在所述处理器410上运行的程序或指令，该程序或指令被处理器410执行时实现上述接口控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
需要注意的是，本申请实施例中的电子设备包括上述所述的移动电子设备和非移动电子设备。
图5为实现本申请实施例的一种电子设备的硬件结构示意图。
该电子设备500包括但不限于：射频单元501、网络模块502、音频输出单元503、输入单元504、传感器505、显示单元506、用户输入单元507、接口单元508、存储器509、以及处理器510等部件。
本领域技术人员可以理解，电子设备500还可以包括给各个部件供电的电源(比如电池)，电源可以通过电源管理系统与处理器510逻辑相连，从而通过电源管理系统实现管理充电、放电、以及功耗管理等功能。图5中示出的电子设备结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置，在此不再赘述。
其中，所述处理器510用于监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；在所述第一接口与第一外接设备连接的情况下，根据所述预设的第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
由以上本发明实施例提供的技术方案可见，本发明实施例能够满足GPIO或者外设的有效电平，避免外设的功能失效。
本申请实施例还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述接口控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。
本申请实施例另提供了一种芯片，所述芯片包括处理器和通信接口，所述通信接口和所述处理器耦合，所述处理器用于运行程序或指令，实现上述接口控制方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
应理解，本申请实施例提到的芯片还可以称为系统级芯片、系统芯片、芯片系统或片上系统芯片等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外，需要指出的是，本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种接口控制方法，其特征在于，包括：
监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；
在所述第一接口与第一外接设备连接的情况下，根据预设的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
2.根据权利要求1所述的方法，其特征在于，所述第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值。
3.根据权利要求1所述的方法，其特征在于，所述调整策略包括：
在所述第一接口开启使用的情况下，在第一阻抗电路的调整范围内，按照阻抗值由小到大的顺序，依次调整所述第一阻抗电路，并在监测到所述第一电平小于第一外接设备对应的电平阈值时，将上一次调整的第一阻抗电路作为初始的第一阻抗电路。
4.根据权利要求1所述的方法，其特征在于，所述电平阈值为第二电平和第三电平的和；其中，所述第二电平为所述第一外接设备使用所述第一接口的有效高电平，所述第三电平为预设的与所述第一外接设备对应的余量电平。
5.一种接口控制装置，其特征在于，包括：
检测模块，用于监测第一接口的第一电平；其中，所述第一接口为通用输入输出接口；
调整模块，用于在所述第一接口与第一外接设备连接的情况下，根据预防的所述第一接口的第一阻抗电路的调整策略，调整所述第一阻抗电路的阻抗值，以使所述第一电平大于等于第一外接设备对应的电平阈值。
6.根据权利要求5所述的装置，其特征在于，所述第一阻抗电路的阻抗值为，在所述第一电平大于等于所述电平阈值的情况下，所述第一阻抗电路的最大阻抗值。
7.根据权利要求5所述的装置，其特征在于，所述调整策略包括：
在所述第一接口开启使用的情况下，在第一阻抗电路的调整范围内，按照阻抗值由小到大的顺序，依次调整所述第一阻抗电路，并在监测到所述第一电平小于第一外接设备对应的电平阈值时，将上一次调整的第一阻抗电路作为初始的第一阻抗电路。
8.根据权利要求5所述的装置，其特征在于，所述电平阈值为第二电平和第三电平的和；其中，所述第二电平为所述第一外接设备使用所述第一接口的有效高电平，所述第三电平为预设的与所述第一外接设备对应的余量电平。
9.一种电子设备，其特征在于，包括处理器，存储器及存储在所述存储器上并可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求1-4任一所述的接口控制方法的步骤。
10.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求1-4任一所述的接口控制方法的步骤。
CN202110103294.0A 2021-01-26 2021-01-26 接口控制方法、装置和电子设备 Pending CN112765081A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110103294.0A CN112765081A (zh) 2021-01-26 2021-01-26 接口控制方法、装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110103294.0A CN112765081A (zh) 2021-01-26 2021-01-26 接口控制方法、装置和电子设备

Publications (1)

Publication Number Publication Date
CN112765081A true CN112765081A (zh) 2021-05-07

Family

ID=75705702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110103294.0A Pending CN112765081A (zh) 2021-01-26 2021-01-26 接口控制方法、装置和电子设备

Country Status (1)

Country Link
CN (1) CN112765081A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
JP2000209078A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 半導体装置
KR20100074384A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 집적회로의 입출력 장치
KR20130068354A (ko) * 2011-12-15 2013-06-26 삼성전자주식회사 채널 전환 장치, 임피던스 측정 시스템, 및 그 제어 방법
CN103248332A (zh) * 2012-02-06 2013-08-14 横河电机株式会社 控制电路及方法、阻抗调整电路及方法、阻抗自动调整电路及方法、无线电收发电路及方法
CN106451621A (zh) * 2016-10-11 2017-02-22 珠海市魅族科技有限公司 一种充电系统、快速充电保护装置及方法
CN108123519A (zh) * 2018-01-02 2018-06-05 联想(北京)有限公司 电源转接设备及其控制方法、装置和供电系统
CN109087673A (zh) * 2018-08-01 2018-12-25 灿芯半导体(上海)有限公司 Ddr接口电路用自动调整参考电平vref的方法
CN109245244A (zh) * 2018-11-13 2019-01-18 Oppo（重庆）智能科技有限公司 充电电路、充电处理方法、电子设备及存储介质
CN209417102U (zh) * 2019-01-10 2019-09-20 昆山龙腾光电有限公司 一种测试治具
CN110277813A (zh) * 2019-06-13 2019-09-24 华为技术有限公司 可折叠的电子设备
WO2020259700A1 (zh) * 2019-06-28 2020-12-30 Oppo广东移动通信有限公司 异常检测方法及设备、存储介质

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
JP2000209078A (ja) * 1999-01-14 2000-07-28 Fujitsu Ltd 半導体装置
KR20100074384A (ko) * 2008-12-24 2010-07-02 주식회사 하이닉스반도체 반도체 집적회로의 입출력 장치
KR20130068354A (ko) * 2011-12-15 2013-06-26 삼성전자주식회사 채널 전환 장치, 임피던스 측정 시스템, 및 그 제어 방법
CN103248332A (zh) * 2012-02-06 2013-08-14 横河电机株式会社 控制电路及方法、阻抗调整电路及方法、阻抗自动调整电路及方法、无线电收发电路及方法
CN106451621A (zh) * 2016-10-11 2017-02-22 珠海市魅族科技有限公司 一种充电系统、快速充电保护装置及方法
CN108123519A (zh) * 2018-01-02 2018-06-05 联想(北京)有限公司 电源转接设备及其控制方法、装置和供电系统
CN109087673A (zh) * 2018-08-01 2018-12-25 灿芯半导体(上海)有限公司 Ddr接口电路用自动调整参考电平vref的方法
CN109245244A (zh) * 2018-11-13 2019-01-18 Oppo（重庆）智能科技有限公司 充电电路、充电处理方法、电子设备及存储介质
CN209417102U (zh) * 2019-01-10 2019-09-20 昆山龙腾光电有限公司 一种测试治具
CN110277813A (zh) * 2019-06-13 2019-09-24 华为技术有限公司 可折叠的电子设备
WO2020259700A1 (zh) * 2019-06-28 2020-12-30 Oppo广东移动通信有限公司 异常检测方法及设备、存储介质

Similar Documents

Publication Publication Date Title
US9665166B2 (en) Method for adjusting shutdown threshold voltage, startup method, and electronic devices thereof
US10963028B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
CN112325458B (zh) 空调控制方法、计算机装置以及计算机可读存储介质
EP3416273B1 (en) Power supply circuit for load, and terminal
CN103988147A (zh) 在活动工作负荷期间动态进入低功率状态
WO2018048550A1 (en) Clock control based on voltage associated with a microprocessor
CN114123114A (zh) 泄放电路的控制方法及装置、泄放器件及电子设备
US20180121295A1 (en) Backup Optimization Based Dynamic Resource Feedback
CN116031972A (zh) 充电芯片的参数调整方法、电子设备及存储介质
US9570922B2 (en) Charging method and electronic device
US10146726B2 (en) Motherboard and electronic device using the same
CN112713629A (zh) 充电方法、装置及电子设备
CN112765081A (zh) 接口控制方法、装置和电子设备
CN110690866A (zh) 降低功率放大器功耗的处理方法、装置及终端
CN112039064A (zh) 一种基于供电系统的控制方法及相关装置
CN111697556A (zh) 电气设备的运行控制方法及终端设备
US11755094B2 (en) Wide range power mechanism for over-speed memory design
CN114978229A (zh) 射频控制方法、装置及电子设备
CN114567034A (zh) 电池充放电模块的控制方法、装置、终端及存储介质
CN108736082B (zh) 提高终端电池续航能力的方法、装置、设备及存储介质
CN112290639A (zh) 一种充电接口电路和电子设备
CN108292149B (zh) 用于提高计算系统在被对接时的性能的功率递送架构
KR20070059839A (ko) 임베디드 리눅스 시스템에서 전력 관리 방법 및 장치
CN115277930A (zh) 供电方法、装置及电子设备
CN117412326A (zh) 接口通信方法、装置、电子设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination