CN112764987B - 芯片监控信号的自动生成方法 - Google Patents

Abstract

本发明提供了一种芯片监控信号的自动生成方法，对芯片层次结构进行分析，提取内部监控信号，并生成监控信号列表；对所述监控信号进行整理和归档记录；修改对应模块的RTL代码，生成与所述监控信号相关联的端口。本发明通过对芯片模块的分析自动生成芯片监控信号，生成RTL设计代码的过程避免了人为错误，提高了芯片开发效率。

Description

芯片监控信号的自动生成方法

技术领域

本发明属于芯片设计领域，特别涉及一种芯片监控信号的自动生成方法。

背景技术

监控信号已经成为芯片设计开发中必不可少的要素。引入监控信号可对芯片内部指定信号进行观测。通过所述监控信号，可以在流片时对芯片内部问题和缺陷进行快速有效分析和定位，对于了解芯片内部运行情况，帮助芯片提高质量，提高良率至关重要。然而传统的设计开发方法都是针对设计本身的需求，由对应模块的设计者亲自手动整理和归档监控信号，并修改对应的RTL设计，将监控信号由该模块从芯片中逐层引出，并在顶层汇总控制之后由芯片监控端口输出。由于芯片整体结构非常复杂，待监控信号和模块都很多，而且大部分工作几乎都靠手动完成，既费时耗力，又无法避免人为设计和整理监控信号的错误，效率和质量都得不到保证。

发明内容

本发明的目的在于一种芯片监控信号的自动生成方法，以自动整理输出芯片每个模块的监控信号。所述一种芯片监控信号的自动生成方法包括：

对芯片层次结构进行分析，提取内部监控信号，并生成监控信号列表；

对所述监控信号进行整理和归档记录；

修改对应模块的RTL代码，生成与所述监控信号相关联的端口。

优选地，在对芯片层次结构进行分析之前，方法还包括：

采用预设模板定义芯片层次结构，所述层次结构指定每个子层次模块通过父层次模块逐层到达芯片顶层的路径。

优选地，所述对芯片层次结构进行分析，进一步包括：

指定每个所述层次结构的每个模块的RTL路径和指定待监控模块和对应的RTL路径，采用脚本工具扫描所述模板中定义的待监控模块的RTL代码。

优选地，所述修改对应模块的RTL代码，进一步包括：

所述模板中指定需要生成监控信号的模块和需要生成的监控信号输出数量。

优选地，所述修改对应模块的RTL代码，进一步包括：

利用脚本工具修改RTL代码文件，保留原有功能并添加自动生成监控信号的RTL代码。

优选地，所述修改对应模块的RTL代码，生成与所述监控信号相关联的端口，进一步包括：

生成监控信号矢量和选通控制，生成选通输入信号端口和监控输出信号端口将选通后的监控信号输出到对应端口；

利用预先定义的层次关系，修改已生成选通输入信号端口和监控输出信号端口模块的上一层模块的RTL代码，产生对应选通输入信号端口和监控输出信号端口，并修改模块实例化调用，将对应选通输入信号端口和监控输出信号端口连接到上一层模块。

优选地，方法进一步包括，利用上述步骤修改其他待监控模块的RTL代码，直到将所有待监控模块的选通输入信号端口和监控输出信号端口输出到芯片顶层模块。

优选地，所述将所有待监控模块的选通输入信号端口和监控输出信号端口输出到芯片顶层模块之后，进一步包括：

修改芯片顶层RTL代码，生成模块监控信号选择控制，将选通模块的监控信号输出到监控端口，同时将所有选通信号连接到对应控制寄存器，并记录每个模块的对应选择控制。

优选地，方法还包括，将某些模块分组之后，首先对芯片内的某个层次模块先进行汇聚选通，再将同一组内的监控模块信号传递到顶层模块，再次汇聚选通最终输出到芯片观测端口。

优选地，所述对芯片内的某个层次模块先进行汇聚选通，进一步包括：

在模板文件中添加指定每个生成监控信号的模块到达的分组汇聚层，以及经该分组汇聚层到达顶层的路径，或者将每个汇聚层作为顶层，生成从所有模块到所有汇聚层的信号归档记录和RTL代码。

相比于现有技术，本发明具有以下优点：

本发明的方案在生成RTL设计代码时最大限度地避免人为错误，同时可以整理输出每个模块的监控信号，并在顶层的对应模块的输出选择控制信息，方便调试查询。整个过程快速迭代、高效收敛，使得芯片开发效率得以显著提高。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获取。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图是本发明的某些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

图1示出了根据本发明的芯片监控信号的自动生成方法的流程图。

图2示出了根据本发明的一个实现示例的结构图。

图3示出了根据本发明的多组监控信号实现示例的结构图。

图4示出了根据本发明的另一实现示例的结构图。

图5示出了根据图4示例的不同组中的模块0的层次结构示意图。

图6示出了根据图4示例的不同组中的模块1的层次结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例，都属于本发明保护的范围。

本发明给出了一种芯片监控信号的自动生成方法及其设计流程，在给定简单而易于维护的基本信息之后，利用脚本对该基本信息进行提取，并对指定模块的RTL代码进行分析，自动生成监控信号记录并归档，同时修改该RTL代码，生成对应的监控信号控制逻辑、控制输入端口和监控信号输出端口。通过以上过程依次对整个芯片的RTL代码逐层迭代，直到整理归档出所有生成的芯片内部监控信号与对应模块的列表，同时生成最终包含监控信号的所有模块，以及由这些模块传递到顶层模块的所有模块(包括顶层模块)的修改后的RTL代码。

具体的实现流程如图1所示，在指定的模板中定义指定的层次结构，然后指定每个层次结构中每个模块的RTL代码路径，以及需要生成监控信号模块的标记。所述芯片层次结构可采用excel表模板定义，也可采用其他形式的模板进行定义。由于只需要指定生成监控信号的模块和所有包含该模块的所有层次，所以层次结构的定义简单明晰，易于人工维护，而且也可以从已有设计中获取预先存储的层次结构直接利用。例如，表1为一个层次结构示意表。提取出的基本信息包括需要生成监控信号的模块Module0和Module1，其中每个层次结构都指定了对应的RTL代码路径。指定Module0的RTL代码路径为Module0.v，并且需要在Module0内生成一组n选1输出的监控信号。其中n为需要选择的最大信号数量，可预先由脚本参数传入指定，或者在分析监控信号后设置。如果监控信号输出数量为m，则需要m组监控信号。Module0的监控信号依次穿过Hir0M0、Hir1M0……HiriM0到达芯片顶层，而Hir0M0、Hir1M0……HiriM0对应的RTL代码文件分别为Hir0M0.v、Hir1M0.v……HiriM0.v。实际操作中，这些文件放置于不同位置，只需要指定包括路径的文件名即可。类似地，指定Module1的RTL代码路径为Module1.v，并且需要在Module1内生成一组或多组n选1输出的监控信号，并且Module1的监控信号依次穿过Hir0M1、Hir1M1……、HirjM1到达芯片顶层。相应地，Hir0M1、Hir1M1……、HirjM1对应的RTL代码文件为Hir0M1.v、Hir1M1.v……、HirjM1.v。

子层次	父层次	RTL路径	监控生成	监控信号输出数量
					Module0		Module0.v	Yes	1
	Hir0M0	Hir0M0.v	No
						Hir1M0	Hir1M0.v	No
	…………	…………	No
						HiriM0	HiriM0.v	No
Module1		Module1.v	Yes	1
						Hir0M1	Hir0M1.v	No
	Hir1M1	Hir1M1.v	No
						…………	…………	No
	HirjM1	HirjM1.v	No

表1

本领域技术人员应当理解，表1仅为示意列表。在具体实现中，可采用任何具有类似信息的模板，只需要提供配合脚本工作的某些必要信息。

如图1所示，本发明用于芯片监控信号的自动生成方法和设计流程主要包括以下步骤：

步骤S1：开始。

步骤S2：在预设模板中进行层次结构的定义。

所述层次结构的定义主要指定需要生成监控信号的每个子层次模块如何通过父层次模块逐层到达芯片顶层。例如，表1简单地指定了需要生成监控信号的一个子层次模块Module0通过逐层父层次模块Hir0M0、Hir1M0……HiriM0到达芯片顶层。

步骤S3：在所述模板中指定每个模块的RTL代码路径。

在指定所述RTL代码路径之后，脚本工具修改每个父层次模块Hir0M0、Hir1M0……HiriM0对应的这些RTL代码文件Hir0M0.v、Hir1M0.v……HiriM0.v并存储，保留原有功能不变并添加自动生成监控信号的RTL代码。

步骤S4：在所述模板中指定需要生成监控信号的模块和需要生成的监控信号输出数量。

其中监控信号输出数量指定每个模块可以生成的监控信号选择控制组数量，每个模块内的每一组监控信号选择控制都对完全相同的信号进行选择控制输出，最后到达芯片顶层对应的指定监控信号输出数量；

步骤S5：脚本工具分析所述模板，并选择第一个监控模块进行分析。

具体地可采用脚本语言编写一个实现excel文件模板分析及修改、RTL文件分析及修改的工具，利用工具扫描excel文件模板中定义的待监控模块的RTL代码。

步骤S6：脚本工具分析当前选择的监控模块的RTL代码文件，获取当前监控模块的监控信号列表。

例如，第一个监控模块可为Module0.v。获取Module0.v的RTL代码文件，并获取Module0.v的监控信号列表。其中，可利用多种方式获取监控信号列表，包括在设计过程中，在对应信号的注释部分加入关键字，例如“MON0”表示待监控第0个信号。依次类推，将该模块中所有信号标记出来，也可以直接根据脚本将所有信号逐一排列，按顺序给出监控选择序号，并进行整理归档记录。

步骤S7：脚本工具修改第一个监控模块的RTL代码，并生成新的RTL代码。代码修改过程如下：

a)在端口声明中加入监控选择控制输入端口和监控输出端口。

b)添加输出选择控制功能，所述输出选择控制功能包括对监控选择控制输入的值进行判断，在输入的值等于对应序号值时，将该序号对应的监控信号选择输出到监控输出端口。所述输出选择控制功能还包括实现n路监控信号选1输出的一段RTL代码。输出选择控制功能简化了脚本自动实现。

c)如果需要生成多组监控信号输出，类似地，在端口声明中加入多组监控选择控制输入端口和多组监控输出端口，同时添加多组输出选择即控制功能，重复利用不同监控选择控制输入将n路待监控信号选1输出到对应的不同监控输出端口。

通过上述过程，即完成需要生成监控信号的模块的RTL修改，最后存储修改后的RTL代码。

步骤S8：上移一层。即从当前层次进入其父层次。

步骤S9：判断是否到达芯片顶层，如果不是芯片顶层，执行步骤S9.1；如果已经到达芯片顶层，执行步骤S10；

步骤S9.1：查找此父层次模块的RTL代码文件，修改对应的RTL代码，在端口声明中添加监控选择控制输入端口和监控输出端口，同时修改对应监控模块的实例化部分，将新添加的端口连接到该对应监控模块的实例化部分中，完成之后将RTL代码进行存储并返回执行步骤8。

步骤S10：进入顶层模块，修改顶层模块的RTL代码文件，将对应监控模块的监控输出信号加入模块选择控制的输入信号中，同时将对应监控模块监控选择控制输入端口连接到对应控制寄存器对应的信号。

步骤S11：判断是否是最后一个需要生成监控信号的模块，如果不是，执行S11.1；如果是，执行S12。

步骤S11.1：选择需要生成监控信号的下一个监控模块，返回步骤S6。

步骤S12：在获取所有生成监控信号的所有模块列表和对应选择序号之后，将所生成的信息归档存储。

步骤S13：修改顶层模块的RTL代码文件，将模块选择控制连接到对应寄存器控制信号上，并将选通后的监控信号连接到对应的监控端口上，存储修改后的RTL代码。

步骤S14：方法结束。

上述方法从第一个模块的RTL代码文件开始，首先生成对监控信号的整理归档记录，然后自动修改并生成对应的监控信号的监控功能，然后逐层上移，修改对应的每个父层次模块的RTL代码文件，依次类推，直到将第一个模块的监控选择控制输入端口和监控输出端口接入到芯片的顶层模块中的控制寄存器，同时将第一个模块加入顶层模块的监控模块选择列表中，并给出对应的选择控制序号“0”。对后续每个监控模块，重复上述过程，直到所有模块都被加入顶层模块的监控模块选择列表中，并给出对应选择控制序号。

最后，将顶层模块添加到监控模块归档记录，同时修改顶层模块的RTL代码，生成所有监控模块的监控信号选择控制信息，将模块选择控制信号连接到对应的控制寄存器，并将选择输出后的监控信号连接到顶层模块的监控端口。

信号监控的作用是将每个待监控模块中的监控信号通过寄存器可控制的方式在芯片的端口上观测对应的信号。但是由于芯片资源的限制，不可能将所有监控信号输出芯片的端口上，所以需要通过两级选择控制，将有限的资源选择输出到观测端口上，第一级的选择控制在指定模块中将监控信号选择并输出，第二级的选择控制在芯片顶层将每个模块汇聚到顶层的监控信号选择并输出。

在资源允许的情况下，可以同时监控多个信号。这对芯片问题的分析和解决通常更有帮助，可以帮助理解芯片内部不同模块和不同信号之间的发生情况。所以利用同样的方法也可以生成完全相同的多组两个级别的选择控制并输出到多个端口，利用选择控制同时观测多个监控信号。

在可选的过程中，步骤S2，S3和S4的顺序可以互换。步骤S6或步骤S12可不需要。可选地，对于简单的层次结构，步骤S9或S11可不需要。

图2示出了一个具体实现示例。两个监控模块是模块0和模块1，其中模块0的监控信号经过对应的层0、层1、…、层i接入到芯片顶层，模块1的监控信号经过对应的层0、层1、…、层j接入到芯片顶层。在该生成实例中，在模块0内生成对应的监控信号MON0、MON1、MON2、…、MONn(MON0-MONn仅为示意名，对应于设计中的每个真实的监控信号)的n选1选通控制逻辑，最后对应的模块0监控选择信号，模块0监控输出信号经过对应的层0、层1、…、层j接入到芯片顶层，模块0监控选择信号连接到对应的信号监控控制寄存器，模块0监控输出信号在顶层模块中接入到另一个选通控制逻辑上，该选通控制逻辑的选择控制还连接到对应的信号监控控制寄存器，同时该选通控制逻辑的输出连接到监控信号端口；同样，在模块1内生成对应的监控信号MON0、MON1、MON2、…、MONn的n选1选通控制逻辑，最后对应的模块1监控选择信号，模块1监控输出信号经过对应的层0、层1、…、层j接入到芯片顶层，模块1监控选择信号连接到对应的信号监控控制寄存器，模块1监控输出信号在顶层模块中接入到另一个选通控制逻辑上，该选通控制逻辑的选择控制也连接到对应的信号监控控制寄存器，同时该选通控制逻辑的输出连接到监控信号端口。

表2和表3为监控信号和监控模块的示意归档列表。如果要将某个模块的某个信号监控输出到芯片端口，只需要配置对应寄存器将模块选择控制选通到该模块对应的监控信号即可，例如在模块选择控制寄存器设置为1，模块1的信号选择控制器设为2时，则将模块1的监控信号MON2输出到芯片的观测端口。

信号列表	选择控制系数
		MON0	0
MON1	1
		MON2	2
…………	…………
		MONn	n

表2

模块列表	选择控制系数
		Moule0	0
Module1	1
		Module2	2
…………	…………
		Modulem	m

表3

图3示出了多组监控信号的一个实现示例。其中监控模块为模块0，模块0的监控信号经过对应的层0、层1、…、层i接入到芯片顶层。在该实现实例中，在模块0内生成对应的监控信号MON0、MON1、MON2、…、MONn(MON0-MONn仅为示意名，对应设计中的每个真实的监控信号)的多组n选1选通控制逻辑，同样对应的模块0多组监控选择信号，多组监控输出信号经过对应的层0、层1、…、层j接入到芯片顶层，多组监控选择信号连接到对应的信号监控控制寄存器，同时多组监控输出信号在顶层模块中分别接入到多组选通控制逻辑，这些选通控制逻辑的选择控制也连接到对应的信号监控控制寄存器，同时将这些选通控制逻辑的输出连接到对应的监控信号端口。

在进一步优选的实施例中，对于需要生成大量监控信号模块的情况，为避免将所有模块的监控控制信号和监控输出信号都引入到顶层模块，在将某些模块分组之后，对芯片内的某个层次模块先汇聚选通之后，再将同一组内的监控模块信号传递到顶层模块再次汇聚选通最终输出到芯片观测端口，此时生成的结构如图4所示。在图4中，模块0与模块1的内部层次结构分别在图5和6中示出。可以看出，对于多组信号监控寄存器的情况，图5和6所示的模块0与模块1分别与图2中的模块0与模块1的层次结构相同。即图2和3的实现架构同样适用于图4所示的监控信号的自动生成和设计流程，此时只需要在模板文件中添加指定每个生成监控信号的模块到达的分组汇聚层，以及经该分组汇聚层如何到达顶层，或者将每一个汇聚层作为顶层，生成从所有模块到所有汇聚层的信号归档记录和RTL代码后，再用同样的方法生成所有汇聚层到顶层的信号归档记录和RTL代码。

本领域技术人员可以理解，上述实施例中描述的模板格式和载体类型仅为举例。本领域技术人员可以根据需要而采用任一种模板格式和载体。同样地，上述示例以verilogHDL设计语言来描述该发明，但该发明实施方法不限于特定平台和语言的设计，而是包含其它类型的设计语言例如VHDL设计语言等。

本发明通过上述技术方案，所生成的RTL设计代码最大限度地避免了人为错误，同时可以整理输出每个模块的监控信号，并在顶层的对应模块的输出选择控制信息，方便调试查询。整个过程快速迭代、高效收敛，使得芯片开发效率得以显著提高。

尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种芯片监控信号的自动生成方法，其特征在于，包括：

对芯片层次结构进行分析，提取内部监控信号，并生成监控信号列表；

对所述监控信号进行整理和归档记录；

修改对应模块的RTL代码，生成与所述监控信号相关联的端口；

所述生成与所述监控信号相关联的端口，进一步包括：

生成监控信号矢量和选通控制，生成选通输入信号端口和监控输出信号端口将选通后的监控信号输出到对应端口；

利用预先定义的层次关系，修改已生成选通输入信号端口和监控输出信号端口模块的上一层模块的RTL代码，产生对应选通输入信号端口和监控输出信号端口，并修改模块实例化调用，将对应选通输入信号端口和监控输出信号端口连接到上一层模块；

利用上述修改对应模块的RTL代码、生成与所述监控信号相关联的端口的步骤修改其他待监控模块的RTL代码，直到将所有待监控模块的选通输入信号端口和监控输出信号端口输出到芯片顶层模块；

将所有待监控模块的选通输入信号端口和监控输出信号端口输出到芯片顶层模块之后，进一步包括：

修改芯片顶层RTL代码，生成模块监控信号选择控制，将选通模块的监控信号输出到监控端口，同时将所有选通信号连接到对应控制寄存器，并记录每个模块的对应选择控制。

2.根据权利要求1所述的芯片监控信号的自动生成方法，其特征在于，在所述对芯片层次结构进行分析之前，方法还包括：

采用预设模板定义芯片层次结构，所述层次结构指定每个子层次模块通过父层次模块逐层到达芯片顶层的路径。

3.根据权利要求2所述的芯片监控信号的自动生成方法，其特征在于，所述对芯片层次结构进行分析，进一步包括：

指定每个所述层次结构的每个模块的RTL路径和指定待监控模块和对应的RTL路径，采用脚本工具扫描所述模板中定义的待监控模块的RTL代码。

4.根据权利要求2所述的芯片监控信号的自动生成方法，其特征在于，所述修改对应模块的RTL代码，进一步包括：

在所述模板中指定需要生成监控信号的模块，以及需要生成的监控信号输出数量。

5.根据权利要求1所述的芯片监控信号的自动生成方法，其特征在于，所述修改对应模块的RTL代码，进一步包括：

利用脚本工具修改RTL代码文件，保留原有功能并添加自动生成监控信号的RTL代码。

6.根据权利要求1所述的芯片监控信号的自动生成方法，其特征在于，还包括，将某些模块分组之后，首先对芯片内的某个层次模块先进行汇聚选通，再将同一组内的监控模块信号传递到顶层模块，再次汇聚选通最终输出到芯片观测端口。

7.根据权利要求6所述的芯片监控信号的自动生成方法，其特征在于，所述对芯片内的某个层次模块先进行汇聚选通，进一步包括：

在模板文件中添加指定每个生成监控信号的模块到达的分组汇聚层，以及经该分组汇聚层到达顶层的路径，或者将每个汇聚层作为顶层，生成从所有模块到所有汇聚层的信号归档记录和RTL代码。

Images