CN112750876A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN112750876A
CN112750876A CN202011179539.XA CN202011179539A CN112750876A CN 112750876 A CN112750876 A CN 112750876A CN 202011179539 A CN202011179539 A CN 202011179539A CN 112750876 A CN112750876 A CN 112750876A
Authority
CN
China
Prior art keywords
layer
dam
disposed
conductive layer
voltage line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011179539.XA
Other languages
English (en)
Inventor
方琪皓
金恩惠
朴永祐
朴容焕
安新春
李圣俊
全相炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112750876A publication Critical patent/CN112750876A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了显示装置。该显示装置包括第一电源电压线、第二电源电压线、第一坝部、第二坝部以及第三坝部，第一电源电压线在非显示区域中并且包括第一导电层、在第一导电层上的第一有机层以及在第一有机层上的第二导电层，第二电源电压线在非显示区域中并且包括与第一导电层间隔开的第三导电层以及位于第一有机层上的第四导电层，第一有机层位于第三导电层上，第一坝部与第一电源电压线相邻，第二坝部与第一坝部相邻，第三坝部在第一电源电压线与第一坝部之间。第四导电层在第一电源电压线和第二坝部之间包括暴露第一有机层的上表面的开口。

Description

显示装置
相关申请的交叉引用
本申请要求于2019年10月30日向韩国知识产权局提交的第10-2019-0136897号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文。
技术领域
一个或多个实施例涉及显示装置。
背景技术
显示装置是用于可视地显示数据的装置。近来，显示装置在其对各种用途的适用性方面已经变得多样化。随着显示装置变得更薄并且重量更轻，显示装置被更广泛地使用。
这样的显示装置可包括衬底，衬底被划分为显示区域和在显示区域外部的非显示区域。非显示区域是不可实现图像的死区，而非显示区域中可布置有诸如焊盘部、布线和驱动电路的非显示元件。因此，变得越来越需要进一步减小显示装置的死区。
将理解的是，技术部分的此背景旨在部分地为理解技术提供有用的背景。但是，技术部分的此背景也可包括构思、概念或认识，而该构思、概念或认识并不是在本文所公开的主题的相应有效申请日之前相关领域的技术人员已知或领会的内容的一部分。
发明内容
提供一个或多个实施例以防止当以两层结构应用电源线以减少死区时，由于从布置或设置在两层之间的有机层排放的逸出气体而引起的像素缺陷的出现。然而，这仅是示例，并且本公开的范围不由此限制。
额外的方面将在下面的描述中被部分地阐述，并且部分地将通过该描述而显而易见，或者可通过实践所提出的本公开的实施例而获悉。
根据一个或多个实施例，一种显示装置，可包括衬底、显示区域、非显示区域、第一电源电压线、第二电源电压线、第一坝部、第二坝部以及第三坝部，显示区域设置在衬底上、包括多个像素，非显示区域与显示区域相邻，第一电源电压线设置在非显示区域中并且包括第一导电层、设置在第一导电层上的第一有机层以及设置在第一有机层上的第二导电层，第二电源电压线设置在非显示区域中并且包括与第一导电层间隔开的第三导电层以及设置在第一有机层上的第四导电层，其中第一有机层可设置在第三导电层上，第一坝部围绕显示区域并且与第一电源电压线相邻设置，第二坝部与第一坝部相邻设置，第三坝部设置在第一电源电压线和第一坝部之间，其中，第四导电层在第一电源电压线和第二坝部之间包括暴露第一有机层的上表面的开口。
显示装置还可包括第二有机层和像素限定层，第二有机层设置在第一有机层上，像素限定层设置在第二有机层上，其中，第一坝部可包括：包括第二有机层的一部分的第一层以及包括像素限定层的一部分的第二层，第二坝部可包括：包括第二有机层的一部分的第一层以及包括像素限定层的一部分的第二层，并且第三坝部可包括：包括第二有机层的一部分的第一层以及包括像素限定层的一部分的第二层。
第四导电层可包括沿第三坝部和第二坝部的延伸方向的设置在第三坝部和第二坝部之间的开口。
开口可设置为与第一坝部重叠。
第四导电层可包括通过开口彼此间隔开的第一部分和第二部分，第三坝部可和第一部分的与开口相邻的端部重叠，并且第二坝部可和第二部分的与开口相邻的端部重叠。
第二坝部可与第二部分的距开口预定距离处的端部重叠。
第四导电层可包括设置在第三坝部和第二坝部之间的多个开口。
第四导电层可包括沿第三坝部的延伸方向的设置在第一电源电压线和第三坝部之间的开口。
第四导电层可包括设置在第一电源电压线和第三坝部之间的多个开口。
像素可包括第一电极、设置在第一电极上的发射层以及设置在发射层上的第二电极，第二电极可公共地设置在多个像素中，并且第二电极可朝向非显示区域延伸以与第三坝部的一部分重叠。
显示装置还可包括设置在像素限定层上的间隔物，其中，第二坝部可包括第三层，第三层位于第二坝部的包括像素限定层的一部分的第二层上，并且第三层和间隔物可包括相同的材料。
第二坝部的高度可大于第一坝部的高度和第三坝部的高度。
第三坝部、第一坝部和第二坝部可设置为与第二电源电压线重叠。
第一导电层和第三导电层可包括相同的材料，并且第二导电层和第四导电层可包括相同的材料。
显示装置还可包括薄膜封装层，薄膜封装层包括：与显示区域重叠的第一无机封装层、在第一无机封装层上的有机封装层以及在有机封装层上的第二无机封装层，其中，薄膜封装层可与第三坝部和第一坝部重叠。
第一无机封装层和第二无机封装层可与第二坝部的边缘直接接触。
第一导电层可通过设置在第一有机层中的第一接触孔电连接到第二导电层。
第三导电层可通过设置在第一有机层中的第二接触孔电连接到第四导电层。
根据一个或多个实施例，一种显示装置，可包括衬底、显示区域、非显示区域、第一电源电压线、第二电源电压线、第一坝部、第二坝部以及第三坝部，显示区域设置在衬底上、包括多个像素，非显示区域与显示区域相邻，第一电源电压线设置在非显示区域中并且包括第一导电层、设置在第一导电层上的第一有机层以及设置在第一有机层上的第二导电层，第二电源电压线设置在非显示区域中，第二电源电压线和第二导电层包括相同的材料，第一坝部围绕显示区域并且与第一电源电压线相邻设置，第二坝部与第一坝部相邻设置，第三坝部设置在第一电源电压线和第一坝部之间，其中，第一有机层可在第一电源电压线和第二坝部之间具有包括至少一个开口的实质上凹凸的图案。
第二电源电压线可沿实质上凹凸的图案设置在第一有机层上。
附图说明
通过以下结合附图的描述，实施例的上述和其他方面、特征和优点将更加显而易见，在附图中：
图1是根据实施例的显示装置的示意性平面视图；
图2A和图2B是根据实施例的包括在显示装置中的像素的等效电路图；
图3是图1的区III的示意性平面视图；
图4是沿图3的线IVA-IVB截取的示出了包括在图1的显示装置中的像素的示意性截面视图；
图5是沿图1的线VA-VB截取的显示装置的示意性截面视图；
图6是图5的区VI的省略了薄膜封装层的示意性截面视图；
图7是示出图6的第四导电层和第一坝部至第三坝部的平面视图；
图8是根据比较例的显示装置的示意性截面视图；
图9是根据实施例的显示装置的示意性平面视图；
图10是根据实施例的显示装置的示意性平面视图；
图11是根据实施例的显示装置的示意性平面视图；以及
图12是根据实施例的显示装置的示意性截面视图。
具体实施方式
现在将详细参照实施例，而附图中示出了实施例的示例，在附图中，相似的附图标记始终指相似的元件。就这一点而言，实施例可具有不同的形式，并且不应被解释为限于本文中所阐述的描述。因此，下面通过参照附图来仅描述实施例，以解释该描述的各方面。
在下文中，将参照附图详细描述实施例。当参照附图描述实施例时，相同或相应的元件可由相同的附图标记表示，并且将省略其冗余描述。
为了描述本公开的实施例，可不提供与描述不相关的一些部分，并且在整个说明书中，相似的附图标记指相似的元件。
将理解的是，尽管在本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应由这些术语限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件能被称作第二元件。类似地，第二元件也能被称作第一元件。
除非上下文另外明确指出，否则如本文所使用的，单数形式“一”、“一个”和“该”旨在也包括复数形式。
将理解的是，本文中所使用的诸如“包括(comprise)”、“包括(comprises)”、“包括(comprising)”、“包含(include)”、“包含(includes)”和“包含(including)”以及“具有(have)”和“具有(having)”的术语具体说明存在所述及的特征或元件，但不排除存在或添加一个或多个其他特征或元件。
当层、膜、区、衬底或区域被称为在另一层、膜、区、衬底或区域“上”时，它可直接在另一层、膜、区、衬底或区域上，或在它们之间可存在中间层、膜、区、衬底或区域。相反，当层、膜、区、衬底或区域被称为“直接地”在另一层、膜、区、衬底或区域“上”时，它们之间可不存在中间层、膜、区、衬底或区域。此外，当层、膜、区、衬底或区域被称为在另一层、膜、区、衬底或区域“下方”时，它可直接在另一层、膜、区、衬底或区域的下方，或者它们之间可存在中间层、膜、区、衬底或区域。相反，当层、膜、区、衬底或区域被称为“直接地”在另一层、膜、区、衬底或区域的“下方”时，它们之间可不存在中间层、膜、区、衬底或区域。此外，“上面”或“上”可包括定位在对象上方或下方，并且不必暗示基于重力的方向。
为了描述的方便，本文中可使用空间相对术语“下方”、“之下”、“下部的”、“上方”、“上部的”或类似词，以描述如图中所示的一个元件或组件与另一元件或组件之间的关系。将理解的是，空间相对术语旨在涵盖设备在使用或操作中的除了图中描绘的方位之外的不同方位。例如，在图中所示的设备被翻转的情况下，定位在另一设备“下方”或“之下”的设备可被放置在另一设备“上方”。因此，说明性术语“下方”可包括下和上两个位置。设备也可在其他方向上取向，并且因此可依据方位来对空间相对术语进行不同地解释。
为了描述的清楚和便利，图中的组件的尺寸可被放大。换句话说，由于为了描述的便利可任意地示出图中的元件的尺寸和厚度，因此以下实施例不限于此。
此外，在说明书中，短语“在平面视图中”意味着当从上方观察对象部分时，而短语“在示意性截面视图中”意味着当从侧面观察通过垂直切割对象部分而截取的示意性截面时。
另外，术语“重叠”或“重叠的”意味着第一对象可在第二对象的上方或下方或者第二对象的侧面，反之亦然。另外，术语“重叠”可包括层叠、堆叠、面对或面向、在……上面延伸、覆盖或部分覆盖、或者本领域普通技术人员将领会和理解的任何其他合适的术语。术语“面对”和“面向”意味着第一元件可直接或间接地与第二元件相对。在第三元件介于第一元件和第二元件之间的情况下，尽管仍然彼此面对，但是第一元件和第二元件可理解为彼此间接相对。当元件被描述为与另一元件“不重叠”或“将不重叠”时，这可包括这些元件彼此间隔开、彼此偏移或彼此分开或者本领域普通技术人员将领会和理解的任何其他合适的术语。
考虑到所讨论的测量以及与特定量的测量相关的误差(即测量系统的限制)，如本文中所使用的“约”或“近似地”包括所陈述的值并且意味着在如本领域普通技术人员所确定的针对特定值的偏差的可接受范围内。例如，“约”可意味着在一个或多个标准偏差内，或在所陈述的值的±30％、±20％、±10％、±5％之内。
出于其含义和诠释的目的，在说明书和权利要求书中，术语“和/或”旨在包括术语“和”以及“或”的任何组合。例如，“A和/或B”可理解为意味着“A、B或者A和B”。术语“和”以及“或”可在结合或分离的意义上使用，并且可理解为等同于“和/或”。出于其含义和诠释的目的，在说明书和权利要求书中，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可理解为意味着“A、B或A和B”。
当可不同地实现实施例时，可与所描述的顺序不同地执行特定的处理顺序。例如，两个连续描述的处理可基本上同时执行或以与所描述的顺序相反的顺序执行。
在以下实施例中，将理解的是，当将膜、层、区、元件或组件称为“连接到”或“联接到”另一膜、层、区、元件或组件时，它可与另一膜、层、区、元件或组件直接或间接连接或联接。即，例如，可存在中间膜、区或组件。在以下实施例中，将理解的是，当将膜、层、区、元件或组件称为“电连接到”或“电联接到”另一膜、层、区、元件或组件时，它可直接或间接地电连接或联接到另一膜、层、区、元件或组件。即，例如，可存在中间膜、层、区、元件或组件。
除非另有定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与实施例所属的领域的普通技术人员通常所理解的含义相同含义。另外，将进一步理解的是，除非本文中明确地如此限定，否则术语，诸如在常用词典中定义的那些，应被诠释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于刻板的意义进行诠释。
显示装置可是用于显示一个或多个图像的装置，并且可是液晶显示器、电泳显示器、有机发光显示器、无机发光显示器、场发射显示器、表面传导电子发射显示器、等离子体显示器、阴极射线显示器或在本公开的精神和范围内的其他显示器。
尽管下面将有机发光显示装置描述为根据实施例的显示装置的示例，但是根据实施例的显示装置不限于此。在本公开的精神和范围内，可使用各种类型的显示装置。
图1是根据实施例的显示装置1的示意性平面视图。图2A和图2B是示出根据实施例的显示装置1中所包括的像素的示例的等效电路图。图3是图1的区III的示意性平面视图。图4是沿图3的线IVA-IVB截取的示出了根据实施例的显示装置1中所包括的像素的示意性截面视图。图5是沿图1的线VA-VB截取的示意性截面视图。
参照图1，显示装置1可包括布置或设置在衬底100上的显示区域DA。显示区域DA可包括电连接到在第一方向上延伸的数据线DL和在第二方向上延伸的扫描线SL的像素P。第二方向可与第一方向相交。像素P可均电连接到在第一方向上延伸的驱动电压线PL。
一个像素P可发射例如红光、绿光、蓝光或白光，并且可包括例如有机发光二极管OLED。像素P可均包括诸如薄膜晶体管(TFT)和电容器的器件。
显示区域DA可通过从像素P发射的光提供某一图像(或多个图像)，并且非显示区域NDA可布置或设置在显示区域DA的外部。例如，非显示区域NDA可围绕显示区域DA。
非显示区域NDA可以是可不布置或设置像素P的区域，并且非显示区域NDA可不提供一图像(或多个图像)。第一电源电压线10可布置或设置在非显示区域NDA中。第二电源电压线20可提供与第一电源电压线10的电压不同的电压，并且第二电源电压线20可布置或设置在非显示区域NDA中。
第一电源电压线10可包括第一主电压线11和第一连接线12，第一主电压线11和第一连接线12可布置或设置在显示区域DA的边上。例如，当显示区域DA为矩形时，第一主电压线11可布置或设置为与显示区域DA的边对应。第一连接线12可从第一主电压线11起在第一方向上延伸。在实施例中，第一方向可理解为从显示区域DA朝向位于或设置在衬底100的端部附近的端子部30的方向。第一连接线12可电连接到端子部30的第一端子32。
第二电源电压线20可包括第二主电压线21和第二连接线22，第二主电压线21可部分地围绕第一主电压线11的两个端部和显示区域DA，第二连接线22从第二主电压线21起在第一方向上延伸。例如，当显示区域DA是矩形时，第二主电压线21可沿第一主电压线11的两个端部以及除了显示区域DA的与第一主电压线11相邻的边之外的其余边延伸。第二连接线22可在基本上平行于第一连接线12的第一方向上延伸，并且可电连接到端子部30的第二端子33。第二电源电压线20可弯折为围绕第一电源电压线10的端部。
端子部30可布置或设置在衬底100的端部处，并且可包括端子31、32和33。端子部30可被暴露而不被绝缘层覆盖或重叠，并且可电连接到柔性印刷电路板或控制器(未示出)，诸如驱动器IC芯片。
控制器可将从外部传送的图像信号转换为图像数据信号，并且可通过第三端子31将图像数据信号传送到显示区域DA。控制器可接收垂直同步信号、水平同步信号和时钟信号，可产生用于控制第一栅极驱动器和第二栅极驱动器(未示出)的驱动的控制信号，并且可通过端子(未示出)传送控制信号。
控制器可分别通过第一端子32和第二端子33将不同的电压传送到第一电源电压线10和第二电源电压线20。
第一电源电压线10可向每个像素P提供第一电源电压ELVDD(参见图2A和图2B)，并且第二电源电压线20可向每个像素P提供第二电源电压ELVSS(参见图2A和图2B)。
例如，第一电源电压ELVDD可通过电连接到第一电源电压线10的驱动电压线PL而提供给每个像素P。第二电源电压ELVSS可提供给设置在每个像素P中的有机发光二极管OLED(参见图2A和图2B)的阴极。在这种情况下，第二电源电压线20的第二主电压线21可在非显示区域NDA中电连接到有机发光二极管OLED的阴极。
尽管未示出，但是可将扫描信号提供给每个像素P的扫描线SL的扫描驱动器、可将数据信号提供给数据线DL的数据驱动器和类似物可布置或设置在非显示区域NDA中。
在非显示区域NDA中，可围绕显示区域DA的第一坝部110、第二坝部120和第三坝部130可彼此间隔开。
当构成图4的薄膜封装层400的图4的包括诸如单体的有机材料的有机封装层420通过应用喷墨处理而形成时，第一坝部110和第二坝部120可用作坝，而该坝可防止有机材料流向衬底100的边缘并且可防止边缘尾部通过有机封装层420而形成在衬底100的边缘处。
尽管布置有第一坝部110和第二坝部120，有机封装层420可流过第一坝部110和第二坝部120到衬底100的边缘。例如，当第二坝部120的位置被布置或设置成从衬底100的边缘更靠近第一坝部110，以减小在外部可识别的死区面积时，或者当第一坝部110的位置被布置或设置为更靠近第二坝部120以扩大显示区域DA时，会减小第一坝部110和第二坝部120之间的间隔，并且因此，有机封装层420可流过第二坝部120。因有机材料的溢出而形成的边缘尾部可用作外部杂质的输入路径，从而导致有机发光二极管OLED的缺陷。随着死区减小，对减少有机材料的溢出和控制溢出的有机材料的量的需求变得更加重要。布置或设置在显示区域DA与第一坝部110之间的第三坝部130可通过降低有机材料的回流速度来减少流过第一坝部的有机材料的量。
参照图2A，像素P均可包括电连接到扫描线SL和数据线DL的像素电路PC以及电连接到像素电路PC的有机发光二极管OLED。
像素电路PC可包括驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst。开关薄膜晶体管T2可根据通过扫描线SL输入的扫描信号Sn，将通过数据线DL输入的数据信号Dm传输到驱动薄膜晶体管T1。
存储电容器Cst可电连接到开关薄膜晶体管T2和驱动电压线PL，并且可存储与从开关薄膜晶体管T2接收的电压和供给到驱动电压线PL的第一电源电压ELVDD(或驱动电压)之间的差异对应的电压。
驱动薄膜晶体管T1可电连接到驱动电压线PL和存储电容器Cst，并且可根据存储在存储电容器Cst中的电压值来控制从驱动电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED可根据驱动电流而发射具有一定亮度的光。
已参照图2A描述了像素电路PC可包括两个薄膜晶体管和一个存储电容器的情况，但是实施例不限于此。
参照图2B，像素电路PC可包括驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、第一发射控制薄膜晶体管T5、第二发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7。
图2B示出了可为每个像素P提供信号线SLn、SLn-1、EL和DL、初始化电压线VL和驱动电压线PL的情况，但是实施例不限于此。在实施例中，信号线SLn、SLn-1、EL和DL中的至少一个和/或初始化电压线VL可被相邻的像素共享。
驱动薄膜晶体管T1的漏电极可通过第二发射控制薄膜晶体管T6电连接到有机发光二极管OLED。驱动薄膜晶体管T1可根据开关薄膜晶体管T2的开关操作来接收数据信号Dm并且向有机发光二极管OLED供给驱动电流。
开关薄膜晶体管T2的栅电极可电连接到第一扫描线SLn，并且开关薄膜晶体管T2的源电极可电连接到数据线DL。开关薄膜晶体管T2的漏电极可电连接到驱动薄膜晶体管T1的源电极并且通过第一发射控制薄膜晶体管T5电连接到驱动电压线PL。
可根据通过第一扫描线SLn接收的第一扫描信号Sn使开关薄膜晶体管T2导通，来执行开关操作以将通过数据线DL接收的数据信号Dm传输到驱动薄膜晶体管T1的源电极。
补偿薄膜晶体管T3的栅电极可电连接到第一扫描线SLn。补偿薄膜晶体管T3的源电极可电连接到驱动薄膜晶体管T1的漏电极并且通过第二发射控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的漏电极可电连接到存储电容器Cst的任何一个电极、第一初始化薄膜晶体管T4的源电极和驱动薄膜晶体管T1的栅电极。可根据通过第一扫描线SLn接收的第一扫描信号Sn使补偿薄膜晶体管T3导通，来将驱动薄膜晶体管T1的栅电极和漏电极彼此电连接，使得驱动薄膜晶体管T1可成为二极管连接。
第一初始化薄膜晶体管T4的栅电极可电连接到第二扫描线(前一扫描线)SLn-1。第一初始化薄膜晶体管T4的漏电极可电连接到初始化电压线VL。第一初始化薄膜晶体管T4的源电极可电连接到存储电容器Cst的任何一个电极、补偿薄膜晶体管T3的漏电极和驱动薄膜晶体管T1的栅电极。可根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1使第一初始化薄膜晶体管T4导通，来执行初始化操作以将初始化电压VINT传输到驱动薄膜晶体管T1的栅电极，从而初始化驱动薄膜晶体管T1的栅电极的电压。
第一发射控制薄膜晶体管T5的栅电极可电连接到发射控制线EL。第一发射控制薄膜晶体管T5的源电极可电连接到驱动电压线PL。第一发射控制薄膜晶体管T5的漏电极可电连接到驱动薄膜晶体管T1的源电极和开关薄膜晶体管T2的漏电极。
第二发射控制薄膜晶体管T6的栅电极可电连接到发射控制线EL。第二发射控制薄膜晶体管T6的源电极可电连接到驱动薄膜晶体管T1的漏电极和补偿薄膜晶体管T3的源电极。第二发射控制薄膜晶体管T6的漏电极可电连接到有机发光二极管OLED的像素电极。可根据通过发射控制线EL接收的发射控制信号En使第一发射控制薄膜晶体管T5和第二发射控制薄膜晶体管T6同时导通，以将第一电源电压ELVDD传输到有机发光二极管OLED，使得驱动电流可流过有机发光二极管OLED。
第二初始化薄膜晶体管T7的栅电极可电连接到第二扫描线SLn-1。第二初始化薄膜晶体管T7的源电极可电连接到有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的漏电极可电连接到初始化电压线VL。可根据通过第二扫描线SLn-1接收的第二扫描信号Sn-1使第二初始化薄膜晶体管T7导通，以初始化有机发光二极管OLED的像素电极。
图2B示出了第一初始化薄膜晶体管T4和第二初始化薄膜晶体管T7可电连接到第二扫描线SLn-1的情况，但是实施例不限于此。在实施例中，第一初始化薄膜晶体管T4可电连接到前一扫描线，例如，第二扫描线SLn-1，并且可根据第二扫描信号Sn-1来驱动，以及第二初始化薄膜晶体管T7可电连接到单独的信号线(例如，下一扫描线)，并且可根据通过相应的扫描线接收的信号来驱动。
存储电容器Cst的另一电极可电连接到驱动电压线PL。存储电容器Cst的任何一个电极可电连接到驱动薄膜晶体管T1的栅电极、补偿薄膜晶体管T3的漏电极和第一初始化薄膜晶体管T4的源电极。
有机发光二极管OLED的相对电极(例如，阴极)可接收第二电源电压ELVSS(或公共电源电压)。有机发光二极管OLED可从驱动薄膜晶体管T1接收驱动电流并且可发射光。
像素电路PC不限于以上参照图2A和图2B所描述的薄膜晶体管和存储电容器的数量和电路设计，并且可在本公开的精神和范围内对薄膜晶体管和存储电容器的数量和电路设计进行各种改变。
将参照图3和图4更详细地描述图1的区III以及以上参照图2A和图2B描述的每个像素P的像素电路PC中的第一薄膜晶体管(驱动薄膜晶体管)T1和第二薄膜晶体管(开关薄膜晶体管)T2以及存储电容器Cst。
参照图3，像素P可布置或设置在图1的区III中。像素P可被像素限定层113围绕，并且间隔物115可布置或设置在像素限定层113上。
像素P在图3中被示出为具有大致相同尺寸的大致矩形形状，但这仅是示例。像素P可具有不同的尺寸和不同的形状。
间隔物115可布置或设置在多个像素P之中的一些(或预定数量的)像素P之间。在通过掩模的应用来沉积包括发射层的中间层320的过程中，间隔物115可保持掩模和衬底100之间的间隔，以防止中间层320在沉积处理中被穿孔或以其他方式被损坏。
间隔物115可包括与像素限定层113的材料相同或相似的材料。当通过半色调掩模的应用来形成像素限定层113时，间隔物115可以在与像素限定层113的高度不同的高度处，由与像素限定层113的材料相同或相似的材料来形成。
参照图4，缓冲层101可布置或设置在衬底100上，并且驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst可布置或设置在缓冲层101上。
衬底100可包括各种材料，诸如玻璃、金属或塑料。例如，衬底100可是柔性衬底，柔性衬底包括诸如聚醚砜(PES)、聚丙烯酸酯(PA)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚芳酯(PAR)、聚酰亚胺(PI)、聚碳酸酯(PC)或乙酸丙酸纤维素(CAP)的聚合物树脂。
由硅氧化物(SiOx)和/或硅氮化物(SiNx)形成的缓冲层101可被提供或设置在衬底100上，并且可防止杂质的渗透。
驱动薄膜晶体管T1可包括驱动半导体层A1和驱动栅电极G1，并且开关薄膜晶体管T2可包括开关半导体层A2和开关栅电极G2。第一栅极绝缘层103可布置或设置在驱动半导体层A1与驱动栅电极G1之间以及在开关半导体层A2与开关栅电极G2之间。第一栅极绝缘层103可包括无机绝缘材料，诸如硅氧化物(SiOx)、硅氮化物(SiNx)或氮氧化硅(SiON)。
驱动半导体层A1和开关半导体层A2可包括非晶硅或多晶硅。在实施例中，驱动半导体层A1和开关半导体层A2均可包括选自铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的至少一种的氧化物。
驱动半导体层A1可包括与驱动栅电极G1重叠并且未掺杂有杂质的驱动沟道区以及布置或设置在驱动沟道区的两侧上并且掺杂有杂质的驱动源极区和驱动漏极区。驱动源电极S1和驱动漏电极D1可分别电连接到驱动源极区和驱动漏极区。
开关半导体层A2可包括与开关栅电极G2重叠且未掺杂有杂质的开关沟道区以及布置或设置在开关沟道区的两侧上并且掺杂有杂质的开关源极区和开关漏极区。开关源电极S2和开关漏电极D2可分别电连接到开关源极区和开关漏极区。
驱动栅电极G1和开关栅电极G2均可包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)或类似物，并且可是单层或多层。
在一个或多个实施例中，可将存储电容器Cst布置或设置为与驱动薄膜晶体管T1重叠。在这种情况下，可增加存储电容器Cst的面积和驱动薄膜晶体管T1的面积，并且可提供高品质的图像。例如，驱动栅电极G1可是存储电容器Cst的第一存储电容器板CE1。第二存储电容器板CE2可与第一存储电容器板CE1重叠，其中第二栅极绝缘层105介于第一存储电容器板CE1和第二存储电容器板CE2之间。第二栅极绝缘层105可包括无机绝缘材料，诸如硅氧化物(SiOx)、硅氮化物(SiNx)或氮氧化硅(SiON)。
驱动薄膜晶体管T1、开关薄膜晶体管T2和存储电容器Cst可被层间绝缘层107覆盖或重叠。
层间绝缘层107可是诸如氮氧化硅(SiON)、硅氧化物(SiOx)和/或硅氮化物(SiNx)的无机层。
数据线DL可布置或设置在层间绝缘层107上。数据线DL可通过穿透层间绝缘层107的接触孔电连接到开关薄膜晶体管T2的开关半导体层A2。数据线DL可用作开关源电极S2。
驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可布置或设置在层间绝缘层107上，并且可通过穿透层间绝缘层107的接触孔电连接到驱动半导体层A1或开关半导体层A2。
数据线DL、驱动源电极S1、驱动漏电极D1、开关源电极S2和开关漏电极D2可被无机保护层(未示出)覆盖或重叠。
无机保护层(未示出)可是硅氮化物(SiNx)和硅氧化物(SiOx)的单层膜或者多层膜。无机保护层(未示出)可防止暴露在非显示区域NDA中的一些线因像素电极310的图案化期间使用的蚀刻剂而被损坏。暴露在非显示区域NDA中的线可是例如在同一处理中与数据线DL一起形成的线。
驱动电压线PL可布置或设置在与数据线DL不同的层上。如本文中所使用的，表述“A和B布置或设置在不同的层上”可指至少一个绝缘层可布置或设置在A和B之间使得A和B中的一个可布置或设置在至少一个绝缘层下面并且它们中的另一个可布置或设置在至少一个绝缘层上方的情况。第一有机层109可布置或设置在驱动电压线PL和数据线DL之间，并且驱动电压线PL可被第二有机层111覆盖或重叠。
驱动电压线PL可是包括铝(Al)、铜(Cu)、钛(Ti)及其任何合金中的至少一种的单层膜或多层膜。在实施例中，驱动电压线PL可是Ti/Al/Ti的三层膜。
图4示出了驱动电压线PL可布置或设置在第一有机层109上的构造，但是实施例不限于此。在实施例中，驱动电压线PL可通过可形成在第一有机层109中的通孔(未示出)来电连接到可形成或设置在与数据线DL的层相同的层上的下部附加电压线(未示出)，从而减小电阻。
第一有机层109和第二有机层111均可是单层膜或多层膜。
第一有机层109和第二有机层111均可包括有机绝缘材料。例如，有机绝缘材料可包括通用聚合物(酰亚胺类聚合物、聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚类基团的聚合物衍生物、丙烯酸类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物以及在本公开的精神和范围内的其他材料。
包括像素电极310、相对电极330以及布置或设置在它们之间且包括发射层的中间层320的有机发光二极管OLED可位于或设置在第二有机层111上。
像素电极310可电连接到形成或设置在第一有机层109上的连接线CL，并且连接线CL可电连接到驱动薄膜晶体管T1的驱动漏电极D1。
像素电极310可是透明电极或反射电极。
当像素电极310是透明电极时，像素电极310可包括透明导电层。透明导电层可包括选自氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)中的至少一种。作为透明导电层的进一步示例，像素电极310可包括半透射层以提高光效率。半透射层可是具有在几微米(μm)到几十微米(μm)的范围内的厚度的薄膜，并且可包括选自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Li、Ca和Yb中的至少一种。
当像素电极310是反射电极时，像素电极310可包括反射层和布置或设置在反射层上方和/或下方的透明导电层。反射层可包括选自Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr以及其任何化合物中的一种。透明导电层可包括选自ITO、IZO、ZnO、In2O3、IGO和AZO中的至少一种。
然而，实施例不限于此。像素电极310可包括各种材料并且可进行各种修改。例如，像素电极310可具有单层结构或多层结构。
像素限定层113可布置或设置在像素电极310上。
像素限定层113可具有暴露像素电极310以限定像素P的开口。像素限定层113可增加像素电极310的边缘与相对电极330之间的距离，从而防止电弧或类似物在像素电极的端部处出现。像素限定层113可包括例如有机材料，诸如聚酰亚胺或六甲基二硅氧烷(HMDSO)。
中间层320可包括低分子量材料或高分子量材料。
当中间层320包括低分子量材料时，中间层320可具有其中空穴注入层、空穴传输层、发射层、电子传输层和电子注入层可以单层结构或多层结构进行堆叠的结构。中间层320可包括各种有机材料，诸如酞菁铜(CuPc)、N-N'-二(萘-1-基)-N,N'-二苯基-联苯胺(NPB)和三-8-羟基喹啉铝(Alq3)。可通过诸如真空沉积的各种方法来形成中间层320。然而，本公开不限于此。
当中间层320包括高分子量材料时，中间层320可具有包括空穴传输层和发射层的结构。在这种情况下，空穴传输层可包括聚(3,4-乙烯二氧噻吩)(PEDOT)，并且发射层可包括高分子量材料，诸如聚对苯乙炔(PPV)类聚合物和聚芴类聚合物。中间层320可通过各种方法，例如，诸如丝网印刷、喷墨印刷或激光诱导热成像来形成。
中间层320可是在像素电极310上的一体层，或者可是与各像素电极310对应的图案化的层。
相对电极330可布置或设置在显示区域DA上，并且可布置或设置为覆盖显示区域DA或与显示区域DA重叠。例如，相对电极330可一体地形成在有机发光二极管OLED中并且与像素电极310对应。相对电极330可电连接到将在下面描述的第二电源电压线20。
相对电极330可是透明电极或反射电极。当相对电极330是透明电极时，相对电极330可包括选自Ag、Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg和CaAg中的一种或多种。相对电极330可是具有在几纳米(nm)至数十纳米(nm)的范围内的厚度的薄膜。
当相对电极330是反射电极时，相对电极330可包括选自Ag、Al、Mg、Li、Ca、Cu、LiF/Ca、LiF/Al、MgAg和CaAg中的至少一种。相对电极330的结构和材料不限于此，并且可对其进行各种修改。
间隔物115可布置或设置在像素限定层113上。间隔物115可从像素限定层113朝向薄膜封装层400突出。在通过掩模的应用来沉积包括发射层的中间层320的过程中，间隔物115可保持在掩模和衬底100之间的间隔，以防止中间层320在沉积处理中被穿孔或以其他方式被损坏。
间隔物115可包括有机材料，诸如聚酰亚胺或六甲基二硅氧烷(HMDSO)。间隔物115可布置或设置在稍后将描述的第一坝部110、第二坝部120和第三坝部130中的至少一个上，并且可防止湿气渗透以及在坝部中形成高度差。
由于有机发光二极管OLED可容易被外部湿气或氧气损坏，因此有机发光二极管OLED可被薄膜封装层400覆盖或重叠以及保护。
薄膜封装层400可覆盖显示区域DA或与显示区域DA重叠，并且可延伸到显示区域DA的外部。薄膜封装层400可包括至少一个有机封装层和至少一个无机封装层。在实施例中，薄膜封装层400可包括第一无机封装层410、有机封装层420和第二无机封装层430。
第一无机封装层410可覆盖整个相对电极330或与整个相对电极330重叠，并且可包括硅氧化物、硅氮化物和/或氮氧化硅。
诸如覆盖层(未示出)的其他层可布置或设置在第一无机封装层410和相对电极330之间。例如，覆盖层(未示出)可包括一种或多种有机材料或无机材料以提高光效率，该有机材料或无机材料选自氧化硅(SiO2)、硅氮化物(SiNx)、氧化锌(ZnO2)、氧化钛(TiO2)、氧化锆(ZrO2)、氧化铟锡(ITO)、氧化铟锌(IZO)、Alq3、CuPc、CBP和a-NPB。在实施例中，覆盖层(未示出)可导致相对于由有机发光二极管OLED生成的光的等离子体共振。例如，覆盖层(未示出)可包括纳米颗粒。覆盖层(未示出)可防止有机发光二极管OLED因在用于形成薄膜封装层400的化学气相沉积处理或溅射处理中生成的热、等离子体或类似物而损坏。例如，覆盖层(未示出)可包括选自双酚环氧树脂、环氧化丁二烯树脂、氟环氧树脂和线型酚醛环氧树脂中的至少一种环氧类材料。
包括LiF的层(未示出)可布置或设置在第一无机封装层410和覆盖层(未示出)之间。
由于第一无机封装层410可沿下层结构形成或设置，因此第一无机封装层410的上表面可是不平坦的。有机封装层420可覆盖第一无机封装层410或与第一无机封装层410重叠，以实现平坦化。有机封装层420可在与显示区域DA对应的部分中具有基本上平坦的上表面。
有机封装层420可包括聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯、六甲基二硅氧烷、丙烯酸树脂(例如，聚甲基丙烯酸甲酯、聚丙烯酸或类似物)或其任意组合。
第二无机封装层430可覆盖有机封装层420或与有机封装层420重叠，并且可包括硅氧化物、硅氮化物和/或氮氧化硅。尽管未示出，但是第二无机封装层430可布置或设置为与第一无机封装层410在显示装置1的边缘区处直接接触，从而防止有机封装层420暴露于显示装置1的外部。
图5的左侧示出了图4的像素P的结构，并且图5的右侧示出了沿图1的线VA-VB截取的示意性截面。
可在显示区域DA中的衬底100上延伸的缓冲层101、第一栅极绝缘层103、第二栅极绝缘层105、层间绝缘层107和第一有机层109可布置或设置在VA-VB区中。网格线(Spiderline)SPL可布置或设置在第二栅极绝缘层105和层间绝缘层107之间，第一导电层10a和第三导电层20a可布置或设置在层间绝缘层107上，并且第二导电层10b和第四导电层20b可布置或设置在第一有机层109上。
第一导电层10a和第二导电层10b可通过形成在第一有机层109中的第一接触孔CNT1而电连接，以构成可将第一电源电压ELVDD(参见图2A和图2B)提供给每个像素P的第一电源电压线10。由于第一电源电压线10可形成为两层的导电层，因此可减小第一电源电压线10的宽度，从而减小死区。在图5中可示出两个第一接触孔CNT1，但这是示例。在本公开的精神和范围内，第一接触孔CNT1的数量可是一个或三个或更多个。
第三导电层20a和第四导电层20b可分别通过形成在第一有机层109中的第二接触孔CNT2和第三接触孔CNT3而电连接，以构成第二电源电压线20，该第二电源电压线20可将第二电源电压ELVSS(参见图2A和图2B)提供给每个像素P。
在实施例中，第四导电层20b可包括暴露第一有机层109的上表面的开口OP。由于第二电源电压线20可形成为第三导电层20a和第四导电层20b的两层的导电层，因此可减小第二电源电压线20的宽度，从而减小死区。然而，当第四导电层20b阻挡第一有机层109的上部时，在形成有机发光二极管OLED的过程中，从第一有机层109排出的逸出气体可残留在有机发光二极管OLED中。这可导致有机发光二极管OLED的损坏。然而，在实施例中，开口OP可形成在第四导电层20b中，以暴露第一有机层109的上表面，从而促进在制造有机发光二极管OLED的过程期间从第一有机层109排出的逸出气体的排放。
关于第四导电层20b，下面将描述基于开口OP的靠近显示区域DA(参见图1)的第一部分20b1和远离显示区域DA的第二部分20b2。第四导电层20b的第一部分20b1可通过第二接触孔CNT2电连接到第三导电层20a，并且第四导电层20b的第二部分20b2可通过第三接触孔CNT3电连接到第三导电层20a。在图5中，示出了一个第二接触孔CNT2和一个第三接触孔CNT3，但这是示例。第二接触孔CNT2的数量和第三接触孔CNT3的数量可是符合本公开的精神和范围的一个或多个。
第一导电层10a和第三导电层20a可由与数据线DL的材料相同或相似的材料形成，并且第二导电层10b和第四导电层20b可由与驱动电压线PL的材料相同或相似的材料形成。
第二有机层111和像素限定层113可分别在与第一电源电压线10重叠的位置处位于或设置在第二导电层10b上。形成或设置在显示区域DA中的相对电极330可在像素限定层113上延伸。
第三坝部130、第一坝部110和第二坝部120可在从显示区域DA到衬底100的端部的方向上顺序地布置或设置在与第二电源电压线20重叠的位置处。
第三坝部130可包括由与第二有机层111相同或相似的材料形成的第一层111c以及由与像素限定层113相同或相似的材料形成的第二层113c。第三坝部130的第二层113c可包覆第一层111c的上表面和侧表面，以稳定地确保光刻处理中的第二层113c的图案化期间的处理裕度，从而稳定地确保第二层113c的高度。
第三坝部130的一部分可与在显示区域DA中延伸的相对电极330重叠。相对电极330的端部可延伸到第二电源电压线20，从而阻挡由可能影响形成或设置在薄膜封装层400上的触摸感测层(未示出)的线而引起的噪声。
第一坝部110可包括由与第二有机层111的材料相同或相似的材料形成的第一层111a以及由与像素限定层113的材料相同或相似的材料形成的第二层113a。第一坝部110的第二层113a可包覆第一层111a的上表面和侧表面，以稳定地确保光刻处理中的第二层113a的图案化期间的处理裕度，从而稳定地确保第二层113a的高度。
第二坝部120可包括由与第二有机层111的材料相同或相似的材料形成的第一层111b、由与像素限定层113的材料相同或相似的材料形成的第二层113b和由与间隔物115的材料相同或相似的材料形成的第三层115b。第二坝部120的第二层113b可包覆第一层111b的上表面和侧表面，以稳定地确保光刻处理中的第二层113b的图案化期间的处理裕度，从而稳定地确保第二层113b的高度。
图5示出了第二坝部120的第三层115b可包覆第二层113b的上表面和侧表面的结构，但是实施例不限于此。由于通过应用同一掩模的处理来形成第二坝部120的第二层113b和第三层115b是可行的，因此第二层113b的上表面的宽度和第三层115b的下表面的宽度可形成为彼此基本上相同。
由于第二坝部120的高度可形成为大于第一坝部110的高度和第三坝部130的高度，因此可以防止有机封装层420形成超过第二坝部120的边缘尾部。在通过掩模的应用来沉积中间层320的过程中，可保持掩模与衬底100之间的间隔，以防止中间层320在沉积过程中因掩模而被穿孔或以其他方式被损坏。
图6是图5的区VI的可省略了薄膜封装层400的示意性截面视图，并且图7是示出图6的第四导电层20b和第一坝部110、第二坝部120和第三坝部130的平面视图。
参照图6和图7，第二电源电压线20的第四导电层20b可位于或设置在第一有机层109上，并且暴露第一有机层109的上表面的单个开口OP可形成在第四导电层20b中。开口OP可在实施例中被描述为单个开口。然而，本公开不限于此。例如，在本公开的精神和范围内，开口OP可是一个开口或多个开口。
单个开口OP可在第三坝部130和第二坝部120可延伸的方向上形成在第三坝部130和第二坝部120之间。位于或设置在第三坝部130和第二坝部120之间的第一坝部110可布置或设置在与形成在第四导电层20b中的单个开口OP重叠的位置处。开口OP可在实施例中被描述为单个开口。然而，本公开不限于此。例如，在本公开的精神和范围内，开口OP可是一个开口或多个开口。
第三坝部130和第一坝部110可彼此间隔开，并且第一孔H1可形成在第三坝部130和第一坝部110之间。第一坝部110和第二坝部120可彼此间隔开，并且第二孔H2可形成在第一坝部110和第二坝部120之间。形成在第三坝部130和第二坝部120之间的开口OP的尺寸可大于第一孔H1的尺寸和第二孔H2的尺寸之和。然而，本公开不限于此。
形成在第四导电层20b中的开口OP的一部分可被第一坝部110覆盖或重叠，但是开口OP的另一部分可暴露在第一孔H1和第二孔H2中。因此，在形成有机发光二极管OLED的过程期间从第一有机层109排出的逸出气体可通过第一孔H1和第二孔H2排放到外部。
第三坝部130可包覆第四导电层20b的第一部分20b1的第一端部ES1，并且第二坝部120可包覆第四导电层20b的第二部分20b2的第二端部ES2和第三端部ES3，从而防止在蚀刻第四导电层20b的图案时损坏第四导电层20b的第一端部ES1、第二端部ES2和第三端部ES3。
第四导电层20b可由与驱动电压线PL(参见图5)的材料相同或相似的材料形成。在实施例中，第四导电层20b可是包括铝(Al)、铜(Cu)、钛(Ti)以及其任何合金中的至少一种的单层膜或多层膜。例如，第四导电层20b可具有包括钛(Ti)的第一层、包括铝(Al)的第二层和包括钛(Ti)的第三层的堆叠结构。
图8是根据比较例的显示装置1’的示意性截面视图。将描述与根据实施例的图5的显示装置1的主要区别。
图8的左侧可与图5的IVA-IVB区相同，并且除了第四导电层的结构以外，图8的右侧可与图5的VA-VB区类似。
参照VA-VB区，可在显示区域DA中延伸的缓冲层101、第一栅极绝缘层103、第二栅极绝缘层105、层间绝缘层107和第一有机层109可布置或设置在衬底100上。网格线SPL可布置或设置在第二栅极绝缘层105和层间绝缘层107之间，第一导电层10a和第三导电层20a可布置或设置在层间绝缘层107上，并且第二导电层10b和第四导电层20b可布置或设置在第一有机层109上。
第一导电层10a和第二导电层10b可通过形成在第一有机层109中的第一接触孔CNT1电连接，以构成第一电源电压线10。第三导电层20a和第四导电层20b可通过形成在第一有机层109中的第二接触孔CNT2电连接，以构成第二电源电压线20。
与图5的上述实施例不同，暴露第一有机层109的上表面的开口OP可不形成在比较例的第四导电层20b中。因此，由于第四导电层20b可阻挡第一有机层109的上部，因此在形成有机发光二极管OLED的过程中在第一有机层109中生成的逸出气体OG没能有效地排放到外部并且残留在有机发光二极管OLED中，因此导致对有机发光二极管OLED的损坏。
图9是根据实施例的显示装置的示意性平面视图。
参照图9，暴露第一有机层109的上表面的开口OP可形成在第四导电层20b中。
第三坝部130和第一坝部110可彼此间隔开，并且第一孔H1可形成在第三坝部130和第一坝部110之间。第一坝部110和第二坝部120可彼此间隔开，并且第二孔H2可形成在第一坝部110与第二坝部120之间。形成在第三坝部130与第二坝部120之间的一些(或预定量的)开口OP可布置或设置为与第一孔H1和第二孔H2重叠。
当将图7的实施例与图9的实施例进行比较时，如在图7的实施例中那样，可形成开口OP的位置可布置或设置在第三坝部130和第二坝部120之间。然而，与图7的实施例不同，开口OP的数量可增加并且开口OP的尺寸可减小。
与上述图7的实施例不同，第四导电层20b可不划分为第一部分20b1(参见图7)和第二部分20b2(参见图7)，并且可在开口OP之间进行连接。在实施例中，可通过在第四导电层20b中形成开口OP来有效地排放逸出气体，并且第一坝部110、第二坝部120和第三坝部130的下表面可通过开口OP与第一有机层109的上表面直接接触，从而提高第一坝部110、第二坝部120和第三坝部130与第一有机层109之间的结合强度。
开口OP在图9中示出为具有基本上相同的尺寸，但这仅是示例。可对开口OP的尺寸和形状进行各种修改。
第二坝部120可包覆第四导电层20b的第三端部ES3，从而防止在蚀刻第四导电层20b的图案时损坏第四导电层20b的第三端部ES3。
图10是根据实施例的显示装置的示意性平面视图。
参照图10，暴露第一有机层109的上表面的单个开口OP可形成在第四导电层20b中。开口OP可在实施例中被描述为单个开口。然而，本公开不限于此。例如，在本公开的精神和范围内，开口OP可是一个开口或多个开口。
单个开口OP可在第一电源电压线10和第三坝部130可延伸的方向上形成在第一电源电压线10(参见图5)和第三坝部130之间。在实施例中，开口OP可被描述为单个开口。然而，本公开不限于此。例如，在本公开的精神和范围内，开口OP可是一个开口或多个开口。
第三坝部130和第一坝部110可彼此间隔开，并且第一孔H1可形成在第三坝部130和第一坝部110之间。第一坝部110和第二坝部120可彼此间隔开，并且第二孔H2可形成在第一坝部110和第二坝部120之间。在实施例中，开口OP可不与第一孔H1和第二孔H2重叠。
当将图7的实施例与图10的实施例进行比较时，如在图7的实施例中那样，开口OP的数量可是一个，但是与图7的实施例不同，开口OP可形成在第一电源电压线10和第三坝部130之间。
如在上述图7的实施例中那样，第四导电层20b可包括第一部分20b1和第二部分20b2，第一部分20b1和第二部分20b2可通过开口OP而彼此间隔开。
第三坝部130可包覆第四导电层20b的第二部分20b2的第二端部ES2，并且第二坝部120可包覆第四导电层20b的第二部分20b2的第三端部ES3，从而防止在蚀刻第四导电层20b的图案时损坏第四导电层20b的第二端部ES2和第三端部ES3。
图11是根据实施例的显示装置的示意性平面视图。
参照图11，暴露第一有机层109(参见图5)的上表面的开口OP可在第一电源电压线10(参见图5)和第三坝部130之间形成在第四导电层20b中。
第三坝部130和第一坝部110可彼此间隔开，并且第一孔H1可形成在第三坝部130和第一坝部110之间。第一坝部110和第二坝部120可彼此间隔开，并且第二孔H2可形成在第一坝部110和第二坝部120之间。在实施例中，开口OP可不与第一孔H1和第二孔H2重叠。
当将图10的实施例与图11的实施例进行比较时，如在图10的实施例中那样，可形成开口OP的位置可形成在第一电源电压线10和第三坝部130之间，但开口OP的数量可增加，并且开口OP的尺寸可减小。
与图10的上述实施例不同，第四导电层20b可不划分为第一部分20b1(参见图10)和第二部分20b2(参见图10)，并且可在开口OP之间进行连接。在实施例中，可通过在第四导电层20b中形成开口OP来有效地排放逸出气体，并且第三坝部130的下表面可通过开口OP与第一有机层109的上表面直接接触，从而提高第三坝部130和第一有机层109之间的结合强度。
开口OP在图11中示出为具有基本上相同的尺寸，但这仅是示例。可对开口OP的尺寸和形状进行各种修改。
第二坝部120可包覆第四导电层20b的第三端部ES3，从而防止在蚀刻第四导电层20b的图案时损坏第四导电层20b的第三端部ES3。
图12是根据实施例的显示装置2的示意性截面视图。
图12的左侧示出了图4的像素P的结构，并且图12的右侧示出了沿图1的线VA-VB截取的示意性截面。
可在显示区域DA中的衬底100上延伸的缓冲层101、第一栅极绝缘层103、第二栅极绝缘层105、层间绝缘层107和第一有机层109可布置或设置在VA-VB区中。网格线SPL可布置或设置在第二栅极绝缘层105和层间绝缘层107之间，第一导电层10a和第二电源电压线20的一部分可布置或设置在层间绝缘层107上，并且第二导电层10b和第二电源电压线20的其他部分可布置或设置在第一有机层109上。
第一导电层10a和第二导电层10b可通过形成在第一有机层109中的第一接触孔CNT1而电连接，以构成第一电源电压线10。由于第一电源电压线10形成为两层的导电层，因此可减小第一电源电压线10的宽度，从而减小死区。在图5中示出了两个第一接触孔CNT1，但这是示例。在本公开的精神和范围内，第一接触孔CNT1的数量可是一个或三个或更多个。
在实施例中，与图5的实施例不同，第二电源电压线20可是一层的导电层，而不是两层的导电层。在可布置或设置第二电源电压线20的区域中，开口OP1和OP2可形成在第一有机层109中，以形成实质上凹凸的图案。第二电源电压线20可沿实质上凹凸的图案形成或设置在第一有机层109上。
与第一电源电压线10不同，形成为实质上凹凸的图案而不是两层的导电层的第二电源电压线20可具有更宽的有效线宽，从而减小电阻。开口OP1和OP2可形成为减少由第一有机层109占据的量，从而减少从第一有机层109排出的逸出气体的量。
第一导电层10a可由与数据线DL的材料相同或相似的材料形成，并且第二导电层10b和第二电源电压线20可由与驱动电压线PL的材料相同或相似的材料形成。
第二有机层111和像素限定层113可分别在与第一电源电压线10重叠的位置处位于或设置在第二导电层10b和第二有机层111上。形成或设置在显示区域DA中的相对电极330可在像素限定层113上延伸。相对电极330可延伸到覆盖第三坝部130的一部分或与第三坝部130的一部分重叠。
布置或设置在相对电极330上的薄膜封装层400可覆盖显示区域DA或与显示区域DA重叠，并且可延伸到显示区域DA的外部。薄膜封装层400可包括至少一个有机封装层和至少一个无机封装层。可以与图5的实施例相同或相似的方式应用薄膜封装层400的结构、材料等。
第三坝部130、第一坝部110和第二坝部120可在从显示区域DA到衬底100的端部的方向上顺序地布置或设置在与第二电源电压线20重叠的位置处。
第三坝部130可包括由与第二有机层111的材料相同或相似的材料形成的第一层111c以及由与像素限定层113的材料相同或相似的材料形成的第二层113c。
第一坝部110可包括由与第二有机层111的材料相同或相似的材料形成的第一层111a以及由与像素限定层113的材料相同或相似的材料形成的第二层113a。
第二坝部120可包括由与第二有机层111的材料相同或相似的材料形成的第一层111b、由与像素限定层113的材料相同或相似的材料形成的第二层113b以及由与间隔物115的材料相同或相似的材料形成的第三层115b。
为了保持第一坝部110、第二坝部120和第三坝部130的适当高度，第一坝部110、第二坝部120和第三坝部130可布置或设置在形成实质上凹凸的图案的第二电源电压线的凸区中。
根据一个或多个实施例，当第二电源电压线形成为两个导电层时，可减少从布置或设置在两个导电层之间的有机层排出的废气或逸出气体的量，从而防止由于废气或逸出气体而引起的显示装置的有缺陷像素的出现。然而，本公开的范围不受这些效果的限制。
应理解的是，本文中描述的实施例应仅在描述性的意义考虑，并不用于限制的目的。在每个实施例内的特征或方面的描述通常应被认为可适用于其他实施例中的其他类似特征或方面。尽管已经参照图描述了一个或多个实施例，但是本领域普通技术人员将理解的是，可在不脱离由以下的权利要求所限定的精神和范围的情况下在实施例中作出形式和细节上的各种改变。

Claims (20)

1.一种显示装置，包括：
衬底；
显示区域，设置在所述衬底上并包括多个像素；
非显示区域，与所述显示区域相邻；
第一电源电压线，设置在所述非显示区域中并且包括：
第一导电层；
第一有机层，设置在所述第一导电层上；以及
第二导电层，设置在所述第一有机层上；
第二电源电压线，设置在所述非显示区域中并且包括：
第三导电层，与所述第一导电层间隔开；以及
第四导电层，设置在所述第一有机层上，其中，所述第一有机层设置在所述第三导电层上；
第一坝部，围绕所述显示区域并且与所述第一电源电压线相邻设置；
第二坝部，与所述第一坝部相邻设置；以及
第三坝部，设置在所述第一电源电压线与所述第一坝部之间，
其中，所述第四导电层在所述第一电源电压线与所述第二坝部之间包括暴露所述第一有机层的上表面的开口。
2.根据权利要求1所述的显示装置，还包括：
第二有机层，设置在所述第一有机层上；以及
像素限定层，设置在所述第二有机层上，其中，
所述第一坝部包括：
第一层，包括所述第二有机层的一部分；以及
第二层，包括所述像素限定层的一部分，
所述第二坝部包括：
第一层，包括所述第二有机层的一部分；以及
第二层，包括所述像素限定层的一部分，并且
所述第三坝部包括：
第一层，包括所述第二有机层的一部分；以及
第二层，包括所述像素限定层的一部分。
3.根据权利要求2所述的显示装置，其中，所述第四导电层包括沿所述第三坝部和所述第二坝部的延伸方向设置在所述第三坝部与所述第二坝部之间的开口。
4.根据权利要求3所述的显示装置，其中，所述开口设置为与所述第一坝部重叠。
5.根据权利要求3所述的显示装置，其中，
所述第四导电层包括通过所述开口而彼此间隔开的第一部分和第二部分，
所述第三坝部和所述第一部分的与所述开口相邻的端部重叠，并且
所述第二坝部和所述第二部分的与所述开口相邻的端部重叠。
6.根据权利要求5所述的显示装置，其中，所述第二坝部与所述第二部分的距所述开口预定距离处的端部重叠。
7.根据权利要求2所述的显示装置，其中，所述第四导电层包括设置在所述第三坝部与所述第二坝部之间的多个开口。
8.根据权利要求2所述的显示装置，其中，所述第四导电层包括沿所述第三坝部的延伸方向设置在所述第一电源电压线与所述第三坝部之间的开口。
9.根据权利要求2所述的显示装置，其中，所述第四导电层包括设置在所述第一电源电压线与所述第三坝部之间的多个开口。
10.根据权利要求2所述的显示装置，其中，
所述像素包括：
第一电极；
发射层，设置在所述第一电极上；以及
第二电极，设置在所述发射层上，
所述第二电极公共地设置在多个所述像素中，并且
所述第二电极朝向所述非显示区域延伸以与所述第三坝部的一部分重叠。
11.根据权利要求10所述的显示装置，还包括设置在所述像素限定层上的间隔物，其中，
所述第二坝部包括第三层，所述第三层位于所述第二坝部的包括所述像素限定层的所述一部分的所述第二层上，并且
所述第三层和所述间隔物包括相同的材料。
12.根据权利要求11所述的显示装置，其中，所述第二坝部的高度大于所述第一坝部的高度和所述第三坝部的高度。
13.根据权利要求2所述的显示装置，其中，所述第三坝部、所述第一坝部和所述第二坝部与所述第二电源电压线重叠。
14.根据权利要求1所述的显示装置，其中，
所述第一导电层和所述第三导电层包括相同的材料，并且
所述第二导电层和所述第四导电层包括相同的材料。
15.根据权利要求1所述的显示装置，还包括薄膜封装层，所述薄膜封装层包括：
第一无机封装层，与所述显示区域重叠；
有机封装层，位于所述第一无机封装层上；以及
第二无机封装层，位于所述有机封装层上，
其中，所述薄膜封装层与所述第三坝部和所述第一坝部重叠。
16.根据权利要求15所述的显示装置，其中，所述第一无机封装层和所述第二无机封装层与所述第二坝部的边缘直接接触。
17.根据权利要求1所述的显示装置，其中，所述第一导电层通过设置在所述第一有机层中的第一接触孔电连接到所述第二导电层。
18.根据权利要求1所述的显示装置，其中，所述第三导电层通过设置在所述第一有机层中的第二接触孔电连接到所述第四导电层。
19.一种显示装置，包括：
衬底；
显示区域，设置在所述衬底上并包括多个像素；
非显示区域，与所述显示区域相邻；
第一电源电压线，设置在所述非显示区域中并且包括：
第一导电层；
第一有机层，设置在所述第一导电层上；以及
第二导电层，设置在所述第一有机层上；
第二电源电压线，设置在所述非显示区域中，所述第二电源电压线和所述第二导电层包括相同的材料；
第一坝部，围绕所述显示区域并且与所述第一电源电压线相邻设置；
第二坝部，与所述第一坝部相邻设置；以及
第三坝部，设置在所述第一电源电压线与所述第一坝部之间，
其中，所述第一有机层在所述第一电源电压线与所述第二坝部之间具有包括至少一个开口的凹凸的图案。
20.根据权利要求19所述的显示装置，其中，所述第二电源电压线沿所述凹凸的图案设置在所述第一有机层上。
CN202011179539.XA 2019-10-30 2020-10-29 显示装置 Pending CN112750876A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0136897 2019-10-30
KR1020190136897A KR20210052728A (ko) 2019-10-30 2019-10-30 표시 장치

Publications (1)

Publication Number Publication Date
CN112750876A true CN112750876A (zh) 2021-05-04

Family

ID=75648804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011179539.XA Pending CN112750876A (zh) 2019-10-30 2020-10-29 显示装置

Country Status (3)

Country Link
US (2) US11482589B2 (zh)
KR (1) KR20210052728A (zh)
CN (1) CN112750876A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970576B (zh) * 2019-12-19 2022-08-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
KR20220056284A (ko) * 2020-10-27 2022-05-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR20230103752A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 터치 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102113179B1 (ko) 2013-10-14 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102210210B1 (ko) 2014-01-06 2021-02-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102465379B1 (ko) 2015-12-02 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102490891B1 (ko) 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
KR102663900B1 (ko) * 2016-05-26 2024-05-08 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
KR102610024B1 (ko) * 2016-06-16 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
KR101964934B1 (ko) * 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102648401B1 (ko) 2016-09-30 2024-03-18 삼성디스플레이 주식회사 디스플레이 장치
KR102354977B1 (ko) 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
KR102544242B1 (ko) * 2018-03-16 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102562901B1 (ko) * 2018-03-26 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치
CN108417608B (zh) * 2018-03-28 2021-03-09 上海天马微电子有限公司 一种柔性显示面板及显示装置
KR20200062445A (ko) 2018-11-26 2020-06-04 삼성디스플레이 주식회사 표시 장치
KR102568299B1 (ko) * 2018-12-20 2023-08-17 엘지디스플레이 주식회사 전계 발광 표시 장치

Also Published As

Publication number Publication date
US20210134928A1 (en) 2021-05-06
US20230031679A1 (en) 2023-02-02
US12082463B2 (en) 2024-09-03
US11482589B2 (en) 2022-10-25
KR20210052728A (ko) 2021-05-11

Similar Documents

Publication Publication Date Title
US11088232B2 (en) Display device
US10777771B2 (en) Display apparatus
US11081676B2 (en) Display apparatus
US11476442B2 (en) Display apparatus
US20240244921A1 (en) Display apparatus
CN111987122A (zh) 显示装置
US12082463B2 (en) Display apparatus
CN113224111A (zh) 显示设备
US11355567B2 (en) Display device
US11985846B2 (en) Display device including stacked capping layers
US9911802B2 (en) Display device and method for manufacturing the same
CN112992989A (zh) 显示面板和包括显示面板的显示装置
CN112086483A (zh) 显示装置和制造显示装置的方法
US11495650B2 (en) Display apparatus
US20210257433A1 (en) Display device
US20230269973A1 (en) Display apparatus and flexible display apparatus
US20220285647A1 (en) Display apparatus
US20240276794A1 (en) Display apparatus and method of manufacturing the same
KR20220008990A (ko) 표시 장치
CN110676289A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination