CN112748859A - Mram-nand控制器及其数据写入方法 - Google Patents

Mram-nand控制器及其数据写入方法 Download PDF

Info

Publication number
CN112748859A
CN112748859A CN201911047774.9A CN201911047774A CN112748859A CN 112748859 A CN112748859 A CN 112748859A CN 201911047774 A CN201911047774 A CN 201911047774A CN 112748859 A CN112748859 A CN 112748859A
Authority
CN
China
Prior art keywords
mram
write
nand
data
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911047774.9A
Other languages
English (en)
Other versions
CN112748859B (zh
Inventor
戴瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201911047774.9A priority Critical patent/CN112748859B/zh
Publication of CN112748859A publication Critical patent/CN112748859A/zh
Application granted granted Critical
Publication of CN112748859B publication Critical patent/CN112748859B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请提供一种MRAM‑NAND控制器及其数据写入方法。控制器包括嵌入式MRAM、采用DDR‑DRAM接口标准的主机接口、NAND控制器、微控制器、读缓存器与内建于嵌入式MRAM的写缓存。本申请通过将缓存的读/写分隔设计，不但提升数据的读/写速度，在MRAM写入次数有限的条件下优化其使用方式，增加其使用寿命。更进一步，由于MRAM‑NAND控制器的主机接口，采用DDR‑DRAM接口，有助提高控制器及其应用的内存条的读写速度。通过缓存分隔设计，能有效提升、平衡与稳定控制器芯片的读/写作业效能，同时调节工作时序以应对现行主机芯片的兼容性问题，有助提升相关产品的适用性。

Description

MRAM-NAND控制器及其数据写入方法
技术领域
本申请涉及存储器技术领域，特别是关于MRAM-NAND控制器及其数据写入方法。
背景技术
固态硬盘(Solid State Drives，SSD)，简称固盘，采用固态电子存储芯片阵列而制成的硬盘，由控制单元和存储单元(FLASH芯片、DRAM芯片)组成。固态硬盘在接口的规范和定义、功能及使用方法上与普通硬盘的完全相同，在产品外形和尺寸上也完全与普通硬盘一致。被广泛应用于军事、车载、工控、视频监控、网络监控、网络终端、电力、医疗、航空、导航设备等领域。
NAND闪存技术的发展虽然推动了SSD产业，但由于对尺寸的严格要求，现有的手机、平板电脑很难支持SSD。为能扩大技术适用性与提升存储器的读写速度与稳定性，现有方案一般是将DDR内存(Double Data Rate Dynamic Random Access Memory，双倍速率动态随机存储器，为DDR-DRAM的简称)技术结合MRAM(Magnetic random access memory，磁性随机存储器)存储技术，将其应用于手机、平板电脑的主控芯片上，以加速数据的读写速度与稳定性。
例如：中国专利CN201510098598.7即提出利用MRAM提高存储设备的性能，应用于新架构的贴片式固态硬盘，其在主控芯片内加入MRAM，并且使用DRAM的接口与主机通信。
然而，现有的MRAM读的擦写次数还不能做到无限大，一般在100万次到一亿次之间。比闪存高出了若干个量级，但作为闪存的缓存，需要承受很高的擦写次数，造成适用性受限，也影响产品的推广。
发明内容
为了解决上述技术问题，本申请的目的在于，提供一种平衡数据读/写的MRAM-NAND控制器及其数据写入方法。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。
依据本申请提出的一种MRAM-NAND控制器，其包括：嵌入式MRAM、DDR-DRAM接口标准的主机接口、NAND控制器、微控制器、缓存器与状态寄存器；所述主机接口用于所述嵌入式MRAM、所述NAND控制器、所述微控制器与主机芯片连接；所述读缓存器用于暂存所述主机芯片读取所述NAND控制器所连接NAND存储模块的读数据；所述嵌入式MRAM内设置有写缓存，用于暂存所述主机芯片写入所述NAND存储模块的写数据；所述微控制器用于取得所述主机芯片的写入数据，并将所述写入数据记载于所述嵌入式MRAM的相对应地址及/或通过所述NAND控制器写入其连接的所述NAND存储模块，及所述微控制器用于取得所述主机芯片需求的读取数据，并自所述NAND存储模块或所述读缓存器读取所述读取数据。
本申请解决其技术问题还可采用以下技术措施进一步实现。
在本申请的一实施例中，所述写入数据与所述读取数据为以页为单位的页数据，所述写入数据、所述读取数据与所述NAND存储模块的页数据的容量为相同。
在本申请的一实施例中，所述写缓存由多个写缓存页组成，所述微控制器将空闲的一个以上的写缓存页形成一队列，当使用中的写缓存页被释放时，会被排入所述队列的最后位，当需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
在本申请的一实施例中，所述读缓存器为SRAM缓存。
在本申请的一实施例中，所述写入数据为以页为单位的页数据。
在本申请的一实施例中，所述MRAM-NAND控制器制成在一个硅片上。
在本申请的一实施例中，在本申请的一实施例中，所述NAND控制器为单通道或多通道。
在本申请的一实施例中，所述MRAM-NAND控制器中还包括DMA控制器，所述DMA控制器分别连接所述嵌入式MRAM与所述NAND控制器。
在本申请的一实施例中，所述主机接口中预留一段地址，用于所述主机芯片控制所述微控制器、所述NAND控制器与所述DMA控制器的操作。
在本申请的一实施例中，所述微控制器可以是单核心或多核心的运算处理结构的。
在本申请的一实施例中，前述任一种MRAM-NAND控制器还连接NAND存储模块，所述MRAM-NAND控制器与所述NAND存储模块封装在一存储芯片中。
在本申请的一实施例中，多个存储芯片能够直接贴片到一基板上以形成内存条，所述内存条插接在所述主机芯片所在主板的内存条插槽，以与所述主机芯片连接。
在本申请的一实施例中，多个存储芯片形成贴片式固态硬盘，所述贴片式固态硬盘能够直接贴片到所述主机芯片所在主板。
在本申请的一实施例中，所述MRAM-NAND控制器为MRAM-NAND控制器，所述NAND存储模块为NAND芯片，所述MRAM-NAND控制器芯片与所述NAND芯片采用POP封装技术叠在一起，贴片到上述基板或是主板上。
本申请另一目的为一种MRAM-NAND控制器的数据写入方法，所述MRAM-NAND控制器包括微控制器、读缓存器与内建于嵌入式MRAM的写缓存，所述MRAM-NAND控制器连接主机芯片与NAND存储模块，所述方法包括：所述主机芯片写入数据至所述MRAM-NAND控制器时，所述微控制器将写入数据记载于所述嵌入式MRAM的相对应地址及/或通过所述NAND控制器写入其连接的所述NAND存储模块，其中，所述写缓存由多个写缓存页组成，每一写缓存页与所述NAND存储模块的页数据的容量为相同，所述微控制器将空闲的一个以上的写缓存页形成一队列，当使用中的写缓存页被释放时，会被排入所述队列的最后位，当需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
本申请通过将缓存的读/写分隔设计，不但提升数据的读/写速度，在MRAM写入次数有限的条件下优化其使用方式，增加其使用寿命。其次，通过DDR-DRAM标准的主机接口，控制器芯片及其应用的内存条的读写速度不受限于串行接口，DDR-RAM接口的速度比SATA或PCIe接口的速度快得多，有效的提升控制器芯片的读写速度。其三，结合缓存的设计，更进一步者，配合SRAM与MRAM的特性，确保提升、平衡与稳定控制器芯片的读/写作业效能。其四，通过MRAM与SRAM分别为NAND充当读/写缓存，再结合各种算法的配套设计，总体的读/写速度会提高数倍。
附图说明
图1为范例性SSD用于计算机的架构示意图；
图2为范例性SSD用于手机与平板电脑的架构示意图；
图3为范例性固态硬盘应用于计算机的架构示意图；
图4为本申请实施例控制器的架构示意图；
图5为本申请实施例应用于内存条的架构示意图；
图6绘示本申请实施例的数据写入流程示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
本申请的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情形下可以互换。此外，术语“包括”和“具有”以及他譬的变形，意图在于覆盖不排他的包含。
本申请说明书中使用的术语仅用来描述特定实施方式，而并不意图显示本申请的概念。除非上下文中有明确不同的意义，否则，以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中，应理解，诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作或其组合的可能性，而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。
在附图中，为了清晰、理解和便于描述，夸大设备、系统、组件、电路的配置范围。将理解的是，当组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。
另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施例，对依据本申请提出的一种MRAM-NAND控制器及其数据写入方法，其具体实施方式、结构、特征及其功效，详细说明如后。
本申请基于两项重要的技术发展：
(1)3D NAND技术。3D NAND技术的发展，使得未来一个芯片的容量可以相当于过去整个SSD的容量，足够运行常见的操作系统及其基本应用。固态硬盘的数据传输速度虽然很快，但售价与容量还存在问题。这种宽度为2.5英寸的硬盘用来容纳存储芯片的空间较为有限，容量越高的芯片可以增加硬盘的总体存储空间，但更高的成本也拉高了硬盘的售价。3DNAND不同于将存储芯片放置在单面，而是将它们堆叠最高32层的方法，大大增加了芯片的容量。
(2)MRAM技术。MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高集成度，而且基本上可以无限次地重复写入。MRAM是一种新的内存和存储技术，可以像DDR(D)RAM一样快速随机读写，还可以像NAND闪存一样在断电后永久保留数据。而且MRAM不像DRAM一样与标准CMOS半导体工艺不兼容，因而MRAM可以和逻辑电路集成到一个芯片中。
图1绘示范例性SSD用于计算机的架构示意图。SSD包括用于存储数据的一组NAND芯片，用于缓存数据的和辅助计算的DDR内存，以及一个主控芯片(SSD Controller)，SSD与主机之间采用高速串行接口连接，如SATA、PICe等。由于对尺寸的严格要求，现有的手机、平板电脑很难支持SSD。
图2绘示范例性SSD用于手机与平板电脑的架构示意图。为能扩大技术适用性与提升存储器的读写速度与稳定性，将DDR内存(Double Data Rate Dynamic Random AccessMemory，双倍速率动态随机存储器，为DDR-DRAM的简称)技术结合MRAM(Magnetic randomaccess memory，磁性随机存储器)存储技术。一部分DDR可以用作NAND的缓存，与SSD控制器相应的NAND管理软件，也在手机、平板电脑的主控芯片上运行。另一方面，结合MRAM高速的读写速度和高集成度，且可以被无限次的重复写入的特性，以强化数据读写的稳定性。
图3为范例性固态硬盘应用于计算机的架构示意图，其在主控芯片内加入MRAM，并且使用DRAM的接口与主机通信。由于MRAM模块具有静态随机存储器(SRAM)的高速读取写入能力，以及动态随机存储器(DRAM)的高密度，使得MRAM-NAND控制器的读写速度更快、尺寸更小。而且新的接口和MRAM的嵌入大大地提高了存储设备的速度，提高了寿命降低了功耗。
然而，现有的MRAM读的擦写次数还不能做到无限大，一般在100万次到一亿次之间。比闪存高出了若干个量级，但作为闪存的缓存，需要承受很高的擦写次数，造成适用性受限，也影响产品的推广。
图4为本申请实施例控制器的架构示意图，请同时配合其它图示以利理解。本申请提出的一种MRAM-NAND控制器100包括：嵌入式MRAM110、主机接口120、NAND控制器130、微控制器140与读缓存器150；所述主机接口120用于所述嵌入式MRAM110、所述NAND控制器130、所述微控制器140与主机芯片400连接；所述读缓存器150用于暂存所述主机芯片400读取所述NAND控制器130所连接NAND存储模块200的读数据；所述嵌入式MRAM110内设置有写缓存160，用于暂存所述主机芯片400写入所述NAND存储模块200的写数据；所述微控制器140用于取得所述主机芯片400的写入数据，并将所述写入数据记载于所述嵌入式MRAM110的相对应地址及/或通过所述NAND控制器130写入其连接的NAND存储模块200；以及所述微控制器140用于取得所述主机芯片400需求的读取数据，并自所述NAND存储模块200或所述读缓存器150读取所述读取数据。
在本申请的一实施例中，所述写入数据与所述读取数据为以页(Page)为单位的页数据，所述写入数据、所述读取数据与所述NAND存储模块200的页数据的容量为相同。主机芯片400可以通过DDR-DRAM规格的主机接口120直接写入所述嵌入式MRAM110中的数据，由主机芯片400写入的数据，将全部暂时存在写缓存160中。主机芯片400完成一页数据的写入后，微控制器400根据需要相关作业需求，把写入数据搬运到所述嵌入式MRAM110的相应地址及/或通过所述NAND控制器130写入其连接的NAND存储模块200。相对的，主机芯片400可以通过DDR-DRAM规格的主机接口120直接读取所述嵌入式MRAM110中的数据，由主机芯片400曾读取的数据，将全部暂时存在读缓存器150中。主机芯片400完成一页数据的读取后，微控制器400根据需要相关作业需求，把读取数据搬运到读缓存器150中，以便主机芯片400需读取相同数据时，可直接自读缓存器150里读出。
在本申请的一实施例中，所述写缓存160由多个写缓存页组成，所述微控制器140将空闲的一个以上的写缓存页形成一队列，当使用中的写缓存页被释放时，会被排入所述队列的最后位，当需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
在本申请的一实施例中，所述读缓存器150为SRAM缓存。
在本申请的一实施例中，所述主机接口120采用DDR-DRAM接口标准。
在本申请的一实施例中，所述MRAM-NAND控制器100制成在一个硅片上。
在本申请的一实施例中，所述NAND控制器130为单通道或多通道。
在一些实施例中，所述NAND控制器130是与NAND存储模块200进行连接，所述NAND存储模块200可为NAND芯片或NAND硅片。所述NAND控制器130与NAND存储模块200通过多通道(32bit、64bit、128bit等)并行操作，能够进一步MRAM-NAND控制器100的提高读写速度。
在一些实施例中，NAND控制器130与NAND芯片或NAND硅片通过NAND接口连接，NAND接口为符合ONFI4.0标准的接口。本实施例中，NAND接口选择目前最先进的ONFI4.0接口标准，通过多通道实现128bit的宽度。
在本申请的一实施例中，所述MRAM-NAND控制器100中还包括DMA控制器，所述DMA控制器分别连接所述嵌入式MRAM110与所述NAND控制器130。所述主机芯片400的主板上设置有运算单元，如中央处理器(CPU)，或是其它具有相关、相类似、或相对应的运算芯片。所述主机芯片400亦可以是具备此等运算能力的芯片或集成组件。DMA(Direct MemoryAccess)控制器是直接内存访问控制器，是一种不经过CPU而直接从内存存取数据的数据交换模式。在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了CPU资源占有率，可以大大节省系统资源。
在本申请的一实施例中，所述主机接口120中预留一段地址，用于所述主机芯片400控制所述微控制器140、所述NAND控制器130与所述DMA控制器的操作。嵌入式MRAM110通过DMA控制器与NAND控制器130交换数据，不会影响到主机芯片400的运行，也不会占用MRAM-NAND控制器100内部总线，有助于提高读写速度。
如图4绘示。如前述，在本申请的一实施例中主机接口120是DDR-DRAM接口，DDRRAM接口的速度比SATA或PCIe接口的速度快得多，使得MRAM-NAND控制器100及其应用的内存条的读写速度不再受限于串行接口的速度，读写速度大大提高。本实施例中，DDR-DRAM接口选择目前最先进64bit DDR4接口标准，理论上可以实现约50G/s的最快短时间读写速度。
在本申请的一实施例中，所述微控制器140可以是单核心或多核心的运算处理结构。
在本申请的一实施例中，前述任一种MRAM-NAND控制器100还连接NAND存储模块200，所述MRAM-NAND控制器100与所述NAND存储模块200封装在一存储芯片500中。
图5为本申请实施例应用于内存条的架构示意图。内存条300用以插入计算机主板上的内存条插口。目前这类的内存条300标准至少适用于SIMM(single in-line memorymodule，单列直插式内存模块)、DIMM(Dual-Inline-Memory-Modules，双列直插式存储模块)与SO-DIMM(Small Outline Dual In-line Memory Module，小型双列直插式内存模块)等。这样的内存条300不仅仅提供内存功能，还具有存储功能和数据处理功能。所述内存条300包括多个存储芯片500，每一存储芯片500封装有如前述任一种MRAM-NAND控制器100与NAND存储模块200。
在本申请的一实施例中，所述多个存储芯片500的主机接口120皆被导引设置至所述内存条300的接脚。
在本申请的一实施例中，所述内存条300插接至主板的内存条插口时，所述主机接口120连接所述主板的传输线路，所述多个存储芯片的每一者通过主机接口120连接至所述主机芯片400。
在本申请的一实施例中，所述多个存储芯片500直接贴片到所述内存条300的基板上。
在一些实施例中，多个存储芯片500形成如图3所示的贴片式固态硬盘，所述贴片式固态硬盘能够直接贴片到所述主机芯片所在主板。
在本申请的一实施例中，所述MRAM-NAND控制器100为MRAM-NAND控制器100，所述NAND存储模块200为NAND芯片，所述MRAM-NAND控制器100与所述NAND芯片采用POP封装技术叠在一起，贴片到上述基板或是主板上。
在本申请的一实施例中，多个存储芯片500(或是成组设置)内建有系统软件，其通过所述微控制器140与所述嵌入式MRAM110所运行。通过系统软件、微控制器140与嵌入式MRAM110的配合，一些数据处理功能可于系统软件内直接完成。
图6绘示本申请实施例的MRAM-NAND控制器的数据写入流程示意图，请同时参阅图4与图5以利于理解，此流程包括：所述主机芯片400写入数据至所述MRAM-NAND控制器100时，所述微控制器140将写入数据记载于所述嵌入式MRAM110的相对应地址及/或通过所述NAND控制器130写入其连接的所述NAND存储模块200。所述写缓存160由多个写缓存页组成，每一写缓存页与所述NAND存储模块200的页数据的容量为相同，所述微控制器140将空闲的一个以上的写缓存页形成一队列，而写缓存160的队列管控方式包括以下流程：
步骤S610，判断调用写缓存页或是释放写缓存页。
步骤S620，当判断为使用中的写缓存页被释放时，使用中的写缓存页会被排入所述队列的最后位。
步骤S630，当判断为需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
本申请通过将缓存的读/写分隔设计，不但提升数据的读/写速度，在MRAM写入次数有限的条件下优化其使用方式，增加其使用寿命。其次，通过DDR-DRAM标准的主机接口，控制器芯片及其应用的内存条的读写速度不受限于串行接口，DDR-RAM接口的速度比SATA或PCIe接口的速度快得多，有效的提升控制器芯片的读写速度。其三，结合缓存的设计，更进一步者，配合SRAM与MRAM的特性，确保提升、平衡与稳定控制器芯片的读/写作业效能。其四，通过MRAM与SRAM分别为NAND充当读/写缓存，再结合各种算法的配套设计，总体的读/写速度会提高数倍。
“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例；但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词，除非其前后文意显示出其它意思。
以上所述，仅是本申请的具体实施例而已，并非对本申请作任何形式上的限制，虽然本申请已以具体实施例揭露如上，然而并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (9)

1.一种MRAM-NAND控制器，其特征在于，包括：嵌入式MRAM、DDR-DRAM接口标准的主机接口、NAND控制器、微控制器、读缓存器与状态寄存器；
所述主机接口用于所述嵌入式MRAM、所述NAND控制器、所述微控制器与主机芯片连接；
所述读缓存器用于暂存所述主机芯片读取所述NAND控制器所连接NAND存储模块的读数据；
所述嵌入式MRAM内设置有写缓存，用于暂存所述主机芯片写入所述NAND存储模块的写数据；
所述微控制器用于取得所述主机芯片的写入数据，并将所述写入数据记载于所述嵌入式MRAM的相对应地址及/或通过所述NAND控制器写入其连接的所述NAND存储模块，及所述微控制器用于取得所述主机芯片需求的读取数据，并自所述NAND存储模块或所述读缓存器读取所述读取数据。
2.如权利要求1的所述MRAM-NAND控制器，其特征在于，所述写入数据与所述读取数据为以页为单位的页数据，所述写入数据、所述读取数据与所述NAND存储模块的页数据的容量为相同。
3.如权利要求2的所述MRAM-NAND控制器，其特征在于，所述写缓存由多个写缓存页组成，所述微控制器将空闲的一个以上的写缓存页形成一队列，当使用中的写缓存页被释放时，会被排入所述队列的最后位，当需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
4.如权利要求1的所述MRAM-NAND控制器，其特征在于，所述读缓存器为SRAM缓存。
5.如权利要求1的所述MRAM-NAND控制器，其特征在于，所述MRAM-NAND控制器制成在一个硅片上。
6.如权利要求1的所述MRAM-NAND控制器，其特征在于，所述NAND控制器为单通道或多通道。
7.如权利要求1的所述MRAM-NAND控制器，其特征在于，所述微控制器可以是单核心或多核心的运算处理结构。
8.如权利要求1-7任一项所述的MRAM-NAND控制器，其特征在于，更连接NAND存储模块，所述MRAM-NAND控制器与所述NAND存储模块封装在一存储芯片中。
9.一种MRAM-NAND控制器的数据写入方法，所述MRAM-NAND控制器包括微控制器、读缓存器与内建于嵌入式MRAM的写缓存，所述MRAM-NAND控制器连接主机芯片与NAND存储模块，其特征在于，所述方法包括：
所述主机芯片写入数据至所述MRAM-NAND控制器时，所述微控制器将写入数据记载于所述嵌入式MRAM的相对应地址及/或通过所述NAND控制器写入其连接的所述NAND存储模块，其中，所述写缓存由多个写缓存页组成，每一写缓存页与所述NAND存储模块的页数据的容量为相同，所述微控制器将空闲的一个以上的写缓存页形成一队列，当使用中的写缓存页被释放时，会被排入所述队列的最后位，当需求配置写缓存页时，将所述队列的最前位的写缓存页取出使用。
CN201911047774.9A 2019-10-30 2019-10-30 Mram-nand控制器及其数据写入方法 Active CN112748859B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911047774.9A CN112748859B (zh) 2019-10-30 2019-10-30 Mram-nand控制器及其数据写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911047774.9A CN112748859B (zh) 2019-10-30 2019-10-30 Mram-nand控制器及其数据写入方法

Publications (2)

Publication Number Publication Date
CN112748859A true CN112748859A (zh) 2021-05-04
CN112748859B CN112748859B (zh) 2023-03-21

Family

ID=75640915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911047774.9A Active CN112748859B (zh) 2019-10-30 2019-10-30 Mram-nand控制器及其数据写入方法

Country Status (1)

Country Link
CN (1) CN112748859B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114416184A (zh) * 2021-12-06 2022-04-29 北京航空航天大学 基于虚拟现实设备的存内计算方法及装置
US20230026505A1 (en) * 2021-07-23 2023-01-26 Samsung Electronics Co., Ltd. Data processing apparatus and method using direct memory access
CN117093159A (zh) * 2023-10-18 2023-11-21 同方威视科技江苏有限公司 用于加速存储设备的方法和装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871248A (zh) * 2012-12-20 2015-08-26 高通股份有限公司 集成mram高速缓存模块
CN105630700A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种具有二级缓存结构的存储系统及读写方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871248A (zh) * 2012-12-20 2015-08-26 高通股份有限公司 集成mram高速缓存模块
CN105630700A (zh) * 2015-04-29 2016-06-01 上海磁宇信息科技有限公司 一种具有二级缓存结构的存储系统及读写方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230026505A1 (en) * 2021-07-23 2023-01-26 Samsung Electronics Co., Ltd. Data processing apparatus and method using direct memory access
CN114416184A (zh) * 2021-12-06 2022-04-29 北京航空航天大学 基于虚拟现实设备的存内计算方法及装置
CN114416184B (zh) * 2021-12-06 2023-08-01 北京航空航天大学 基于虚拟现实设备的存内计算方法及装置
CN117093159A (zh) * 2023-10-18 2023-11-21 同方威视科技江苏有限公司 用于加速存储设备的方法和装置
CN117093159B (zh) * 2023-10-18 2024-01-26 同方威视科技江苏有限公司 用于加速存储设备的方法和装置

Also Published As

Publication number Publication date
CN112748859B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
CN110083545B (zh) 数据存储装置及其操作方法
CN112748859B (zh) Mram-nand控制器及其数据写入方法
US10592445B2 (en) Techniques to access or operate a dual in-line memory module via multiple data channels
US10838653B2 (en) Electronic device and operating method thereof
US20180285252A1 (en) Optimized memory access bandwidth devices, systems, and methods for processing low spatial locality data
US20150106574A1 (en) Performing Processing Operations for Memory Circuits using a Hierarchical Arrangement of Processing Circuits
CN107068176B (zh) 半导体存储器设备及包括半导体存储器设备的存储器系统
KR20180114972A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9792978B2 (en) Semiconductor memory device and memory system including the same
CN110413222B (zh) 数据存储装置及其操作方法
US20220398200A1 (en) Memory protocol with programmable buffer and cache size
CN104681077B (zh) 一种mram-nand控制器及贴片式固态硬盘
US10776048B2 (en) Electronic apparatus and operating method thereof
CN111414313B (zh) 数据存储装置及数据存储装置的操作方法
US10810118B2 (en) Data storage device and operating method thereof
US20190042095A1 (en) Memory module designed to conform to a first memory chip specification having memory chips designed to conform to a second memory chip specification
US8750068B2 (en) Memory system and refresh control method thereof
CN112445422A (zh) 存储器控制器、存储装置以及存储器控制器的操作方法
CN112988045A (zh) 数据存储装置及其操作方法
CN112650439B (zh) Mram-nand控制器及其数据写入方法
US10467160B2 (en) Memory channel having more than one DIMM per motherboard DIMM connector
KR20230043686A (ko) 메모리 모듈의 대역폭을 증가시키는 유동 증진 구조
CN114385070B (zh) 主机、数据存储装置、数据处理系统以及数据处理方法
CN107301872B (zh) 半导体存储器装置的操作方法
US11409473B2 (en) Data storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant