CN112737601A - 一种译码方法及译码装置 - Google Patents

一种译码方法及译码装置 Download PDF

Info

Publication number
CN112737601A
CN112737601A CN202011547265.5A CN202011547265A CN112737601A CN 112737601 A CN112737601 A CN 112737601A CN 202011547265 A CN202011547265 A CN 202011547265A CN 112737601 A CN112737601 A CN 112737601A
Authority
CN
China
Prior art keywords
decoding
code symbols
code
sub
interleaving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011547265.5A
Other languages
English (en)
Inventor
宋挥师
赵海龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Datang Semiconductor Design Co Ltd
Original Assignee
Datang Semiconductor Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Datang Semiconductor Design Co Ltd filed Critical Datang Semiconductor Design Co Ltd
Priority to CN202011547265.5A priority Critical patent/CN112737601A/zh
Publication of CN112737601A publication Critical patent/CN112737601A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

一种译码方法及译码装置，包括：划分解交织后的编码符为第一预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。本发明实施例提升了译码速度。

Description

一种译码方法及译码装置
技术领域
本文涉及但不限于卫星导航技术，尤指一种译码方法及译码装置。
背景技术
伽利略(Gallieo)卫星导航系统是欧洲以民用为目的而独立自主设计的一个全球卫星导航定位系统(GNSS)；根据标称中心载波频率的不同，Gallieo卫星导航系统分为三个频点信号：频点(E)1信号(E1频点信号)、E6频点信号、E5频点信号。E5频点信号由于其本身的特性以及特殊的调制方式，使其成为GNSS中一个最为特殊的带宽信号。E5频点信号调制了以导航为目的的自由导航(F/NAV)电文和以导航和完好性判断为目的的完好性(I/NAV)电文。随着GNSS的快速发展和定位设备与人们生活的密切联系，Gallieo导航系统将在未来的全球定位系统服务中扮演着重要的角色。为了使导航数据更有利于传播，在卫星播发之前对导航电文进行包括：处理、加密、扩频、编码、交织及载波调制等，而接收端为了获得准确的信息需要对接收到的信号进行逆处理、解调、解交织、解码、解扩及解密等。
随着社会的发展，人们对定位的即时性和定位的准确性要求越来越高，这就对导航数据的准确性和及时性有了更高的要求；图1为相关技术中处理E5频点信号的方法流程图，如图1所示，包括：
步骤101、接收机对接收到的卫星信号进行捕获跟踪后，通过同步码完成编码符同步；
步骤102、对完成同步的编码符进行解交织处理；相关技术进行解交织处理的交织编码分为：分组交织编码和卷积交织编码；E5频点信号采用的分组交织编码；Gallieo导航系统对经卷积编码后的每一页前向纠错(FEC)导航电文数据编码在进行分组交织编码。以E5频点信号中自由导航电文为例，每一页电文中除同步码以外的部分进行卷积交织编码后为488位编码符；将488位编码符按行写入61*8的矩阵中，再按列读出，即完成分组交织编码；接收机完成同步后，进行解交织，将每一页中除同步码外的编码符先按列写入，再按行读出，即完成解交织。假设分组交织编码器的矩阵为M*N，卷积交织编码后的每一页前向纠错(FEC)导航电文数据编码为X＝{x1，x2…xp}，则p＝M*N。图2为相关技术中分组交织编码的示意图，如图2所示，假设M＝3，N＝3；将编码符按行写入分组交织编码器的矩阵后，再按列读出，完成分组交织编码；图3为相关技术中进行解交织处理的示意图，如图3所示，将每一页中除同步码外的编码符先按列写入后，再按行读出，即完成解交织。编码符进行分组交织编码后经信道播发，如果遇突发错误，例如(x1 x2 x3)发生错误；如不进行交织，则在下一步维特比(Viterbi)译码中由于是连续有记忆的错误，使译码错误率大大增加；如进行交织，由于信道中错误发生位置不变，发生错误的符号则为(x1 x4 x7)，解交织后发生错误的符号间至少相距2位，则即使前后符号有错误的，但彼此之间是相互独立的，这样在译码过程中大大的降低译码的误比特率。
相关技术中，交织编码、解码将突发错误分解为单个独立的错误能力是有限的：
1、突发性差错长度l<＝M，交织编码后，成为至少被N-1位隔开后的一些单个独立差错；
2、突发性差错长度l>M，交织编码后，可将长突发错误变为短突发错误，其突发错误长度为l0＝mod(l，M)，mod()为取模运算。
3、Viterbi译码
Viterbi译码算法是一种最大似然译码的实现方式，也是用于解卷积编码常用的译码方式。主要有以下几个部分组成：分支度量计算、加比选模块、幸存路径存储、回溯等；假设，卷积编码的参数为(n，k，L))，n为编码的输出端码元数，k为编码器的输入端的码元数，L为编码器的约束长度。
则此时译码器的状态数为
StateNum＝2(L-1)*k (1)
由Viterbi译码算法可知Viterbi译码器的计算量和复杂度主要由状态数和输入编码符的长度决定的，同时状态数和输入编码符的长度也决定了接收机系统的计算量和复杂度；Viterbi译码算法的纠错能力，一般以自由距离作为度量，而自由距离又与编码器的约束长度和编码器的输出码元数有关。
完成Viterbi译码后，计算指定数据比特码的循环冗余校验(CRC)值与译码得到的CRC值序列比较；如指定数据比特码的循环冗余校验(CRC)值与译码得到的CRC值序列相同，则译码成功；如指定数据比特码的CRC值与译码得到的CRC值序列不同，则译码失败；假设Gallieo导航系统E5频点信号的卷积编码器的参数为(2，1，7)，则寄存器的个数m＝6，由式(1)可知，Viterbi译码器的状态数为64，这使得用于解E5频点信号的编码器较为复杂，同时由于F/NAV和I/NAV每一页较长，如果按相关技术中的译码方式采用一个译码器顺序译码，则译码的速度缓慢，无法满足实时定位的要求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本发明实施例提供一种译码方法及译码装置，能够提升自适应译码速度，满足导航接收机进行实时定位的要求。
本发明实施例提供了一种译码方法，包括：
划分解交织后的编码符为第一预设数值个分组的子编码符；
按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
可选的，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。
可选的，所述解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
可选的，所述译码方法还包括：
根据所述循环冗余校验确定是否译码成功；
确定译码成功时，结束译码；
确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
另一方面，本发明实施例还提供一种译码装置，包括：划分单元、译码器单元和组合校验单元；其中，
划分单元用于：划分解交织后的编码符为第一预设数值个分组的子编码符；
译码器单元用于：按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
组合校验单元用于：根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
可选的，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。
可选的，所述解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
可选的，所述译码装置还包括：判断单元及处理单元；其中，
判断单元用于：根据所述循环冗余校验确定是否译码成功；
处理单元用于：确定译码成功时，结束译码；确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
再一方面，本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行上述译码方法。
还一方面，本发明实施例还提供一种终端，包括：存储器和处理器；其中，
处理器被配置为执行存储器中的程序指令；
程序指令在处理器读取执行以下操作：
划分解交织后的编码符为第一预设数值个分组的子编码符；
按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
与相关技术相比，本申请技术方案包括：划分解交织后的编码符为第一预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。本发明实施例提升了译码速度，满足了导航接收机进行实时定位的要求。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为相关技术中处理E5频点信号的方法流程图；
图2为相关技术中分组交织编码的示意图；
图3为相关技术中进行解交织处理的示意图；
图4为本发明实施例译码方法的流程图；
图5为本发明实施例译码装置的结构框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
图4为本发明实施例译码方法的流程图，如图4所示，包括：
步骤401、划分解交织后的编码符为第一预设数值个分组的子编码符；
可选的，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。本发明实施例，假设进行导航数据编码的卷积编码器参数为(n，k，L)，编码效率为k/n。其中，n为输出码元的个数；k为输入码元的个数；L为编码的约束长度，编码器的寄存器的个数为m＝L-1。解交织后的编码符为X，Xi为分组后第i组子编码符，则参照相关技术，各分组子编码符应当满足以下关系：
mod(length(X),n)＝0 (2)
mod(length(Xi),n)＝0 (3)
X＝[X1,X2,...,Xi] (4)
其中，i为正整数，分组个数可以本领域技术人员根据运算复杂度、译码的回溯长度及经验值进行设定，实际应中一般先设定一个估计值，不宜太大。本发明实施例子编码符间的长度不一定相同。
可选的，本发明实施例解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
步骤402、按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
本发明实施例假设分组后的子编码符序列为X1、X2、…Xi，则将X1、X2、…Xi分别输入到译码器1、译码器2…译码器i中进行译码；由于译码器同时进行，在不降低误码率的前提下，大大提升了译码速度。
步骤403、根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
可选的，本发明实施例译码方法还包括：
根据循环冗余校验确定是否译码成功；
确定译码成功时，结束译码；
确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
以下通过Gallieo导航系统E5频点信号中的F/NAV电文的译码过程为例说明本发明实施例。由Gallieo导航系统的相关文件可知，F/NAV电文以页为播发单元，编码以后每一页除同步码外共有488位编码符。卷积编码器参数为(2，1，7)，分组交织器的矩阵大小为61*8。
接收机根据同步码完成同步，每一页将除同步码以外的488位编码符送入译码模块，其处理流程包括：
将一页F/NAV电文除同步码的488位编码符，输入解交织器中。交织器对应的矩阵为61*8，交织编码时是按行写入，按列写出；解交织时是按列写入，按行写出。如果突发性错误长度l小于61，则将突发性错误分解为间隔至少为7位的独立性错误；如果突发性错误长度l大于61，则将突发性错误缩短为mod(l，61)。
根据每一页编码符的长度和Viterbi译码的回溯长度(5-10)*m分析，子编码符的组数初始设置为4，即可以设置每组有122位编码符，卷积编码的输出码元数为2；设F/NAV每一页除同步码外的编码符为X，长度为488，则初始分组情况为
X1＝X(1：122)
X2＝X(123：244)
X3＝X(245：366)
X4＝X(367：488)
分组过程满足：
mod(488,2)＝0
mod(122,2)＝0
X＝[X1,X2,X3,X4]。
将X1、X2、X3和X4同时输入四个Viterbi译码器中并行译码，得到长度为61的四组比特序列x1、x2、x3和x4。为了仿真的方便，本发明实施例Viterbi译码时采用的是硬判决。在实际应用中，可以采用软判决，而软判决的性能一般比硬判决的性能好1.5-2分贝(dB)。
将得到的四组比特序列x1、x2、x3和x4按照约定的顺序组合得到长度为244的比特序列x，x＝[x1,x2,x3,x4]；
由F/NAV的电文结构可知，x的前214比特为页码6比特(bits)+导航数据208bits。后30bits中前24bits为：编码前的前214bits的CRC校验值，后6bits为全为0的尾码。计算比特序列x的前214比特的CRC校验值，与解出的CRC校验值比较，如果比特序列x的前214比特的CRC校验值与解出的CRC校验值相同，则说明译码成功；如果比特序列x的前214比特的CRC校验值与解出的CRC校验值不同，说明此分组法译码失败；本发明实施例基于第一预设数值进行组数减1重新分组，译码判断，直到译码成功或译码最终失败。
通过仿真得到，在不明显降低误码率的前提下，Gallieo导航系统E5频点信号采用分组、并行译码的速度比目前的串行译码速度有很大的提升。
与相关技术相比，本申请技术方案包括：划分解交织后的编码符为第一预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。本发明实施例提升了译码速度，满足了导航接收机进行实时定位的要求。
图5为本发明实施例译码装置的结构框图，如图5所示，包括：划分单元、译码器单元和组合校验单元；其中，
划分单元用于：划分解交织后的编码符为第一预设数值个分组的子编码符；
译码器单元用于：按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
组合校验单元用于：根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
可选的，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。可选的，所述解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
可选的，所述译码装置还包括：判断单元及处理单元；其中，
判断单元用于：根据所述循环冗余校验确定是否译码成功；
处理单元用于：确定译码成功时，结束译码；确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
本发明实施例还提供一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行上述译码方法。
本发明实施例还提供一种终端，包括：存储器和处理器；其中，
处理器被配置为执行存储器中的程序指令；
程序指令在处理器读取执行以下操作：
划分解交织后的编码符为第一预设数值个分组的子编码符；
按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件(例如处理器)完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的每个模块/单元可以采用硬件的形式实现，例如通过集成电路来实现其相应功能，也可以采用软件功能模块的形式实现，例如通过处理器执行存储于存储器中的程序/指令来实现其相应功能。本发明不限制于任何特定形式的硬件和软件的结合。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种译码方法，其特征在于，包括：
划分解交织后的编码符为第一预设数值个分组的子编码符；
按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
2.根据权利要求1所述的译码方法，其特征在于，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。
3.根据权利要求1所述的译码方法，其特征在于，所述解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
4.根据权利要求1～3任一项所述的译码方法，其特征在于，所述译码方法还包括：
根据所述循环冗余校验确定是否译码成功；
确定译码成功时，结束译码；
确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
5.一种译码装置，其特征在于，包括：划分单元、译码器单元和组合校验单元；其中，
划分单元用于：划分解交织后的编码符为第一预设数值个分组的子编码符；
译码器单元用于：按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
组合校验单元用于：根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
6.根据权利要求5所述的译码装置，其特征在于，各分组的所述子编码符的长度与卷积编码器输出码元的个数进行取模操作时，取模结果为0。
7.根据权利要求5所述的译码装置，其特征在于，所述解交织后的编码符由一页完成同步的编码符中，除同步码以外的编码符进行解交织处理后获得。
8.根据权利要求5～7任一项所述的译码装置，其特征在于，所述译码装置还包括：判断单元及处理单元；其中，
判断单元用于：根据所述循环冗余校验确定是否译码成功；
处理单元用于：确定译码成功时，结束译码；确定译码失败时，若所述编码符的分组个数大于1，将所述解交织后的编码符重新划分为第二预设数值个分组的子编码符；按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；将所有译码器输出组合后，进行循环冗余校验；若所述编码符的分组个数等于1，确定译码失败；
其中，所述第二预设数值小于所述第一预设数值。
9.一种计算机存储介质，所述计算机存储介质中存储有计算机可执行指令，所述计算机可执行指令用于执行权利要求1～4中任一项所述的译码方法。
10.一种终端，包括：存储器和处理器；其中，
处理器被配置为执行存储器中的程序指令；
程序指令在处理器读取执行以下操作：
划分解交织后的编码符为第一预设数值个分组的子编码符；
按照一一对应关系，将划分的各分组的子编码符分别输入到预先配置的各译码器中；
根据输入译码器的顺序将所有译码器输出组合后，对组合获得的比特流进行循环冗余校验。
CN202011547265.5A 2020-12-24 2020-12-24 一种译码方法及译码装置 Pending CN112737601A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011547265.5A CN112737601A (zh) 2020-12-24 2020-12-24 一种译码方法及译码装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011547265.5A CN112737601A (zh) 2020-12-24 2020-12-24 一种译码方法及译码装置

Publications (1)

Publication Number Publication Date
CN112737601A true CN112737601A (zh) 2021-04-30

Family

ID=75605563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011547265.5A Pending CN112737601A (zh) 2020-12-24 2020-12-24 一种译码方法及译码装置

Country Status (1)

Country Link
CN (1) CN112737601A (zh)

Similar Documents

Publication Publication Date Title
US6519732B1 (en) Error-correcting encoding apparatus
JP4992900B2 (ja) 受信装置及びその復号方法
US9219502B2 (en) Computationally efficient convolutional coding with rate-matching
US7346835B1 (en) Method for adapting of the data rate in a communications apparatus, and a corresponding communications apparatus
US8543884B2 (en) Communications channel parallel interleaver and de-interleaver
JP3932091B2 (ja) ターボ復号装置
US6560748B2 (en) Encoding device
JP2002009633A (ja) 復号回路および復号方法、並びに符号化回路および符号化方法
JP2004015285A (ja) ターボ復号方法及びターボ復号装置
KR100369561B1 (ko) 터보 코드용 인코더 및 디코더
US6385752B1 (en) Method and apparatus for puncturing a convolutionally encoded bit stream
KR100628201B1 (ko) 터보 디코딩 방법
JP4166742B2 (ja) 無線通信装置およびそのインタリーブ方法ならびにデインタリーブ方法
CN114499764B (zh) 一种速率匹配、解匹配方法、装置、移动终端和存储介质
CN112737601A (zh) 一种译码方法及译码装置
CN108011691B (zh) 一种低密度奇偶校验码的传输方法及装置
CN116743189A (zh) 一种采用哈希函数的咬尾卷积码编码方法和译码方法
CN111181572B (zh) Ldpc码字的交织映射方法及解交织解映射方法
CN111030710A (zh) 一种自适应提高Galileo导航系统E5信号译码速度的方法
JP3896841B2 (ja) インターリーブ処理方法及びインターリーブ処理装置
CN112073071A (zh) 卷积码的编码、译码及信号传输方法
JP3628013B2 (ja) 信号送信装置および符号化装置
JP4116554B2 (ja) 無線通信のためのターボ復号方法および装置
CN111600613B (zh) 一种校验方法、装置、译码器、接收机及计算机存储介质
KR100447175B1 (ko) 터보 디코딩 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination