CN112736022B - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN112736022B
CN112736022B CN201910971860.2A CN201910971860A CN112736022B CN 112736022 B CN112736022 B CN 112736022B CN 201910971860 A CN201910971860 A CN 201910971860A CN 112736022 B CN112736022 B CN 112736022B
Authority
CN
China
Prior art keywords
layer
precursor
dielectric layer
filling dielectric
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910971860.2A
Other languages
English (en)
Other versions
CN112736022A (zh
Inventor
郑孟晟
赵堃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910971860.2A priority Critical patent/CN112736022B/zh
Publication of CN112736022A publication Critical patent/CN112736022A/zh
Application granted granted Critical
Publication of CN112736022B publication Critical patent/CN112736022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种半导体结构及其制备方法，半导体结构的制备方法包括：提供衬底，于衬底内形成沟槽；采用原子层沉积工艺于沟槽内形成填充介质层，形成填充介质层的同时于填充介质层内形成空气隙。本发明的半导体结构的制备方法通过在沟槽内的填充介质层内形成空气隙，可以减少寄生电容的产生，从而提高器件的性能及能源效率；采用原子层沉积工艺于沟槽内形成填充介质层的同时于填充介质层内形成空气隙，工艺步骤简单，可以节约成本，提高生产效率。

Description

半导体结构及其制备方法
技术领域
本发明涉及集成电路技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
随着半导体工艺的发展，器件的小型化已成为趋势；随着器件的小型化，晶圆中用于制备器件的有源区(Active Area，AA)的数量剧增，有源区的密度较高。
现有的有源区均通过浅沟槽隔离结构(Shallow Trench Isolation，STI)隔离而形成，较多的有源区需要较多的浅沟槽隔离结构隔离形成；而现有形成浅沟槽隔离结构的材料有限，数量较多的有源区及浅沟槽隔离结构会导致器件中产生较多的寄生电容，从而影响器件的性能。
发明内容
基于此，有必要针对上述问题，提供一种半导体结构及其制备方法，通过在沟槽的填充介质层内形成空气隙来减少器件中寄生电容的产生，从而提高器件的性能及能源效率。
一种半导体结构的制备方法，包括：
提供衬底，于所述衬底内形成沟槽；
采用原子层沉积工艺于所述沟槽内形成填充介质层，形成所述填充介质层的同时于所述填充介质层内形成空气隙。
上述半导体结构的制备方法通过在沟槽内的填充介质层内形成空气隙，可以减少寄生电容的产生，从而提高器件的性能及能源效率；上述半导体结构的制备方法采用原子层沉积工艺于沟槽内形成填充介质层的同时于填充介质层内形成空气隙，工艺步骤简单，可以节约成本，提高生产效率。
在一个可选的实施例中，采用原子层沉积工艺于所述沟槽内形成填充介质层包括：执行若干个沉积周期；各所述沉积周期均包括：
提供第一前驱体，所述第一前驱体与所述衬底发生饱和吸附反应以吸附于所述沟槽的底部及侧壁；
使用清洗气体去除未吸附的所述第一前驱体；
提供第二前驱体，所述第二前驱体与所述第一前驱体反应以形成填充介质层薄膜；
使用清洗气体去除未反应的所述第二前驱体；
其中，至少部分所述沉积周期中所述第一前驱体的流量小于预设流量，或/和至少部分所述沉积周期中提供所述第一前驱体的时间小于预设时间。
在一个可选的实施例中，采用原子层沉积工艺于所述沟槽内形成填充介质层包括：
采用原子层沉积工艺于所述沟槽的底部及侧壁形成第一填充介质层；
采用原子层沉积工艺于所述第一填充介质层的上表面形成第二填充介质层，包括：执行若干个沉积周期；各所述沉积周期均包括：
提供第一前驱体，所述第一前驱体与所述衬底发生饱和吸附反应以吸附于所述沟槽的底部及侧壁；
使用清洗气体去除未吸附的所述第一前驱体；
提供第二前驱体，所述第二前驱体与所述第一前驱体反应以形成填充介质层薄膜；
使用清洗气体去除未反应的所述第二前驱体；
其中，至少部分所述沉积周期中所述第一前驱体的流量小于预设流量，或/和至少部分所述沉积周期中提供所述第一前驱体的时间小于预设时间。
在一个可选的实施例中，所述第一前驱体的通入时间介于0.1s～50s之间；所述填充介质层包括氧化硅层，所述第一前驱体的流量介于0.25slm～4slm之间。
在一个可选的实施例中，所述第一前驱体的通入时间介于0.1s～50s之间；所述填充介质层包括氮化硅，所述第一前驱体的流量介于1slm～10slm之间。
在一个可选的实施例中，于所述衬底内形成沟槽之前还包括于所述衬底的上表面形成叠层结构，所述叠层结构包括由下至上依次叠置的氧化物层、第一氮化物层、碳材料层、第二氮化物层及含硅硬掩模底部抗反射层；于所述衬底内形成所述沟槽包括：
于所述叠层结构的上表面形成图形化光刻胶层，所述图形化光刻胶层内形成有定义出所述沟槽的位置及形状的开口图形；
基于所述图形化光刻胶层刻蚀所述叠层结构，以将所述开口图形转移至所述叠层结构内；
去除所述图形化光刻胶层、所述含硅硬掩模底部抗反射层、所述第二氮化物层及所述碳材料层；
基于保留的所述第一氮化物层及所述氧化物层刻蚀衬底以于所述衬底内形成所述沟槽。
在一个可选的实施例中，于所述沟槽内形成所述填充介质层之前还包括于所述沟槽的底部、所述沟槽的侧壁及所述第一氮化物层的上表面形成热氧化层；所述填充介质层位于所述热氧化层的表面。
本发明还提供一种半导体结构，包括：
衬底，所述衬底内形成有沟槽；
填充介质层，至少填充于所述沟槽内，所述填充介质层内形成有空气隙；所述填充介质层采用原子层沉积工艺形成，所述空气隙在形成所述填充介质层的同时形成。
上述半导体结构通过在沟槽内的填充介质层内形成空气隙，可以减少寄生电容的产生，从而提高器件的性能及能源效率；上述半导体结构采用原子层沉积工艺于沟槽内形成填充介质层的同时于填充介质层内形成空气隙，工艺步骤简单，可以节约成本，提高生产效率。
在一个可选的实施例中，所述填充介质层包括：
第一填充介质层，位于所述沟槽的底部及侧壁；
第二填充介质层，至少填充于沟槽内，且位于所述第一填充介质层的表面。
在一个可选的实施例中，还包括：
氧化物层，位于所述衬底的上表面；
氮化物层，位于所述氧化物层的上表面；
热氧化层，位于所述沟槽的底部、侧壁及氮化物层的上表面；所述沟槽沿厚度方向贯穿所述氧化物层及所述氮化物层；所述填充介质层位于所述热氧化层的上表面。
附图说明
图1为本发明一个实施例中半导体结构的制备方法的流程图；
图2至图12为本发明一个实施例中半导体结构的制备方法中各步骤的截面结构示意图；其中，图12亦为本发明一个实施例中提供的半导体结构的截面结构示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在一个实施例中，如图1所示，提供了一种半导体结构的制备方法，包括：
S11：提供衬底，于衬底内形成沟槽；
S12：采用原子层沉积工艺于沟槽内形成填充介质层，形成填充介质层的同时于填充介质层内形成空气隙。
在本实施例的半导体结构的制备方法通过在沟槽内的填充介质层内形成空气隙，可以减少寄生电容的产生，从而提高器件的性能及能源效率；上述半导体结构的制备方法采用原子层沉积工艺于沟槽内形成填充介质层的同时于填充介质层内形成空气隙，工艺步骤简单，可以节约成本，提高生产效率。
在现有工艺中，一般采用CVD(化学气相沉积)工艺或SOD(Spin onDielectric，旋涂介质层)工艺进行沟槽填充时形成空气隙，但由于CVD工艺及SOD工艺封口较快，其形成的空气隙的位置及大小均不可控；同时，ALD工艺由于生长速度慢，一般不会用于形成空气隙。本实施例中借助ALD工艺来形成空气隙，由于ALD工艺一层一层生长，相较于CVD工艺及SOD工艺，本实施例中的半导体结构的制备方法在形成空气隙的过程中，空气隙的位置及空气隙的大小均具有很好的可控性。
在一个实施例中，步骤S11中提供的衬底10可以包括任意一种现有的半导体衬底，具体的，衬底10可以包括但不仅限于硅衬底。
在一个可选的实施例中，如图2所示，衬底10可以包括器件区域102(即阵列区域，Array)及位于器件区域102外围的外围区域101(Periphery)。当然，在其他实例中，衬底10也可以为未划分区域的衬底。
在一个可选的实施例中，如图3所示，于衬底10内形成沟槽之前还可以包括于衬底10的上表面形成叠层结构14的步骤，叠层结构14可以包括但不仅限于由下至上依次叠置的氧化物层141、第一氮化物层142、碳材料层143、第二氮化物层144及含硅硬掩模底部抗反射(Silicon-containing Hard-mask Bottomanti-reflection coating，SHB)层145。具体的，氧化物层141可以包括但不仅限于氧化硅层；第一氮化物层142及第二氮化物层144均可以包括但不仅限于氮化硅层；含硅硬掩模底部抗反射层145的成分可以包括含硅的有机高分子聚合物(Organosilicon Polymer)或聚硅物(Polysilane)，至少具有一发色基团(Chromophore group)以及一交联基团(Crosslinkable group)，此外，含硅硬掩模底部抗反射层145的成分中亦可以含有交联剂(Crosslinking agent)。
在一个可选的实施例中，当所述衬底10的上表面形成有叠层结构14时，如图4至图7所示，于衬底10内形成所述沟槽11可以包括：
于叠层结构14的上表面形成图形化光刻胶层15，图形化光刻胶层15内形成有定义出沟槽的位置及形状的开口图形151，如图4所示；具体的，可以采用旋涂工艺于叠层结构14的上表面形成光刻胶层(未示出)，然后采用光刻工艺对光刻胶层进行曝光显影以得到图形化光刻胶层15；
基于图形化光刻胶层15刻蚀叠层结构14，以将开口图形151转移至所述叠层结构14内，如图5所示；具体的，可以采用但不仅限于干法刻蚀工艺刻蚀叠层结构14；
去述图形化光刻胶层15、含硅硬掩模底部抗反射层145、第二氮化物层144及碳材料层143，如图6所示；具体的，可以采用但不仅限于灰化工艺去除图形化光刻胶层15，可以采用刻蚀工艺或研磨工艺去除含硅硬掩模底部抗反射层145、第二氮化物层144及碳材料层143；
基于保留的第一氮化物层142及氧化物层141刻蚀衬底10以于衬底10内形成沟槽11，如图7所示；具体的，可以采用但不仅限于干法刻蚀工艺或湿法刻蚀工艺刻蚀衬底10以形成沟槽11。需要说明的是，保留的第一氮化物层142级氧化物层141即可以作为刻蚀衬底10时的刻蚀阻挡层，又可以作为后续形成半导体器件后引出半导体器件的焊盘(PAD)的隔离保护层。
需要说明的是，在其他示例中，也可以不在衬底10的上表面形成叠层结构14，而直接在衬底10的上表面形成掩膜层(可以包括氮化硅层、氧化硅层或氮氧化硅层)后对掩膜层图形化处理，图形化处理后的掩膜层内形成有定义出沟槽11的形状及位置的开口，再基于图形化后的掩膜层刻蚀衬底10形成沟槽11，最后去除图形化后的掩膜层即可。
在一实施例中，沟槽11的形状及数量可以根据实际需要进行设定，沟槽11的纵截面形状可以包括矩形、倒梯形或U形等等。
在一可选的实施例中，当衬底10包括器件区域102及外围区域101时，沟槽11可以包括第一沟槽111、第二沟槽112及第三沟槽113，第一沟槽111位于外围区域101内，第二沟槽112及第三沟槽113位于器件区域102内；第一沟槽111的宽度大于第二沟槽112的宽度及第三沟槽113的宽度；第二沟槽112的宽度小于第三沟槽113的宽度，且第二沟槽112的深度小于第三沟槽113的深度。第一沟槽111、第二沟槽112及第三沟槽113可以基于同一刻蚀工艺而形成。当然，在其他示例中，沟槽11的种类及分布并不以此为限，譬如，衬底10内可以只形成一种沟槽11，各沟槽11的宽度及深度均相同。
在一可选的实施例中，如图8所示，步骤S11之后还包括：于沟槽11的底部、沟槽11的侧壁及第一氮化物层142的上表面形成热氧化层16；具体的，可以采用热氧化工艺对步骤S11得到的结构进行处理以形成热氧化层16；当衬底10为硅衬底时，热氧化层16可以为热氧化硅层。在步骤S11之后形成热氧化层16，热氧化层具有很好的界面稳定性，有助于后续采用原子层沉积工艺形成的填充介质层与衬底10的结合。
在一可选的实施例中，如图9至图11所示，步骤S12中采用原子层沉积工艺于沟槽11内形成填充介质层12可以包括：
S121：采用原子层沉积工艺于沟槽11的底部及侧壁形成第一填充介质层121，如图9所示；
S122：采用原子层沉积工艺于第一填充介质层121的上表面形成第二填充介质层122，形成第二填充介质层122可以包括：执行若干个沉积周期；各沉积周期均包括：
S1221:提供第一前驱体18，第一前驱体18与衬底10发生饱和吸附反应以吸附于沟槽11的底部及侧壁，如图10所示；
S1222：使用清洗气体去除未吸附的第一前驱体18；
S1223：提供第二前驱体(未示出)，第二前驱体与第一前驱体18反应以形成填充介质层薄膜(未标示出)；
S1224：使用清洗气体去除未反应的第二前驱体；
其中，至少形成第二填充介质层122的过程中的部分沉积周期中第一前驱体18的流量小于预设流量，或/和至少形成第二填充介质层122的过程中的部分沉积周期中提供第一前驱体18的时间小于预设时间。
在一示例中，预设流量可以为采用原子层沉积工艺对沟槽11进行无空气隙填充的最小流量，预设时间可以为采用原子层沉积工艺对沟槽11进行无空气隙填充的最小时间。在此工艺条件下，形成第二填充介质层122的过程中，第一前驱体18只能吸附于位于沟槽11上部的第一填充介质层121的表面，并不能达到位于沟槽11底部的第一填充介质层121的表面，在经过若干个沉积周期后，形成的第二填充介质层122在顶部封口填满沟槽11的同时会在第二填充介质层122内形成空气隙13。
需要说明的是，第一填充介质层121各沉积周期中形成的填充介质层薄膜共同构成第一填充介质层121；第二填充介质层122各沉积周期中形成的填充介质层薄膜共同构成第二填充介质层122；第一填充介质层121与第二填充介质层122共同构成填充介质层12。
需要进一步说明的是，步骤S121中采用原子层沉积工艺形成第一填充介质层121同样也包括若干个沉积周期，各沉积周期同样均包括：通入第一前驱体；使用清洗气体去除未吸附的第一前驱体；通入第二前驱体；使用清洗气体去除未反应的第二前驱体。当第一填充介质层121的材料与第二填充介质层122的材料相同时，形成第一填充介质层121的第一前驱体与形成第二填充介质层122的第一前驱体相同，形成第一填充介质层121的第二前驱体与形成第二填充介质层122的第二前驱体相同。
在一个实施例中，第一填充介质层121以无空气隙填充的方式形成于沟槽11的底部及侧壁，即第一填充介质层121内没有空气隙，亦即，形成第一填充介质层121的过程中各沉积周期内第一前驱体的流量均大于等于预设流量且提供第一前驱体的时间均大于等于预设时间。具体的，在采用原子层沉积工艺形成第一填充介质层121的过程中，可以通过控制各沉积周期中第一前驱体的流量及各沉积周期中第一前驱体的通入时间，确保各沉积周期中第一前驱体的流量足够大，通入时间足够长，使得各沉积周期中第一前驱体均可以达到沟槽11中的底部及侧壁，从而确保第一填充介质层121内不会形成空气隙。
需要说明的是，在采用原子层沉积工艺形成第一填充介质层121的过程中各沉积周期中第一前驱体的流量及通入时间可以根据实际需要进行设定，其与第一前驱体的材料、沟槽11的宽度及深度等因素均有关，只要能保证第一填充介质层121在形成的过程中不会形成空气隙即可。譬如，第一填充介质层121为氮化硅层时，采用原子层沉积工艺形成第一填充介质层121的过程中各沉积周期中第一前驱体的流量可以为但不仅限于大于10slm(Standard litre per minute，标准状态下升每分钟),通入时间可以为但不仅限于大于50秒(s)。
本实施例的制备方法在采用原子层沉积工艺形成第二填充介质层122的过程中通过降低部分沉积周期中第一前驱体18的流量或/和通入时间，可以在沟槽11内第二填充介质层122的同时于第二填充介质层122内形成空气隙13，且可以通过先形成第一填充介质层121后再形成第二填充介质层122，并通过调整形成第二填充介质层122中各沉积周期中第一前驱体18的流量或/和通入时间来调节所述空气隙13的大小及空气隙13在沟槽11中的深度
在一个实施例中，可以为形成第二填充介质层122的过程中的所有沉积周期中第一前驱体18的流量均小于预设流量，或/和形成第二填充介质层122的过程中的所有沉积周期中提供第一前驱体18的时间均小于预设时间，以在第二填充介质层122的底部形成空气隙13，如图11所示。也可以为形成第二填充介质层122的过程中的前一些沉积周期中第一前驱体18的流量等于大于等于预设流量，或/和形成第二填充介质层122的过程中的前一些沉积周期中提供第一前驱体18的时间均大于等于预设时间，以使得在第一填充介质层121的表面先形成一定厚度的第二填充介质层122；而后再为形成第二填充介质层122的过程中的剩余沉积周期中第一前驱体18的流量小于预设流量，或/和形成第二填充介质层122的过程中的剩余沉积周期中提供第一前驱体18的时间小于预设时间，以使得在第二填充介质层122形成的空气隙13距离第一填充介质层121具有一定间距，从而达到调节空气隙13在沟槽11内的深度的目的。
在另一个可选的实施例中，步骤S12中采用原子层沉积工艺于沟槽11内形成填充介质层12可以包括：执行若干个沉积周期；各沉积周期均包括：
提供第一前驱体18，第一前驱体18与衬底10发生饱和吸附反应以吸附于沟槽11的底部及侧壁；
使用清洗气体去除未吸附的第一前驱体18；
提供第二前驱体(未示出)，第二前驱体与第一前驱体18反应以形成填充介质层薄膜(未标示出)；
使用清洗气体去除未反应的第二前驱体；
其中，本实施例中至少形成填充介质层12的过程中的部分沉积周期中第一前驱体18的流量小于预设流量，或/和本实施例中至少形成填充介质层12的过程中的部分所述沉积周期中提供第一前驱体18的时间小于预设时间。
在一示例中，预设流量可以为采用原子层沉积工艺对沟槽11进行无空气隙填充的最小流量，预设时间可以为采用原子层沉积工艺对沟槽11进行无空气隙填充的最小时间。在此工艺条件下，形成填充介质层12的过程中，第一前驱体18只能吸附于位于沟槽11的上部表面，并不能达到位于沟槽11的底部表面，在经过若干个沉积周期后，形成的填充介质层12在顶部封口填满沟槽11的同时会在填充介质层12内形成空气隙13。
需要说明的是，填充介质层12各沉积周期中形成的填充介质层薄膜共同构成填充介质层12。
需要进一步说明的是，采用原子层沉积工艺无空气隙填充沟槽11时第一前驱体的最小流量及第一前驱体通入的时间可以根据实际需要进行设定，其与第一前驱体的材料、沟槽11的宽度及深度等因素均有关，只要能保证填充介质层在形成的过程中不会形成空气隙即可。譬如，无空气隙填充的填充介质层为氮化硅层时，采用原子层沉积工艺无空气隙填充沟槽形成填充介质层的过程中第一前驱体的最小流量可以为但不仅限于大于10slm(Standard litre per minute，标准状态下升每分钟),通入的最小时间可以为但不仅限于大于50秒(s)。
相较于采用原子层沉积工艺无空气隙填充沟槽11的技术方案，本实施例的制备方法采用原子层沉积工艺形成填充介质层12的过程中通过降低部分沉积周期中第一前驱体18的流量或/和通入时间，可以在沟槽11内填充填充介质层12的同时于填充介质层12内形成空气隙13，且可以通过调整各沉积周期中第一前驱体18的流量或/和通入时间来调节空气隙13的大小及空气隙13在沟槽11中的深度。
在一个实施例中，可以为形成填充介质层12的过程中的所有沉积周期中第一前驱体18的流量均小于预设流量，或/和形成填充介质层12的过程中的所有沉积周期中提供第一前驱体18的时间均小于预设时间，以在填充介质层12的底部形成空气隙13。也可以为形成填充介质层12的过程中的前一些沉积周期中第一前驱体18的流量大于等于预设流量，或/和形成填充介质层12的过程中的前一些沉积周期中提供第一前驱体18的时间大于等于预设时间，以使得在沟槽底部先形成一定厚度的填充介质层12；而后再为形成填充介质层12的过程中的剩余沉积周期中第一前驱体18的流量小于预设流量，或/和形成填充介质层12的过程中的剩余沉积周期中提供第一前驱体18的时间小于预设时间，以使得在填充介质层12形成的空气隙13距离沟槽11的底部具有一定间距，从而达到调节空气隙13在沟槽11内的深度的目的。
在一个实施例中，上述示例中第一前驱体18的通入时间可以但不仅限于介于0.1s～50s之间。需要说明的是，此处“介于…之间”包括两端端点，即第一前驱体18的通入时间包括0.1s及50s。
在一个可选的实施例中，填充介质层12可以包括氧化硅层，填充介质层12包括氧化硅层时第一前驱体18的流量可以但不仅限于介于0.25slm～4slm之间。同样此处“介于…之间”包括两端端点，即第一前驱体18的流量包括0.25slm及4slm。
在一个实施例中，填充介质层12包括氧化硅层时，第一前驱体18的材料可以包括二异丙基氨基硅烷(DIPAS)、双叔丁基氨基硅烷(BTBAS)、双二乙基氨基硅烷(BDEAS)、六氯乙硅烷(HCDS)或氧气。
在另一个可选的实施例中，填充介质层12可以包括氮化硅层，填充介质层12包括氮化硅层时第一前驱体18的流量可以但不仅限于介于1lm～10slm之间。同样此处“介于…之间”包括两端端点，即第一前驱体18的流量包括1slm及10slm。
在一个实施例中，填充介质层12包括氮化硅层时，第一前驱体18的材料可以包括二氯二氢硅(DCS)、六氯乙硅烷或氨气(NH3)。
在一个实施例中，填充介质层12形成的原子层沉积工艺可以包括热原子层沉积(Typical Thermal ALD)工艺、催化式原子层沉积(Catalyzed ALD)工艺或电浆式原子层沉积(PE ALD，等离子增强原子层沉积)工艺。
需要说明的是，当采用催化石原子层沉积工艺形成填充介质层12时，在各沉积周期中通入第一前驱体18及通入第二前驱体的同时均还需通入催化剂。当采用电浆式原子层沉积工艺形成填充介质层12时，各沉积周期中通入第二前驱体的同时还包括通入射频电流(RF)的步骤。
在一实施例中，沟槽11包括第一沟槽111、第二沟槽112及第三沟槽113时，可以为空气隙13位于填充于第三沟槽113内的填充介质层12内。填充介质层12可以仅填满第二沟槽112及第三沟槽113，但并未填满第一沟槽111；此时，如图12所示，形成填充介质层12之后还包括：形成间隙填充层17，间隙填充层17填满所述第一沟槽111，并覆盖填充介质层12的上表面。
在一实施例中，间隙填充层17可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层。
请继续参阅图11及图12，本发明还提供一种半导体结构，半导体结构包括：
衬底10，衬底10内形成有沟槽11；
填充介质层12，至少填充于沟槽11内，填充介质层12内形成有空气隙13；填充介质层12采用原子层沉积工艺形成，空气隙13在形成填充介质层12的同时形成。
上述半导体结构通过在沟槽11内的填充介质层12内形成空气隙13，可以减少寄生电容的产生，从而提高器件的性能及能源效率；上述半导体结构采用原子层沉积工艺于沟槽11内形成填充介质层12的同时于填充介质层12内形成空气隙13，工艺步骤简单，可以节约成本，提高生产效率。
在一个实施例中，衬底10可以包括任意一种现有的半导体衬底，具体的，衬底10可以包括但不仅限于硅衬底。
在一个可选的实施例中，衬底10可以包括器件区域102(即阵列区域，Array)及位于器件区域102外围的外围区域101(Periphery)。当然，在其他实例中，衬底10也可以为未划分区域的衬底。
在一实施例中，沟槽11的形状及数量可以根据实际需要进行设定，沟槽11的纵截面形状可以包括矩形、倒梯形或U形等等。
在一可选的实施例中，当衬底10包括器件区域102及外围区域101时，沟槽11可以包括第一沟槽111、第二沟槽112及第三沟槽113，第一沟槽111位于外围区域101内，第二沟槽112及第三沟槽113位于器件区域102内；第一沟槽111的宽度大于第二沟槽112的宽度及第三沟槽113的宽度；第二沟槽112的宽度小于第三沟槽113的宽度，且第二沟槽112的深度小于第三沟槽113的深度。第一沟槽111、第二沟槽112及第三沟槽113可以基于同一刻蚀工艺而形成。当然，在其他示例中，沟槽11的种类及分布并不以此为限，譬如，衬底10内可以只形成一种沟槽11，各沟槽11的宽度及深度均相同。
在一个可选的实施例中，填充介质层12可以包括：第一填充介质层121，第一填充介质层121位于沟槽11的底部及侧壁；第二填充介质层122，第二填充介质层122至少填充于沟槽11内，且位于第一填充介质层121的表面。
在一实施例中，第一填充介质层121可以包括但不仅限于氧化硅层或氮化硅层，第二填充介质层122可以包括但不仅限于氧化硅层或氮化硅层。
在一实施例中，空气隙13位于第二填充介质层122内，且位于第二填充介质层122的底部；在另一实例中，空气隙13位于第二填充介质层122内，且空气隙13与第一填充介质层121具有间距。
在一可选的实施例中，半导体结构还可以包括：氧化物层141，氧化物层141位于衬底11的上表面；氮化物层(即上述示例即图11及图12中的第一氮化物层142)，氮化物层位于氧化物层141的上表面；沟槽11沿厚度方向贯穿氧化物层141及氮化物层，具体的，沟槽11沿厚度方向贯穿氧化物层141及氮化物层且延伸至衬底10内。当半导体结构包括氧化层141及氮化物层时，填充介质层12除了填充沟槽11内之外，还自沟槽11内延伸覆盖氮化物层的上表面。
在一实施例中，氧化物层141可以包括但不仅限于氧化硅层，氮化物层可以包括但不仅限于氮化硅层。
在一个可选的实施例中，半导体结构还可以包括热氧化层16，热氧化层16位于沟槽11的底部、侧壁及氮化物层的上表面；填充介质层12位于热氧化层16的上表面。当衬底10为硅衬底时，热氧化层16可以为热氧化硅层。热氧化层具有很好的界面稳定性，有助于填充介质层12与衬底10的结合。
在一实施例中，沟槽11包括第一沟槽111、第二沟槽112及第三沟槽113时，可以为空气隙13位于填充于第三沟槽113内的填充介质层12内。填充介质层12可以仅填满第二沟槽112及第三沟槽113，但并未填满第一沟槽111；此时，如图12所示，半导体结构还可以包括间隙填充层17，间隙填充层17填满所述第一沟槽111，并覆盖填充介质层12的上表面。
在一实施例中，间隙填充层17可以包括但不仅限于氧化硅层、氮化硅层或氮氧化硅层。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，于所述衬底内形成沟槽；
采用原子层沉积工艺于所述沟槽内形成填充介质层，形成所述填充介质层的同时于所述填充介质层内形成空气隙；
其中，所述采用原子层沉积工艺于所述沟槽内形成填充介质层包括：
采用原子层沉积工艺于所述沟槽的底部及侧壁形成第一填充介质层；
采用原子层沉积工艺于所述第一填充介质层的上表面形成第二填充介质层，包括：执行若干个沉积周期；各所述沉积周期均包括：
提供第一前驱体，所述第一前驱体与所述衬底发生饱和吸附反应以吸附于所述沟槽的底部及侧壁；
使用清洗气体去除未吸附的所述第一前驱体；
提供第二前驱体，所述第二前驱体与所述第一前驱体反应以形成填充介质层薄膜；
使用清洗气体去除未反应的所述第二前驱体；
至少部分所述沉积周期中所述第一前驱体的流量小于预设流量，或/和至少部分所述沉积周期中提供所述第一前驱体的时间小于预设时间。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述第一前驱体的通入时间介于0.1s~50s之间；所述填充介质层包括氧化硅层，所述第一前驱体的流量介于0.25slm~4slm之间。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于：所述第一前驱体的通入时间介于0.1s~50s之间；所述填充介质层包括氮化硅层，所述第一前驱体的流量介于1slm~10slm之间。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于：于所述衬底内形成沟槽之前还包括于所述衬底的上表面形成叠层结构，所述叠层结构包括由下至上依次叠置的氧化物层、第一氮化物层、碳材料层、第二氮化物层及含硅硬掩模底部抗反射层；于所述衬底内形成所述沟槽包括：
于所述叠层结构的上表面形成图形化光刻胶层，所述图形化光刻胶层内形成有定义出所述沟槽的位置及形状的开口图形；
基于所述图形化光刻胶层刻蚀所述叠层结构，以将所述开口图形转移至所述叠层结构内；
去除所述图形化光刻胶层、所述含硅硬掩模底部抗反射层、所述第二氮化物层及所述碳材料层；
基于保留的所述第一氮化物层及所述氧化物层刻蚀衬底以于所述衬底内形成所述沟槽。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于：于所述沟槽内形成所述填充介质层之前还包括于所述沟槽的底部、所述沟槽的侧壁及所述第一氮化物层的上表面形成热氧化层；所述填充介质层位于所述热氧化层的表面。
6.一种半导体结构，其特征在于，包括：
衬底，所述衬底内形成有沟槽；
填充介质层，至少填充于所述沟槽内，所述填充介质层内形成有空气隙；所述填充介质层采用原子层沉积工艺形成，所述空气隙在形成所述填充介质层的同时形成；
所述填充介质层包括：
第一填充介质层，位于所述沟槽的底部及侧壁；
第二填充介质层，至少填充于沟槽内，且位于所述第一填充介质层的表面；
其中，采用原子层沉积工艺于所述第一填充介质层的上表面形成第二填充介质层，包括：执行若干个沉积周期；各所述沉积周期均包括：
提供第一前驱体，所述第一前驱体与所述衬底发生饱和吸附反应以吸附于所述沟槽的底部及侧壁；
使用清洗气体去除未吸附的所述第一前驱体；
提供第二前驱体，所述第二前驱体与所述第一前驱体反应以形成填充介质层薄膜；
使用清洗气体去除未反应的所述第二前驱体；
至少部分所述沉积周期中所述第一前驱体的流量小于预设流量，或/和至少部分所述沉积周期中提供所述第一前驱体的时间小于预设时间。
7.根据权利要求6所述的半导体结构，其特征在于：还包括：
氧化物层，位于所述衬底的上表面；
氮化物层，位于所述氧化物层的上表面；
热氧化层，位于所述沟槽的底部、侧壁及氮化物层的上表面；所述沟槽沿厚度方向贯穿所述氧化物层及所述氮化物层；所述填充介质层位于所述热氧化层的上表面。
CN201910971860.2A 2019-10-14 2019-10-14 半导体结构及其制备方法 Active CN112736022B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910971860.2A CN112736022B (zh) 2019-10-14 2019-10-14 半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910971860.2A CN112736022B (zh) 2019-10-14 2019-10-14 半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112736022A CN112736022A (zh) 2021-04-30
CN112736022B true CN112736022B (zh) 2022-05-10

Family

ID=75588360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910971860.2A Active CN112736022B (zh) 2019-10-14 2019-10-14 半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112736022B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082111A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 带空气间隙的深隔离槽的制造方法
CN103077921A (zh) * 2012-12-19 2013-05-01 上海宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101559345B1 (ko) * 2010-08-26 2015-10-15 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101929453B1 (ko) * 2012-03-27 2018-12-14 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
US9496224B2 (en) * 2014-05-15 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having air gap structures and method of fabricating thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082111A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 带空气间隙的深隔离槽的制造方法
CN103367441A (zh) * 2012-03-30 2013-10-23 台湾积体电路制造股份有限公司 具有悬空沟道的mosfet及其形成方法
CN103077921A (zh) * 2012-12-19 2013-05-01 上海宏力半导体制造有限公司 互连线结构及互连线结构的形成方法

Also Published As

Publication number Publication date
CN112736022A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US9209243B2 (en) Method of forming a shallow trench isolation structure
KR100621888B1 (ko) 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법
US7622383B2 (en) Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films
US7332409B2 (en) Methods of forming trench isolation layers using high density plasma chemical vapor deposition
US20170316940A1 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US7781304B2 (en) Semiconductor device having trench isolation region and methods of fabricating the same
US7947551B1 (en) Method of forming a shallow trench isolation structure
JP5977002B2 (ja) トレンチの埋め込み方法および半導体集積回路装置の製造方法
JP4209181B2 (ja) フラッシュメモリセルの自己整列フローティングゲート形成方法
US20040099906A1 (en) Trench isolation without grooving
CN109326553B (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
WO2021118815A1 (en) Oxygen radical assisted dielectric film densification
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
CN109285887B (zh) 喷嘴组件、改善材料层厚度均匀性的沉积装置及方法
US7018905B1 (en) Method of forming isolation film in semiconductor device
CN112736022B (zh) 半导体结构及其制备方法
CN103903969B (zh) 浮栅的制备方法
KR20070082921A (ko) 핀형 전계 효과 트랜지스터의 소자 분리막 제조 방법 및핀형 전계 효과 트랜지스터의 제조방법
CN109585289B (zh) 半导体器件及其形成方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN211455690U (zh) 沟槽型功率器件的沟槽栅结构
US6929996B2 (en) Corner rounding process for partial vertical transistor
CN116053298B (zh) 一种半导体器件的制作方法
CN117637814B (zh) 一种半导体器件及其制作方法
JP2012134288A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant