CN112733352B - 一种布局前高速串行信号通道仿真的创新方法 - Google Patents

一种布局前高速串行信号通道仿真的创新方法 Download PDF

Info

Publication number
CN112733352B
CN112733352B CN202011636589.6A CN202011636589A CN112733352B CN 112733352 B CN112733352 B CN 112733352B CN 202011636589 A CN202011636589 A CN 202011636589A CN 112733352 B CN112733352 B CN 112733352B
Authority
CN
China
Prior art keywords
simulation
serial signal
speed serial
signal channel
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011636589.6A
Other languages
English (en)
Other versions
CN112733352A (zh
Inventor
蒋历国
凌峰
夏云兵
代文亮
夏建峰
顾志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinhe Semiconductor Technology Shanghai Co ltd
Original Assignee
Xinhe Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinhe Semiconductor Technology Shanghai Co ltd filed Critical Xinhe Semiconductor Technology Shanghai Co ltd
Priority to CN202011636589.6A priority Critical patent/CN112733352B/zh
Publication of CN112733352A publication Critical patent/CN112733352A/zh
Application granted granted Critical
Publication of CN112733352B publication Critical patent/CN112733352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提供的布局前高速串行信号通道仿真创新方法,其特征在于,包括如下步骤:(1)根据内嵌模板快速建模;(2)建立模型之间通道的串扰关系;(3)实例化模型,建立通道连接关系;(4)设置高速串行信号通道仿真参数;(5)仿真;(6)显示结果数据和图片;(7)自动输出报告。具有可视化、易操作、高效、时域频域一起化自动仿真,有效解决了传统方法过程中步骤之多、容易出错、串扰关联不直观、时域频域不能一起化仿真、无法直接输出报告等费时、费力、难维护等缺点。

Description

一种布局前高速串行信号通道仿真的创新方法
技术领域
本发明属于电子设计自动化领域,具体来说是一种布局前高速串行信号通道仿真创新方法。
背景技术
传统的布局前高速串行信号通道仿真,需要手动搭建模型,需要手动一个一个去抽取通道,在抽取通道过程中,还要人为去考虑通道之间的耦合点对仿真结果的影响;时域、频域只能单独去设置仿真,只能在仿真后添加标准,最终结果还不能自动输出,需要一个一个将仿真结果粘贴到文本编辑软件中。
在这个过程中,采用传统方法,步骤之多,过程之繁琐,需要耗费大量的人力,还容易出错(各个通道的隔离度关联不直观)。
发明内容
为了克服现有技术中所存在的不足,本发明提供了一种布局前高速串行信号通道仿真创新方法,采用可视化配置,自动化抽取、仿真、输出,以到达易操作、高效仿真。
本发明提供的布局前高速串行信号通道仿真创新方法,其特征在于,包括如下步骤:
(1)根据内嵌模板快速建模;
(2)建立模型之间通道的串扰关系;
(3)实例化模型,建立通道连接关系;
(4)设置高速串行信号通道仿真参数;
(5)仿真;
(6)显示结果数据和图片;
(7)自动输出报告。
本发明的一个技术方案,进一步设置为,所述步骤(1)中的所述内嵌模板包括接口,方便用户选择所需的模板及灵活修改仿真所需的通道数量。
本发明的一个技术方案,进一步设置为,所述布局前高速串行信号通道仿真创新方法还包括设计可视化操作界面,让用户编辑模型之间串扰信息。
本发明的一个技术方案,进一步设置为,所述设计可视化操作界面,让用户实例化模型S参数或者传输线,以及与模型之间的连接关系。
本发明的一个技术方案,进一步设置为,所述设计可视化操作界面,让用户配置仿真参数、输出结果类型、参考类型等。
本发明的一个技术方案,进一步设置为,所述布局前高速串行信号通道仿真创新方法应用于软件后台,所述软件后台自动建立连接关系,快速仿真,提取通道参数。
本发明的一个技术方案,进一步设置为,所述软件根据用户设计输出结果类型及标准类型,自动计算并绘制出相应的曲线图。
本发明的一个技术方案,进一步设置为,所述软件自动提取仿真、模型配置参数、曲线图信息,自动输出报告。
本发明的有益效果至少为:本发明所述一种布局前高速串行信号通道仿真创新方法与传统技术方式相比,具有可视化、易操作、高效、时域频域一起化自动仿真,有效解决了传统方法过程中步骤之多、容易出错、串扰关联不直观、时域频域不能一起化仿真、无法直接输出报告等费时、费力、难维护等缺点。
附图说明
图1为本发明的方法流程图。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述,附图中给出了本发明的若干实施例,但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例,相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同;本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明;本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
第一实施方式
结合图1所示,本发明提供的布局前高速串行信号通道仿真创新方法,其特征在于,包括如下步骤:
(1)根据内嵌模板快速建模;
(2)建立模型之间通道的串扰关系;
(3)实例化模型,建立通道连接关系;
(4)设置高速串行信号通道仿真参数;
(5)仿真;
(6)显示结果数据和图片;
(7)自动输出报告。
优选地,步骤(1)中的内嵌模板包括接口,方便用户选择所需的模板及灵活修改仿真所需的通道数量。
优选地,布局前高速串行信号通道仿真创新方法还包括设计可视化操作界面,让用户编辑模型之间串扰信息。
优选地,设计可视化操作界面,让用户实例化模型S参数或者传输线,以及与模型之间的连接关系。
优选地,设计可视化操作界面,让用户配置仿真参数、输出结果类型、参考类型等。
优选地,布局前高速串行信号通道仿真创新方法应用于软件后台,软件后台自动建立连接关系,快速仿真,提取通道参数。
优选地,软件根据用户设计输出结果类型及标准类型,自动计算并绘制出相应的曲线图。
优选地,软件自动提取仿真、模型配置参数、曲线图信息,自动输出报告。
本发明的有益效果至少为:本发明一种布局前高速串行信号通道仿真创新方法与传统技术方式相比,具有可视化、易操作、高效、时域频域一起化自动仿真,有效解决了传统方法过程中步骤之多、容易出错、串扰关联不直观、时域频域不能一起化仿真、无法直接输出报告等费时、费力、难维护等缺点。
以上实施例仅表达了本发明的某种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制;应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围;因此,本发明专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种布局前高速串行信号通道仿真创新方法,其特征在于,包括如下步骤:
(1)根据内嵌模板快速建模;
(2)建立模型之间通道的串扰关系;
(3)实例化模型,建立通道连接关系;
(4)设置高速串行信号通道仿真参数;
(5)仿真;
(6)显示结果数据和图片;
(7)自动输出报告;
并且,所述布局前高速串行信号通道仿真创新方法还包括设计可视化操作界面,让用户编辑模型之间串扰信息。
2.根据权利要求1所述布局前高速串行信号通道仿真创新方法,其特征在于,所述步骤(1)中的内嵌模板包括接口,方便用户选择所需的模板及灵活修改仿真所需的通道数量。
3.根据权利要求1所述布局前高速串行信号通道仿真创新方法,其特征在于,所述设计可视化操作界面,让用户实例化模型S参数或者传输线,以及与模型之间的连接关系。
4.根据权利要求1所述布局前高速串行信号通道仿真创新方法,其特征在于,所述设计可视化操作界面,让用户配置仿真参数、输出曲线图类型、标准类型等。
5.根据权利要求3所述布局前高速串行信号通道仿真创新方法,其特征在于,所述布局前高速串行信号通道仿真创新方法应用于软件后台,自动建立连接关系,快速仿真,提取通道参数。
6.根据要求5所述布局前高速串行信号通道仿真创新方法,其特征在于,所述软件根据用户设计输出结果的类型及标准类型,自动计算并绘制出相应的曲线图。
7.根据要求5所述布局前高速串行信号通道仿真创新方法,其特征在于,所述软件自动提取仿真、模型配置参数、曲线图信息,自动输出报告。
CN202011636589.6A 2020-12-31 2020-12-31 一种布局前高速串行信号通道仿真的创新方法 Active CN112733352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011636589.6A CN112733352B (zh) 2020-12-31 2020-12-31 一种布局前高速串行信号通道仿真的创新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011636589.6A CN112733352B (zh) 2020-12-31 2020-12-31 一种布局前高速串行信号通道仿真的创新方法

Publications (2)

Publication Number Publication Date
CN112733352A CN112733352A (zh) 2021-04-30
CN112733352B true CN112733352B (zh) 2023-12-08

Family

ID=75609804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011636589.6A Active CN112733352B (zh) 2020-12-31 2020-12-31 一种布局前高速串行信号通道仿真的创新方法

Country Status (1)

Country Link
CN (1) CN112733352B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109444350A (zh) * 2018-12-27 2019-03-08 中山大学 一种基于无人机的大气污染物监测传感器的布局方法
CN111274750A (zh) * 2020-03-05 2020-06-12 中国工程物理研究院计算机应用研究所 一种基于可视化建模的fpga仿真验证系统和方法
CN111599000A (zh) * 2020-05-14 2020-08-28 成都飞机工业(集团)有限责任公司 一种工艺布局生成方法和设计系统
US10860767B1 (en) * 2018-01-02 2020-12-08 Cadence Design Systems, Inc. Systems and methods for transient simulation of circuits with mutual inductors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755003B2 (en) * 2013-11-08 2020-08-25 Rockwell Automation Technologies, Inc. Time synchronization of signal transmission intervals for simulating a machine in industrial automation
US11055451B2 (en) * 2015-10-28 2021-07-06 Qomplx, Inc. System and methods for multi-language abstract model creation for digital environment simulations
KR102580947B1 (ko) * 2018-06-29 2023-09-20 삼성전자주식회사 추출된 모델 파라미터를 이용하여 집적 회로를 설계하기 위한 컴퓨팅 시스템 및 이를 이용한 집적 회로의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10860767B1 (en) * 2018-01-02 2020-12-08 Cadence Design Systems, Inc. Systems and methods for transient simulation of circuits with mutual inductors
CN109444350A (zh) * 2018-12-27 2019-03-08 中山大学 一种基于无人机的大气污染物监测传感器的布局方法
CN111274750A (zh) * 2020-03-05 2020-06-12 中国工程物理研究院计算机应用研究所 一种基于可视化建模的fpga仿真验证系统和方法
CN111599000A (zh) * 2020-05-14 2020-08-28 成都飞机工业(集团)有限责任公司 一种工艺布局生成方法和设计系统

Also Published As

Publication number Publication date
CN112733352A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US9501594B2 (en) Graphical design verification environment generator
Bazjanac Acquisition of building geometry in the simulation of energy performance
CN102360535A (zh) 三维可视化仿真培训系统及其方法
CN103885439A (zh) 铁路信号计算机联锁系统的自动化测试系统
CN103914307A (zh) 一种基于可复用库的交互界面快速实现方法
CN109829198A (zh) 一种基于bim的钢结构质检信息化管理系统
CN107861459A (zh) 一种可配置显控一体化的plc控制系统及其控制方法
CN112733352B (zh) 一种布局前高速串行信号通道仿真的创新方法
CN106815392B (zh) 一种厂家端子排智能读取方法
CN108509748B (zh) 一种飞机装配型架内型板快速设计方法
KR100877510B1 (ko) 캐드프로그램을 이용한 3차원 금형 자동설계 시스템 및 방법
CN110543733B (zh) 用于金属板下单加工的方法及装置与设备和存储介质
CN110321596A (zh) 一种基于有限元分析的机车车辆结构仿真方法
CN111966572A (zh) 一种基于面向信号的测试描述模型的描述方法及装置
CN104573229A (zh) 三维设计数据自动导入工艺系统的接口模块及工作方法
CN106020857A (zh) 一种用于Oracle Real Application Cluster数据库集群的自动部署方法
CN107992674A (zh) 一种基于模型的地球站监控可视化构建方法
CN109947835B (zh) 基于有限状态自动机的印染报价结构化需求数据提取方法
CN107330206B (zh) 一种基于特征映射的三维自动标注方法
CN107403399A (zh) 一种基于多媒体教学的培训方法
CN109901832A (zh) 可视化网页制作方法、装置、设备及存储介质
JPS62177637A (ja) シミユレ−シヨン結果表示方式
CN109472539A (zh) 现场项目的进度管理方法、系统、装置及存储介质
CN107978007A (zh) 一种调控一体化系统中间隔图自动生成免维护的方法
Macko et al. VHDL structural model visualization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 401, No.5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: Room 401, No.5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant before: Core and semiconductor technology (Shanghai) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant