CN111274750A - 一种基于可视化建模的fpga仿真验证系统和方法 - Google Patents
一种基于可视化建模的fpga仿真验证系统和方法 Download PDFInfo
- Publication number
- CN111274750A CN111274750A CN202010146039.XA CN202010146039A CN111274750A CN 111274750 A CN111274750 A CN 111274750A CN 202010146039 A CN202010146039 A CN 202010146039A CN 111274750 A CN111274750 A CN 111274750A
- Authority
- CN
- China
- Prior art keywords
- information
- module
- network data
- command
- simulation verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
一种基于可视化建模的FPGA仿真验证系统，基于可视化建模的FPGA仿真验证系统和方法，包括上位机系统和下位机系统；上位机系统包括依次通讯连接的可视化管理模块、可视化构建模块、平台代码生成模块和网络数据发送模块；下位机系统包括依次通讯连接的网络数据接收模块、网络数据解析模块、网络数据存储模块、网络数据命令执行模块和仿真验证模块；网络数据接收模块通讯连接网络数据发送模块；本发明还提出了一种基于可视化建模的FPGA仿真验证方法。本发明采用的可视化建模方法，能快速高效的构建出满足要求的FPGA仿真验证平台，并通过网络实现FPGA仿真远程控制，显著提升FPGA仿真验证的效率和充分性。
Description
技术领域
本发明涉及现场可编程门阵列即FPGA的仿真验证技术领域，尤其涉及一种基于可视化建模的FPGA仿真验证系统和方法。
背景技术
FPGA是现场可编程门阵列的英文缩写，是一种可编程的半导体芯片。开发者通过使用硬件描述语言(VHDL或Verilog)对设计的逻辑进行行为描述，经过开发工具的综合、布局布线等操作后即可生成FPGA的配置文件，下载到FPGA中，完成既定功能。随着FPGA技术的高速发展和基于FPGA的设计复杂度大幅提升，大规模FPGA设计的验证工作时间占据了整个设计周期的70％以上，对验证技术及方法提出了越来越高的要求。
FPGA设计验证包括静态验证和动态验证。静态验证主要有代码规则检查、静态时序分析等，不需要运行FPGA设计；动态验证的技术主要是仿真验证。开展FPGA设计的仿真验证，需要验证人员开发相应的仿真验证平台，并在仿真工具中加载FPGA设计和仿真验证平台。然后通过仿真验证平台向设计注入激励，并读取设计输出，从而验证FPGA设计的正确性。其中，仿真验证平台的可复用性、可配置性和开发效率制约着FPGA仿真验证的效率。目前，仿真验证平台的开发都是通过验证人员根据具体设计编写代码，然后经过不断调试、修改后才能应用于仿真验证。开发效率，复用性、代码质量等都难以得到保障，从而影响到仿真验证开展。此外，FPGA仿真需要消耗大量的资源，为了提升仿真效率，需要将仿真软件部署到具有较强计算能力的服务器上，缺乏高效的仿真远程控制难以快速开展FPGA仿真验证。
传统的FPGA仿真验证平台开发方法和仿真开展方式存在诸多不足，制约着FPGA设计的仿真验证进程。因此，需要发明一种新的FPGA仿真验证系统和方法，用于实现FPGA仿真验证平台快速构建和仿真的远程控制，提升FPGA仿真验证的效率和充分性。
发明内容
(一)发明目的
为解决背景技术中存在的技术问题，本发明提出一种基于可视化建模的FPGA仿真验证系统和方法，本该系统和方法对FPGA仿真验证平台进行行为抽象，将平台划分为不同功能模块或设计结构，分离平台的控制流和数据流，结合可视化建模技术，实现了仿真验证平台的可视化构建，并自动生成平台的代码实现用于开展FPGA仿真验证。
(二)技术方案
本发明提供了一种基于可视化建模的FPGA仿真验证系统，包括上位机系统和下位机系统；其中，上位机系统包括可视化管理模块、可视化构建模块、平台代码生成模块和网络数据发送模块；下位机系统包括网络数据接收模块、网络数据解析模块、网络数据存储模块、网络数据命令执行模块和仿真验证模块；
可视化管理模块与可视化构建模块通讯连接，可视化管理模块用于对组件和模型的可视化添加、修改以及删除，得到信息A；
可视化构建模块与平台代码生成模块通讯连接，可视化构建模块用于根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；
平台代码生成模块与网络数据发送模块通讯连接，平台代码生成模块用于利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
网络数据发送模块与网络数据接收模块通讯连接，网络数据发送模块用于发送仿真验证平台代码信息C或控制命令或shell命令文件；
网络数据接收模块与网络数据解析模块通讯连接，网络数据接收模块用于接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
网络数据解析模块与网络数据存储模块通讯连接，网络数据解析模块用于对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；
网络数据存储模块与网络数据命令执行模块通讯连接；
网络数据命令执行模块与仿真验证模块通讯连接，网络数据命令执行模块用于对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
本发明还提出了上述基于可视化建模的FPGA仿真验证方法，包括以下具体步骤：
S1、通过可视化管理模块对组件和模型进行可视化添加、修改以及删除，得到信息A；
S2、通过可视化构建模块根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；
S3、通过平台代码生成模块利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
S4、通过网络数据发送模块进行仿真验证平台代码信息C的发送或控制命令的发送或shell命令文件的发送；
S5、通过网络数据接收模块接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
S6、通过网络数据解析模块对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；通过网络数据命令执行模块对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
优选的，S1中对组件和模型的代码模板信息、属性信息、名称信息以及类型信息进行可视化添加、修改以及删除。
优选的，S1中，对组件和模型的属性信息通过XML文件形式进行存储，对组件和模型的代码模板信息通过code文件形式进行存储。
优选的，S4中，当发送仿真验证平台代码信息C时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送仿真验证平台代码信息C中的代码文件信息。
优选的，S4中，当发送控制命令时，控制命令采用单包发送，且控制命令包括修改文件存放路径命令、新建存储文件夹命令、修改仿真软件路径命令、重启程序命令、删除文件夹命令、删除文件夹下所有内容命令、shell命令、仿真软件控制命令。
优选的，S4中，当发送shell命令文件时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送shell命令文件中的shell命令文件信息。
优选的，S6中，当接收到的网络数据信息D所包含的数据包为平台代码数据包，并且上述平台代码数据包的包序号为1，则以上述平台代码数据包内容为文件名创建文件用于存储后续的平台代码数据包。
优选的，S6中，当接收到的网络数据信息D所包含的数据包为控制命令数据包时，根据上述控制命令数据包中data字段的前4个字节判断控制命令类型，并以data字段的其他数据为命令参数完成命令操作。
优选的，S6中，当接收到的网络数据信息D所包含的数据包为shell命令文件数据包，并且上述shell命令文件数据包的包序号为1，则以上述shell命令文件数据包内容为文件名创建文件用于存储后续的shell命令文件数据包，并在shell命令文件接收完成后，逐条执行文件中的shell命令。
本发明的上述技术方案具有如下有益的技术效果：
本发明能够提高FPGA仿真验证平台的可复用性和可配置性，降低平台开发难度，快速构建出满足要求的FPGA仿真验证平台，通过上下位机实现FPGA仿真远程控制，显著提升FPGA仿真验证的效率和充分性，并且该系统和方法具有良好的通用性和可扩展性。
附图说明
图1为本发明提出的一种基于可视化建模的FPGA仿真验证系统的原理框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
如图1所示，本发明提出的一种基于可视化建模的FPGA仿真验证系统，包括上位机系统和下位机系统；其中，上位机系统包括可视化管理模块、可视化构建模块、平台代码生成模块和网络数据发送模块；下位机系统包括网络数据接收模块、网络数据解析模块、网络数据存储模块、网络数据命令执行模块和仿真验证模块；
可视化管理模块与可视化构建模块通讯连接，可视化管理模块用于对组件和模型的可视化添加、修改以及删除，得到信息A；
可视化构建模块与平台代码生成模块通讯连接，可视化构建模块用于根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；
平台代码生成模块与网络数据发送模块通讯连接，平台代码生成模块用于利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
网络数据发送模块与网络数据接收模块通讯连接，网络数据发送模块用于发送仿真验证平台代码信息C或控制命令或shell命令文件；
网络数据接收模块与网络数据解析模块通讯连接，网络数据接收模块用于接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
网络数据解析模块与网络数据存储模块通讯连接，网络数据解析模块用于对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；
网络数据存储模块与网络数据命令执行模块通讯连接；
网络数据命令执行模块与仿真验证模块通讯连接，网络数据命令执行模块用于对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
本发明还提出了一种基于可视化建模的FPGA仿真验证方法，包括以下具体步骤：
S1、通过可视化管理模块对组件和模型进行可视化添加、修改以及删除，得到信息A；
S2、通过可视化构建模块根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；其中，组件和模型之间的连接关系通过FIFO实现，在创建FIFO时，会自动搜索组件、模型中的端口信息和数据包信息，自动匹配同类型的数据包和端口，生成FIFO连接关系；
进一步的，在通过可视化构建模块进行可视化构建时，首先需要加载管理的组件和模型数据、关联图形与组件、模型的属性信息和代码信息，从而建立组件、模型数据与图形的对应关系，实现组件、模型的图形化管理；
S3、通过平台代码生成模块利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
S4、通过网络数据发送模块进行仿真验证平台代码信息C的发送或控制命令的发送或shell命令文件的发送；
S5、通过网络数据接收模块接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
S6、通过网络数据解析模块对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；通过网络数据命令执行模块对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
在一个可选的实施例中，S1中对组件和模型的代码模板信息、属性信息、名称信息以及类型信息进行可视化添加、修改以及删除。
在一个可选的实施例中，S1中，对组件和模型的属性信息通过XML文件形式进行存储，对组件和模型的代码模板信息通过code文件形式进行存储。
在一个可选的实施例中，S4中，当发送仿真验证平台代码信息C时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送仿真验证平台代码信息C中的代码文件信息。
在一个可选的实施例中，S4中，当发送控制命令时，控制命令采用单包发送，且控制命令包括修改文件存放路径命令、新建存储文件夹命令、修改仿真软件路径命令、重启程序命令、删除文件夹命令、删除文件夹下所有内容命令、shell命令、仿真软件控制命令。
在一个可选的实施例中，S4中，当发送shell命令文件时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送shell命令文件中的shell命令文件信息。
在一个可选的实施例中，S6中，当接收到的网络数据信息D所包含的数据包为平台代码数据包，并且上述平台代码数据包的包序号为1，则以上述平台代码数据包内容为文件名创建文件用于存储后续的平台代码数据包。
在一个可选的实施例中，S6中，当接收到的网络数据信息D所包含的数据包为控制命令数据包时，根据上述控制命令数据包中data字段的前4个字节判断控制命令类型，并以data字段的其他数据为命令参数完成命令操作。
在一个可选的实施例中，S6中，当接收到的网络数据信息D所包含的数据包为shell命令文件数据包，并且上述shell命令文件数据包的包序号为1，则以上述shell命令文件数据包内容为文件名创建文件用于存储后续的shell命令文件数据包，并在shell命令文件接收完成后，逐条执行文件中的shell命令。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (10)
1.一种基于可视化建模的FPGA仿真验证系统，其特征在于，包括上位机系统和下位机系统；其中，上位机系统包括可视化管理模块、可视化构建模块、平台代码生成模块和网络数据发送模块；下位机系统包括网络数据接收模块、网络数据解析模块、网络数据存储模块、网络数据命令执行模块和仿真验证模块；
可视化管理模块与可视化构建模块通讯连接，可视化管理模块用于对组件和模型的可视化添加、修改以及删除，得到信息A；
可视化构建模块与平台代码生成模块通讯连接，可视化构建模块用于根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；
平台代码生成模块与网络数据发送模块通讯连接，平台代码生成模块用于利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
网络数据发送模块与网络数据接收模块通讯连接，网络数据发送模块用于发送仿真验证平台代码信息C或控制命令或shell命令文件；
网络数据接收模块与网络数据解析模块通讯连接，网络数据接收模块用于接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
网络数据解析模块与网络数据存储模块通讯连接，网络数据解析模块用于对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；
网络数据存储模块与网络数据命令执行模块通讯连接；
网络数据命令执行模块与仿真验证模块通讯连接，网络数据命令执行模块用于对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
2.根据权利要求1所述的一种基于可视化建模的FPGA仿真验证系统，还提出了上述基于可视化建模的FPGA仿真验证方法，其特征在于，包括以下具体步骤：
S1、通过可视化管理模块对组件和模型进行可视化添加、修改以及删除，得到信息A；
S2、通过可视化构建模块根据信息A构建图形关联数据、构建图形建模信息、构建组件和模型连接关系以及构建验证平台和待验证FPGA设计之间的连接，得到FPGA仿真验证平台的图形化模型B；
S3、通过平台代码生成模块利用FPGA仿真验证平台的图形化模型B中包含的仿真验证平台的层次结构、每个组件或模型的建模信息、连接关系信息生成具体代码以及代码生成的日志信息，得到仿真验证平台代码信息C；
S4、通过网络数据发送模块进行仿真验证平台代码信息C的发送或控制命令的发送或shell命令文件的发送；
S5、通过网络数据接收模块接收仿真验证平台代码信息C或控制命令或shell命令文件，得到网络数据信息D；
S6、通过网络数据解析模块对网络数据接收模块接收到的网络数据信息D进行解析，得到网络数据解析信息E；通过网络数据命令执行模块对网络数据解析信息E进行命令执行或命令文件以建立文件夹或存储平台代码，再通过仿真命令调用仿真验证模块，利用平台代码进行仿真。
3.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S1中对组件和模型的代码模板信息、属性信息、名称信息以及类型信息进行可视化添加、修改以及删除。
4.根据权利要求3所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S1中，对组件和模型的属性信息通过XML文件形式进行存储，对组件和模型的代码模板信息通过code文件形式进行存储。
5.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S4中，当发送仿真验证平台代码信息C时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送仿真验证平台代码信息C中的代码文件信息。
6.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S4中，当发送控制命令时，控制命令采用单包发送，且控制命令包括修改文件存放路径命令、新建存储文件夹命令、修改仿真软件路径命令、重启程序命令、删除文件夹命令、删除文件夹下所有内容命令、shell命令、仿真软件控制命令。
7.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S4中，当发送shell命令文件时，需先发送相关的控制命令并指定存储目录，再单包发送文件名，最后分包发送shell命令文件中的shell命令文件信息。
8.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S6中，当接收到的网络数据信息D所包含的数据包为平台代码数据包，并且上述平台代码数据包的包序号为1，则以上述平台代码数据包内容为文件名创建文件用于存储后续的平台代码数据包。
9.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S6中，当接收到的网络数据信息D所包含的数据包为控制命令数据包时，根据上述控制命令数据包中data字段的前4个字节判断控制命令类型，并以data字段的其他数据为命令参数完成命令操作。
10.根据权利要求2所述的一种基于可视化建模的FPGA仿真验证方法，其特征在于，S6中，当接收到的网络数据信息D所包含的数据包为shell命令文件数据包，并且上述shell命令文件数据包的包序号为1，则以上述shell命令文件数据包内容为文件名创建文件用于存储后续的shell命令文件数据包，并在shell命令文件接收完成后，逐条执行文件中的shell命令。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010146039.XA CN111274750B (zh) | 2020-03-05 | 2020-03-05 | 一种基于可视化建模的fpga仿真验证系统和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010146039.XA CN111274750B (zh) | 2020-03-05 | 2020-03-05 | 一种基于可视化建模的fpga仿真验证系统和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111274750A true CN111274750A (zh) | 2020-06-12 |
| CN111274750B CN111274750B (zh) | 2023-05-30 |
Family
ID=71002533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010146039.XA Active CN111274750B (zh) | 2020-03-05 | 2020-03-05 | 一种基于可视化建模的fpga仿真验证系统和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111274750B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112733352A (zh) * | 2020-12-31 | 2021-04-30 | 芯和半导体科技(上海)有限公司 | 一种布局前高速串行信号通道仿真的创新方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841967A (en) * | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
| WO1998055879A1 (en) * | 1997-06-03 | 1998-12-10 | Verisity Ltd. | Method and apparatus for test generation during circuit design |
| US5923867A (en) * | 1997-07-31 | 1999-07-13 | Adaptec, Inc. | Object oriented simulation modeling |
| WO2007095574A1 (en) * | 2006-02-17 | 2007-08-23 | National Instruments Corporation | Solver for simulating a system in real time on a programmable hardware element |
| US20070261019A1 (en) * | 2006-05-03 | 2007-11-08 | The Mathworks, Inc. | Calling an entity of a graphical model with a non-graphical entity and calling a non-graphical entity of a graphical model with a graphical entity |
| US20090150136A1 (en) * | 2005-10-10 | 2009-06-11 | Sei Yang Yang | Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same |
| CN104331530A (zh) * | 2014-09-03 | 2015-02-04 | 中国人民解放军63892部队 | 一种基于xml描述的电子战视景仿真平台及工作方法 |
| CN106354515A (zh) * | 2016-09-26 | 2017-01-25 | 杭州杉石科技有限公司 | 基于模型的SystemC代码生成系统 |
| CN206849004U (zh) * | 2017-05-17 | 2018-01-05 | 上海杨思信息科技有限公司 | 嵌入式软件可靠性测试验证系统 |
| CN108460199A (zh) * | 2018-02-11 | 2018-08-28 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Cni建模系统 |
| CN108897939A (zh) * | 2018-06-21 | 2018-11-27 | 天津大学 | 基于fpga的区域性电网可控性可观性仿真实验平台 |
| CN109002601A (zh) * | 2018-07-06 | 2018-12-14 | 西安电子科技大学 | 一种基于Petri网的FPGA系统的验证模型建模方法 |
| CN109472061A (zh) * | 2018-10-17 | 2019-03-15 | 北京广利核系统工程有限公司 | 一种可重用的仿真验证平台及仿真验证方法 |
| CN109739766A (zh) * | 2018-12-29 | 2019-05-10 | 湖北航天技术研究院总体设计所 | 一种快速搭建fpga数字仿真模型的系统及方法 |
-
2020
- 2020-03-05 CN CN202010146039.XA patent/CN111274750B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841967A (en) * | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
| WO1998055879A1 (en) * | 1997-06-03 | 1998-12-10 | Verisity Ltd. | Method and apparatus for test generation during circuit design |
| US5923867A (en) * | 1997-07-31 | 1999-07-13 | Adaptec, Inc. | Object oriented simulation modeling |
| US20090150136A1 (en) * | 2005-10-10 | 2009-06-11 | Sei Yang Yang | Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same |
| WO2007095574A1 (en) * | 2006-02-17 | 2007-08-23 | National Instruments Corporation | Solver for simulating a system in real time on a programmable hardware element |
| US20070261019A1 (en) * | 2006-05-03 | 2007-11-08 | The Mathworks, Inc. | Calling an entity of a graphical model with a non-graphical entity and calling a non-graphical entity of a graphical model with a graphical entity |
| CN104331530A (zh) * | 2014-09-03 | 2015-02-04 | 中国人民解放军63892部队 | 一种基于xml描述的电子战视景仿真平台及工作方法 |
| CN106354515A (zh) * | 2016-09-26 | 2017-01-25 | 杭州杉石科技有限公司 | 基于模型的SystemC代码生成系统 |
| CN206849004U (zh) * | 2017-05-17 | 2018-01-05 | 上海杨思信息科技有限公司 | 嵌入式软件可靠性测试验证系统 |
| CN108460199A (zh) * | 2018-02-11 | 2018-08-28 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | Cni建模系统 |
| CN108897939A (zh) * | 2018-06-21 | 2018-11-27 | 天津大学 | 基于fpga的区域性电网可控性可观性仿真实验平台 |
| CN109002601A (zh) * | 2018-07-06 | 2018-12-14 | 西安电子科技大学 | 一种基于Petri网的FPGA系统的验证模型建模方法 |
| CN109472061A (zh) * | 2018-10-17 | 2019-03-15 | 北京广利核系统工程有限公司 | 一种可重用的仿真验证平台及仿真验证方法 |
| CN109739766A (zh) * | 2018-12-29 | 2019-05-10 | 湖北航天技术研究院总体设计所 | 一种快速搭建fpga数字仿真模型的系统及方法 |
Non-Patent Citations (6)
| Title |
|---|
| A PARREIA 等: "A Novel Approach to FPGA-Based Hardware Fault Modeling and Simulation" * |
| 卢航;高峰;程刚;: "LabVIEW现场可编程门阵列模块数据采集系统仿真", no. 06 * |
| 姬杭;周军华;施国强;林廷宇;薛俊杰;: "一种复杂系统轻量化建模与仿真技术框架", no. 06 * |
| 孙秀睿;: "FPGA设计验证中的软硬件协同仿真测试方法", no. 03 * |
| 梁成军;江昊;吴静;: "基于统一描述的网络仿真场景高效建模机制", no. 07 * |
| 陈;罗永红;李春雷;: "基于QEMU的全数字仿真环境设计", no. 04 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112733352A (zh) * | 2020-12-31 | 2021-04-30 | 芯和半导体科技(上海)有限公司 | 一种布局前高速串行信号通道仿真的创新方法 |
| CN112733352B (zh) * | 2020-12-31 | 2023-12-08 | 芯和半导体科技（上海）股份有限公司 | 一种布局前高速串行信号通道仿真的创新方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111274750B (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kukkala et al. | UML 2.0 profile for embedded system design | |
| CN107807878B (zh) | 基于关键字的通用测试资源驱动与执行管理方法 | |
| US9880922B1 (en) | System and method for automatically generating a graphical model from a text-based program | |
| CN104408222B (zh) | 实时分布式仿真平台可重构方法 | |
| CN106293664A (zh) | 代码生成方法及装置 | |
| CN108460199B (zh) | Cni建模系统 | |
| CN100511149C (zh) | 逻辑仿真测试系统和方法 | |
| CN103178996A (zh) | 分布式包交换芯片模型验证系统及验证方法 | |
| CN111290954B (zh) | 一种基于uvm的fpga构件可视化测试框架和方法 | |
| CN105930344B (zh) | 一种基于产品研制流程的数据库应用系统快速开发平台 | |
| CN106201480A (zh) | 一种座舱显示控制系统软件架构管理平台 | |
| CN102567122A (zh) | 多仿真验证平台下的处理器参考模型的通信接口方法 | |
| CN111078555A (zh) | 一种测试文件的生成方法、系统、服务器和存储介质 | |
| CN102480467A (zh) | 一种基于网络通讯协议的soc软硬件协同仿真验证方法 | |
| CN110532182A (zh) | 一种虚拟化平台的自动化测试方法及装置 | |
| CN111274750B (zh) | 一种基于可视化建模的fpga仿真验证系统和方法 | |
| Mousavi et al. | Formal semantics and analysis of component connectors in Reo | |
| CN112558930B (zh) | 一种面向容器服务的软件生成系统及方法 | |
| Graf et al. | Correct development of embedded systems | |
| Regensburger et al. | Formal verification of SDL systems at the Siemens mobile phone department | |
| Zhang et al. | A method of automatic code generation based on AADL model | |
| CN113591448A (zh) | 报表生成方法、装置及存储介质 | |
| Bradley et al. | Designing and implementing correct real-time systems | |
| CN100403322C (zh) | 一种实现随机存储器封装的方法 | |
| US7895564B1 (en) | Using XTables to communicate in a high level modeling system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |