CN112732339B - 一种分时复用时间抽取fft实现方法、系统及介质 - Google Patents
一种分时复用时间抽取fft实现方法、系统及介质 Download PDFInfo
- Publication number
- CN112732339B CN112732339B CN202110077100.4A CN202110077100A CN112732339B CN 112732339 B CN112732339 B CN 112732339B CN 202110077100 A CN202110077100 A CN 202110077100A CN 112732339 B CN112732339 B CN 112732339B
- Authority
- CN
- China
- Prior art keywords
- sequence
- processing
- condition
- clock
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000000605 extraction Methods 0.000 title claims description 17
- 238000012545 processing Methods 0.000 claims abstract description 50
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims abstract description 39
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims abstract description 39
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims abstract description 20
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims abstract description 20
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims abstract description 5
- 238000012952 Resampling Methods 0.000 claims description 6
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 2
- 238000004590 computer program Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 6
- 238000000691 measurement method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000010183 spectrum analysis Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Complex Calculations (AREA)
Abstract
本发明提供了一种分时复用时间抽取FFT实现方法、系统及介质，涉及通讯及电子对抗技术领域，该方法包括：步骤1：将频率为f的处理时钟CLK1倍频至频率为2f的CLK2，同时保留CLK1；对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)；步骤2：分时复用同一2n‑1点并行FFT运算模块分别对偶数序列g(n)和奇数序列h(n)进行傅里叶变换，得到序列G(k)和H(k)；步骤3：对序列G(k)和H(k)进行基‑2蝶形运算，得到序列X(k)，完成对该长度为2n的有限长序列的FFT运算。本发明采用该分时复用方案可以大量节约硬件资源，在不降低数据处理速率的情况下，以较少的硬件资源实现大规模的FFT运算，从而降低FFT的复杂性并提高系统的实时性。
Description
技术领域
本发明涉及通讯及电子对抗技术领域，具体地，涉及一种分时复用时间抽取FFT实现方法、系统及介质。
背景技术
有限长序列的频率测量方法在通讯及电子对抗等领域有着广泛应用。快速傅里叶变换(Fast Fourier Transform，FFT)是信号频率的快速测量方法之一。快速傅里叶变换是数字信号处理中的重要处理工具，它在信号的频谱分析、系统的频域分析、设计以及实现中起到非常关键的作用。
但是，大规模的实时FFT运算包含大量的乘法运算和加法运算，同时需要大量的存储器缓存蝶形运算中间数据。采用并行流水线的方法可以提高FFT运算速率，有较好的实时性，然而大规模的并行实时FFT运算需要消耗大量的硬件资源，并且随着FFT运算点数的增多，消耗的硬件资源呈指数级增长。采用串行流水线的方法消耗的硬件资源大为减少，然而串行流水线FFT运算的处理时间也大为延长，实时性难以保证。节约硬件资源与提高实时性难以兼顾。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种分时复用时间抽取FFT实现方法、系统及介质，采用该分时复用方案可以大量节约硬件资源，在不降低数据处理速率的情况下，以较少的硬件资源实现大规模的FFT运算，从而降低FFT的复杂性并提高系统的实时性。
根据本发明提供的一种分时复用时间抽取FFT实现方法、系统及介质，所述方案如下：
第一方面，提供了一种分时复用时间抽取FFT实现方法，所述方法包括：
将频率为f的处理时钟CLK1倍频至频率为2f的CLK2，同时保留CLK1；对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)；
分时复用同一2n-1点并行FFT运算模块分别对偶数序列g(n)和奇数序列h(n)进行傅里叶变换，得到序列G(k)和H(k)；
对序列G(k)和H(k)进行基-2蝶形运算，得到序列X(k)，完成对该长度为2n的有限长序列的FFT运算。
优选的，所述对有限长序列x(n)进行拆分包括：
在处理时钟CLK1的条件下，对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1；
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行重采样，得到序列g1(n)和h1(n)，且数据率为g(n)和h(n)的2倍；
在处理时钟CLK2的条件下，对序列g1(n)和h1(n)进行并串转换，间次串行输出序列g(n)和h(n)。
优选的，所述得到序列G(k)和H(k)包括：
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行2n-1点并行FFT运算，输出FFT运算结果G(k)和H(k)，G(k)和H(k)均为长度为2n-1的并行数据，G(k)输出时间相对H(k)输出时间提前1个时钟节拍，时钟基准为CLK2；
在处理时钟CLK2的条件下，将生成的G(k)和H(k)延时处理，延时1个时钟周期输出。
优选的，所述完成对该长度为2n的有限长序列的FFT运算包括：
在处理时钟CLK2的条件下，对步骤2中输出的数据同时进行基-2蝶形运算，得到数据X1(k)；
在处理时钟CLK2的条件下，对数据X1(k)进行2倍均匀抽取，得到其中一组数据即为序列x(n)的FFT运算结果X(k)，另一组为错误数据，舍去；
在处理时钟CLK1的条件下，舍去错误数据，输出运算结果X(k)。
第二方面，提供了一种分时复用时间抽取FFT实现系统，所述系统包括：
模块M1：将频率为f的处理时钟CLK1倍频至频率为2f的CLK2，同时保留CLK1；对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)；
模块M2：分时复用同一2n-1点并行FFT运算模块分别对偶数序列g(n)和奇数序列h(n)进行傅里叶变换，得到序列G(k)和H(k)；
模块M3：对序列G(k)和H(k)进行基-2蝶形运算，得到序列X(k)，完成对该长度为2n的有限长序列的FFT运算。
优选的，所述模块M1包括：
在处理时钟CLK1的条件下，对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1；
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行重采样，得到序列g1(n)和h1(n)，且数据率为g(n)和h(n)的2倍；
在处理时钟CLK2的条件下，对序列g1(n)和h1(n)进行并串转换，间次串行输出序列g(n)和h(n)。
优选的，所述模块M2包括：
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行2n-1点并行FFT运算，输出FFT运算结果G(k)和H(k)，G(k)和H(k)均为长度为2n-1的并行数据，G(k)输出时间相对H(k)输出时间提前1个时钟节拍，时钟基准为CLK2；
在处理时钟CLK2的条件下，将生成的G(k)和H(k)延时处理，延时1个时钟周期输出。
优选的，所述模块M3包括：
在处理时钟CLK2的条件下，对步骤2中输出的数据同时进行基-2蝶形运算，得到数据X1(k)；
在处理时钟CLK2的条件下，对数据X1(k)进行2倍均匀抽取，得到其中一组数据即为序列x(n)的FFT运算结果X(k)，另一组为错误数据，舍去；
在处理时钟CLK1的条件下，舍去错误数据，输出运算结果X(k)。
与现有技术相比，本发明具有如下的有益效果：
1、将一个大规模的FFT运算分解成两个小规模的FFT运算，简化了运算过程；
2、对最消耗硬件资源的并行FFT运算模块进行了复用，能有效节约硬件资源；
3、利用该方法可以在有限硬件资源的条件下进行更大规模的FFT运算，有效提高测频分辨率；
4、通过CLK1、CLK2快慢时钟的配合，保障了数据处理的实时性。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明实现方法的流程图；
图2为本发明实现方法的时序图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
本发明实施例提供了一种分时复用时间抽取FFT实现方法，本方法中含有7个模块，分别为倍频模块、抽取模块、重采样模块、2选1选择器模块、2n-1点并行FFT运算模块、延时模块、基-2蝶形运算模块。
参照图1所示，将频率为f的处理时钟CLK1输入至倍频模块，倍频至频率为2f的CLK2，同时保留CLK1，得到时钟信号CLK1、CLK2，时钟CLK1、CLK2关系如图2中所示；
离散傅里叶变换是构成FFT运算的基本单元，表达式为：
表达式中，x(n)为有限长序列，WN称为核函数(kernel)或旋转因子(twiddle)，具有对称性和周期性。核函数是周期为2π的复共轭函数，在Z平面上是单位圆上以等间隔排列的离散点。
利用核函数的对称性和周期性，可以将序列x(n)逐次分解为较短的子序列进行FFT运算。对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1，其中
g(n)＝x(2n)
h(n)＝x(2n+1)
即，将时间序列压缩一半，压缩后的序列g(n)和h(n)的DTFT(Discrete-timeFourier Transform，离散时间傅里叶变换)分别为
因此
X(ejω)＝G(ej2ω)+e-jωH(ej2ω)
上式表明，2n点的DTFTX(k)可以通过计算2n-1点DTFTG(k)和H(k)进行合成。同理，2n-1点DTFT可以进一步分解成更少点的DTFT进行合成。上式可以重写为
根据以上公式，进行如下步骤：
参照图1的第一步所示，在处理时钟CLK1的条件下，对长度为2n的有限长序列x(n)输入到抽取模块，进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1，x(n)、g(n)和h(n)时序关系如图2中step1所示；
参照图1的第二步所示，在处理时钟CLK2的条件下，将序列g(n)和h(n)并行输入到重采样模块中，得到序列g1(n)和h1(n)，数据率为g(n)和h(n)的2倍，时序关系如图2中step2所示；
参照图1的第三步所示，在处理时钟CLK2的条件下，将序列g1(n)和h1(n)输入到2选1选择器模块，间次串行输出序列g(n)和h(n)，时序关系如图2中step3所示；
参照图1的第四步所示，在处理时钟CLK2的条件下，将间次串行序列g(n)和h(n)输入到2n-1点并行FFT运算模块，间次输出FFT运算结果G(k)和H(k)，G(k)和H(k)均为长度为2n -1的并行数据，G(k)输出时间相对H(k)输出时间提前1个时钟节拍，时钟基准为CLK2，此处即为分时复用FFT运算模块，时序关系如图2中step4所示；
参照图1的第五步所示，在处理时钟CLK2的条件下，将G(k)和H(k)间次串行输入到延时模块，延时1个时钟周期输出，得到G1(k)和H1(k)时序关系如图2中step5所示；
参照图1的第六步所示，在处理时钟CLK2的条件下，将G(k)、H(k)、G1(k)和H1(k)同时输入到基-2蝶形运算模块，得到数据X1(k)，时序关系如图2中step6所示；
参照图1的第七步所示，在处理时钟CLK2的条件下，将X1(k)输入抽取模块，进行2倍均匀抽取，得到其中一组数据即为序列x(n)的FFT运算结果X(k)，另一组为错误数据Error，时序关系如图2中step7所示；
参照图1的第八步所示，在处理时钟CLK1的条件下，舍去错误数据Error，输出运算结果X(k)，时序关系如图2中step8所示；
至此，该长度为2n的有限长序列x(n)的FFT运算已完成。
本发明实施例提供了一种分时复用时间抽取FFT实现方法，在合理利用时间抽取FFT运算特点的基础上，可以进一步对分解后的两个小规模的FFT运算进行分解，进一步简化运算过程，对并行FFT运算模块进行更高效率的复用。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (7)
1.一种分时复用时间抽取FFT实现方法，其特征在于，所述方法包括：
步骤1：将频率为f的处理时钟CLK1倍频至频率为2f的CLK2，同时保留CLK1；对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)；
步骤2：分时复用同一2n-1点并行FFT运算模块分别对偶数序列g(n)和奇数序列h(n)进行傅里叶变换，得到序列G(k)和H(k)；
步骤3：对序列G(k)和H(k)进行基-2蝶形运算，得到序列X(k)，完成对该长度为2n的有限长序列的FFT运算；
所述步骤1包括：
步骤1-1：在处理时钟CLK1的条件下，对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1；
步骤1-2：在处理时钟CLK2的条件下，对序列g(n)和h(n)进行重采样，得到序列g1(n)和h1(n)，且数据率为g(n)和h(n)的2倍；
步骤1-3：在处理时钟CLK2的条件下，对序列g1(n)和h1(n)进行并串转换，间次串行输出序列g(n)和h(n)。
2.根据权利要求1所述的方法，其特征在于，所述步骤2包括：
步骤2-1：在处理时钟CLK2的条件下，对序列g(n)和h(n)进行2n-1点并行FFT运算，输出FFT运算结果G(k)和H(k)，G(k)和H(k)均为长度为2n-1的并行数据，G(k)输出时间相对H(k)输出时间提前1个时钟节拍，时钟基准为CLK2；
步骤2-2：在处理时钟CLK2的条件下，将生成的G(k)和H(k)延时处理，延时1个时钟周期输出。
3.根据权利要求1所述的方法，其特征在于，所述步骤3包括：
步骤3-1：在处理时钟CLK2的条件下，对步骤2中输出的数据同时进行基-2蝶形运算，得到数据X1(k)；
步骤3-2：在处理时钟CLK2的条件下，对数据X1(k)进行2倍均匀抽取，得到其中一组数据即为序列x(n)的FFT运算结果X(k)，另一组为错误数据，舍去；
步骤3-3：在处理时钟CLK1的条件下，舍去错误数据，输出运算结果X(k)。
4.一种分时复用时间抽取FFT实现系统，其特征在于，所述系统包括：
模块M1：将频率为f的处理时钟CLK1倍频至频率为2f的CLK2，同时保留CLK1；对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)；
模块M2：分时复用同一2n-1点并行FFT运算模块分别对偶数序列g(n)和奇数序列h(n)进行傅里叶变换，得到序列G(k)和H(k)；
模块M3：对序列G(k)和H(k)进行基-2蝶形运算，得到序列X(k)，完成对该长度为2n的有限长序列的FFT运算；
所述模块M1包括：
在处理时钟CLK1的条件下，对长度为2n的有限长序列x(n)进行2倍均匀抽取，拆分为偶数序列g(n)和奇数序列h(n)，序列长度均为2n-1；
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行重采样，得到序列g1(n)和h1(n)，且数据率为g(n)和h(n)的2倍；
在处理时钟CLK2的条件下，对序列g1(n)和h1(n)进行并串转换，间次串行输出序列g(n)和h(n)。
5.根据权利要求4所述的系统，其特征在于，所述模块M2包括：
在处理时钟CLK2的条件下，对序列g(n)和h(n)进行2n-1点并行FFT运算，输出FFT运算结果G(k)和H(k)，G(k)和H(k)均为长度为2n-1的并行数据，G(k)输出时间相对H(k)输出时间提前1个时钟节拍，时钟基准为CLK2；
在处理时钟CLK2的条件下，将生成的G(k)和H(k)延时处理，延时1个时钟周期输出。
6.根据权利要求4所述的系统，其特征在于，所述模块M3包括：
在处理时钟CLK2的条件下，对步骤2中输出的数据同时进行基-2蝶形运算，得到数据X1(k)；
在处理时钟CLK2的条件下，对数据X1(k)进行2倍均匀抽取，得到其中一组数据即为序列x(n)的FFT运算结果X(k)，另一组为错误数据，舍去；
在处理时钟CLK1的条件下，舍去错误数据，输出运算结果X(k)。
7.一种存储有计算机程序的计算机可读存储介质，其特征在于，所述计算机程序被处理器执行时实现权利要求1至3中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110077100.4A CN112732339B (zh) | 2021-01-20 | 2021-01-20 | 一种分时复用时间抽取fft实现方法、系统及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110077100.4A CN112732339B (zh) | 2021-01-20 | 2021-01-20 | 一种分时复用时间抽取fft实现方法、系统及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112732339A CN112732339A (zh) | 2021-04-30 |
| CN112732339B true CN112732339B (zh) | 2022-09-13 |
Family
ID=75593712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110077100.4A Active CN112732339B (zh) | 2021-01-20 | 2021-01-20 | 一种分时复用时间抽取fft实现方法、系统及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112732339B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847137A (zh) * | 2009-03-27 | 2010-09-29 | 杭州中科微电子有限公司 | 一种实现基2fft计算的fft处理器 |
| CN101937424A (zh) * | 2010-09-10 | 2011-01-05 | 南京航空航天大学 | 基于fpga实现高速fft处理的方法 |
| CN106383807A (zh) * | 2016-09-12 | 2017-02-08 | 深圳职业技术学院 | 一种fft处理器 |
| CN110765709A (zh) * | 2019-10-15 | 2020-02-07 | 天津大学 | 一种基于fpga的基2-2快速傅里叶变换硬件设计方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2384876A (en) * | 2002-01-31 | 2003-08-06 | Zarlink Semiconductor Inc | Simplifying a real fast Fourier transform using symmetry |
| US20080071848A1 (en) * | 2006-09-14 | 2008-03-20 | Texas Instruments Incorporated | In-Place Radix-2 Butterfly Processor and Method |
| CN103268308B (zh) * | 2013-06-06 | 2016-06-01 | 中国科学院计算技术研究所 | 支持混合基dft的计算装置及方法 |
| CN104123266A (zh) * | 2014-07-23 | 2014-10-29 | 电子科技大学 | 一种数吉赫兹采样率下的极低延迟快速傅里叶变换方法 |
| CN108205517B (zh) * | 2016-12-20 | 2021-06-08 | 中国航天科工集团八五一一研究所 | 一种fft复用方法 |
-
2021
- 2021-01-20 CN CN202110077100.4A patent/CN112732339B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101847137A (zh) * | 2009-03-27 | 2010-09-29 | 杭州中科微电子有限公司 | 一种实现基2fft计算的fft处理器 |
| CN101937424A (zh) * | 2010-09-10 | 2011-01-05 | 南京航空航天大学 | 基于fpga实现高速fft处理的方法 |
| CN106383807A (zh) * | 2016-09-12 | 2017-02-08 | 深圳职业技术学院 | 一种fft处理器 |
| CN110765709A (zh) * | 2019-10-15 | 2020-02-07 | 天津大学 | 一种基于fpga的基2-2快速傅里叶变换硬件设计方法 |
Non-Patent Citations (2)
| Title |
|---|
| 基于FPGA的32点FFT算法的设计与实现;余雷;《中国优秀硕士学位论文全文数据库 信息科技辑》;20141115;第13-22页 * |
| 并行FFT处理器的设计与实现;申彦娇;《中国优秀硕士学位论文全文数据库 信息科技辑》;20141115;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112732339A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1103951C (zh) | 用于自定时算法执行的装置和方法 | |
| KR101107448B1 (ko) | 디지털 신호 처리 장치 및 디지털 신호 처리 방법 | |
| CN106897238B (zh) | 一种数据处理装置及方法 | |
| US9262378B2 (en) | Methods and devices for multi-granularity parallel FFT butterfly computation | |
| CN103270697A (zh) | 数字滤波电路和数字滤波控制方法 | |
| CN112307421A (zh) | 一种基4频率抽取快速傅里叶变换处理器 | |
| CN112446330A (zh) | 基于多通道fft算法的太阳射电频谱分析方法及系统 | |
| CN112732339B (zh) | 一种分时复用时间抽取fft实现方法、系统及介质 | |
| US9189457B2 (en) | Method for distributing computing load in a data processing system | |
| CN104348446B (zh) | 一种实现fir滤波的方法和滤波装置 | |
| CN116301268B (zh) | 复位信号预处理装置、方法及可编程逻辑器件 | |
| CN102790605A (zh) | 异步信号同步器 | |
| CN114415819B (zh) | 一种低功耗mcu架构 | |
| CN116578819A (zh) | 一种稀疏分数傅里叶变换fpga实现方法及系统 | |
| CN107451096B (zh) | 高吞吐率fft/ifft的fpga信号处理方法 | |
| Sankaran et al. | Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications | |
| Stornaiuolo et al. | Fpga-based embedded system implementation of audio signal alignment | |
| CN115659109B (zh) | 非顺序访问的可配置快速傅里叶运算装置及方法 | |
| US7958284B2 (en) | Multi-channel fractional clock data transfer | |
| US7259594B2 (en) | Electronic circuit with a chain of processing elements | |
| CN117608951B (zh) | 一种用于大规模fpga平台的跨时钟域采样电路及方法 | |
| Gu et al. | Pareto optimal scheduling for synchronous data flow graphs on heterogeneous multiprocessor | |
| CN105515548B (zh) | 基于fpga的多路抽取复用滤波器的方法及装置 | |
| CN115331714B (zh) | 信号处理电路、芯片及电子设备 | |
| CN101330283A (zh) | 一种基于可编程逻辑结构的数字滤波器实现方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |