CN112701204B - 发光单元及发光模组 - Google Patents
发光单元及发光模组 Download PDFInfo
- Publication number
- CN112701204B CN112701204B CN202110304706.7A CN202110304706A CN112701204B CN 112701204 B CN112701204 B CN 112701204B CN 202110304706 A CN202110304706 A CN 202110304706A CN 112701204 B CN112701204 B CN 112701204B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- protective layer
- protective
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims abstract description 601
- 239000011241 protective layer Substances 0.000 claims abstract description 289
- 239000004065 semiconductor Substances 0.000 claims abstract description 188
- 230000000149 penetrating effect Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 96
- 239000007772 electrode material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 97
- 238000000034 method Methods 0.000 abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 230000000994 depressogenic effect Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本申请涉及半导体技术领域,公开了一种发光单元,包括:发光半导体,包括由下向上依次叠层设置的第一半导体层、有源层、第二半导体层,以及由第二半导体层下陷到第一半导体层的下陷结构;下陷结构具有至少一个面;保护层,保护层至少设置于第二半导体层的顶面;绝缘层,绝缘层至少设置在下陷结构中;其中,发光单元内设置有至少贯穿绝缘层,到达第一半导体层的第一孔;以及至少贯穿保护层,到达第二半导体层的第二孔;还包括第一电极和第二电极,分别设置于第一孔和第二孔内。本申请中,通过将保护层至少设置在第二半导体层之上,以使得在刻蚀的过程中,至少能够避免第二半导体层被误刻蚀。本申请还公开了一种发光模组。
Description
技术领域
本申请涉及半导体技术领域,例如涉及发光单元及发光模组。
背景技术
目前,通常需要使用刻蚀工艺将发光单元的电极引出,以使发光单元能够与其他器件实现电连接。
在实现本公开实施例的过程中,发现相关技术中至少存在如下问题:
在第一半导体层的表面或第二半导体层的表面进行刻蚀工艺时,会误刻蚀到第一半导体层或第二半导体层的一部分,从而引起电阻的变化。
发明内容
为了对披露的实施例的一些方面有基本的理解,下面给出了简单的概括。该概括不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围,而是作为后面的详细说明的序言。
本公开实施例提供了一种发光单元及发光模组,以解决进行刻蚀工艺时,会误刻蚀到第一半导体层或第二半导体层的一部分,从而引起电阻的变化的技术问题。
在一些实施例中,一种发光单元,包括:
发光半导体,包括由下向上依次叠层设置的第一半导体层、有源层、第二半导体层,以及由所述第二半导体层下陷到所述第一半导体层的下陷结构;所述下陷结构具有至少一个面;
保护层,所述保护层至少设置于所述第二半导体层的顶面;
绝缘层,所述绝缘层至少设置在所述下陷结构中;
其中,所述发光单元内设置有至少贯穿所述绝缘层,到达所述第一半导体层的第一孔;以及至少贯穿所述保护层,到达所述第二半导体层的第二孔;
所述发光单元还包括第一电极和第二电极,分别设置于所述第一孔和第二孔内。
在一些实施例中,所述绝缘层的顶面不低于所述保护层的顶面。
在一些实施例中,所述绝缘层的顶面为平面。
在一些实施例中,所述下陷结构具有一个斜面。
在一些实施例中,所述保护层设置于所述第二半导体层的顶面;
所述绝缘层设置于所述斜面上;其中,所述绝缘层的顶面与保护层的顶面共面;
所述第一孔贯穿所述绝缘层,到达所述第一半导体层;
所述第二孔贯穿所述保护层,到达所述第二半导体层。
在一些实施例中,所述保护层设置于所述第二半导体层的顶面,以及所述斜面上;
所述绝缘层设置于位于所述斜面上的保护层上;其中,所述绝缘层的顶面与保护层的顶面共面;
所述第一孔贯穿所述绝缘层和保护层,到达所述第一半导体层;
所述第二孔贯穿所述保护层,到达第二半导体层。
在一些实施例中,所述保护层设置于所述第二半导体层的顶面,以及所述斜面上;
所述绝缘层设置于所述保护层上;其中,所述绝缘层的顶面位于所述保护层的顶面所在平面的上方;
所述第一孔贯穿所述绝缘层和保护层,到达所述第一半导体层;
所述第二孔贯穿所述绝缘层和保护层,到达所述第二半导体层。
在一些实施例中,所述下陷结构具有相交的第一面和第二面;
所述第一面为与所述第二半导体层的顶面平行的面。
在一些实施例中,所述保护层设置于所述第二半导体层的顶面;
所述绝缘层设置在所述保护层的顶面,以及所述第一面上;其中,所述绝缘层的顶面位于所述保护层的顶面所在平面的上方;
所述第一孔贯穿所述绝缘层到达第一半导体层;
所述第二孔贯穿所述绝缘层和保护层到达第二半导体层。
在一些实施例中,所述保护层设置在所述第二半导体层的顶面,以及第一面上;
所述绝缘层设置在所述保护层之上;其中,所述绝缘层的顶面位于所述保护层的顶面所在平面的上方;
所述第一孔贯穿所述绝缘层和保护层到达第一半导体层;
所述第二孔贯穿所述绝缘层和保护层到达第二半导体层。
在一些实施例中,所述保护层设置于所述第二半导体层的顶面;
所述绝缘层设置在所述第一面上;其中,所述绝缘层的顶面和所述保护层的顶面共面;
所述第一孔贯穿所述绝缘层到达第一半导体层;
所述第二孔贯穿所述保护层到达第二半导体层。
在一些实施例中,所述保护层设置在所述第二半导体层的顶面,以及所述第一面上;
所述绝缘层设置于位于所述第一面上的所述保护层上;其中,所述绝缘层的顶面与所述保护层的顶面共面;
所述第一孔贯穿所述绝缘层和保护层到达第一半导体层;
所述第二孔贯穿所述保护层到达第二半导体层。
在一些实施例中,所述保护层包括第一保护层和第二保护层;其中,所述第一保护层,设置于所述下陷结构的至少一个面上;所述第二保护层,设置于所述第二半导体层的顶面;
所述第二保护层的厚度大于或等于所述第一保护层的厚度。
在一些实施例中,所述第一保护层包括一层第一子保护层或至少两层第一子保护层。
在一些实施例中,至少两层所述第一子保护层的材料彼此相同或不同。
在一些实施例中,至少两层所述第一子保护层的厚度彼此相同或不同。
在一些实施例中,所述第二保护层包括一层第二子保护层或至少两层第二子保护层。
在一些实施例中,至少两层所述第二子保护层的材料彼此相同或不同。
在一些实施例中,至少两层所述第二子保护层的厚度彼此相同或不同。
在一些实施例中,所述第一保护层和所述第二保护层的材料相同或不同。
在一些实施例中,所述第一电极包括第一欧姆接触层和第一接触电极;所述第一欧姆接触层设置于所述第一孔的底面;所述第一接触电极设置于所述第一孔中的第一欧姆接触层上;
所述第二电极包括第二欧姆接触层和第二接触电极;所述第二欧姆接触层设置于所述第二孔的底面;所述第二接触电极设置于所述第二孔中的第二欧姆接触层上。
在一些实施例中,所述第一欧姆接触层和第二欧姆接触层的材料相同或者不同。
在一些实施例中,所述第一接触电极和第二接触电极的电极材料相同或者不同。
在一些实施例中,满足以下条件中至少之一:
所述第一孔的开口在所述第一孔的底面所在平面的投影覆盖所述第一孔的底面;
所述第二孔的开口在所述第二孔的底面所在平面的投影覆盖所述第二孔的底面。
在一些实施例中,一种发光模组,包括:发光单元层,所述发光单元层包括多个如上所述的发光单元。
在一些实施例中,多个所述发光单元,包括:
发光二极管LED、迷你发光二极管Mini LED、微发光二极管Micro LED中至少之一。
本公开实施例提供的发光单元及发光模组,可以实现以下技术效果:
本申请中,通过将保护层至少设置在第二半导体层之上,以使得在刻蚀的过程中,至少能够避免第二半导体层被误刻蚀,从而增加发光单元的稳定性。
以上的总体描述和下文中的描述仅是示例性和解释性的,不用于限制本申请。
附图说明
至少一个实施例通过与之对应的附图进行示例性说明,这些示例性说明和附图并不构成对实施例的限定,附图中具有相同参考数字标号的元件示为类似的元件,附图不构成比例限制,并且其中:
图1是本公开实施例提供的一种发光单元的结构示意图;
图2是本公开实施例提供的另一种发光单元的结构示意图;
图3是本公开实施例提供的另一种发光单元的结构示意图;
图4是本公开实施例提供的另一种发光单元的结构示意图;
图5是本公开实施例提供的另一种发光单元的结构示意图;
图6是本公开实施例提供的另一种发光单元的结构示意图;
图7是本公开实施例提供的另一种发光单元的结构示意图;
图8是本公开实施例提供的另一种发光单元的结构示意图;
图9是本公开实施例提供的另一种发光单元的结构示意图;
图10是本公开实施例提供的另一种发光单元的结构示意图;
图11是本公开实施例提供的一种发光半导体的结构示意图;
图12是本公开实施例提供的另一种发光单元的结构示意图;
图13是本公开实施例提供的另一种发光单元的结构示意图;
图14是本公开实施例提供的另一种发光单元的结构示意图;
图15是本公开实施例提供的发光模组的结构示意图。
附图标记:
100:发光单元;101:绝缘层;104:第二半导体层;105:有源层;106:第一半导体层;107:第一欧姆接触层;108:第一接触电极;109:第二欧姆接触层;110:第二接触电极;111:保护层;112:第二保护层;113:第一保护层;115:第二半导体层的顶面;116:绝缘层的顶面;117:保护层的顶面;118:连接层;200:发光单元层;300:发光模组。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,至少一个实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
如图1、图2、图3、图4、图5、图6、图7、图8、图9和图10所示,在一些实施例中,本公开实施例提供了一种发光单元100,包括:
发光半导体,包括由下向上依次叠层设置的第一半导体层106、有源层105、第二半导体层104,以及由所述第二半导体层104下陷到所述第一半导体层106的下陷结构;所述下陷结构具有至少一个面;
保护层111,所述保护层111至少设置于所述第二半导体层的顶面115;
绝缘层101,所述绝缘层101至少设置在所述下陷结构中;
其中,所述发光单元100内设置有至少贯穿所述绝缘层101,到达所述第一半导体层106的第一孔;以及至少贯穿所述保护层111,到达所述第二半导体层104的第二孔;
所述发光单元100还包括第一电极和第二电极,分别设置于所述第一孔和第二孔内。
在一些实施例中,下陷结构可以为不同的形状。可选地,如图1、图2、图3和图4所示,下陷结构可以为倾斜形状的下陷结构,当下陷结构为倾斜的形状时,下陷结构可以具有一个斜面,或下陷结构可以具有一个曲面。图1、图2、图3和图4中只是示例性地示出了下陷结构具有斜面的情况。可选地,如图5、图6、图7、图8、图9和图10所示,下陷结构可以为台阶形状,当下陷结构为台阶形状时,下陷结构可以具有相交的第一面和第二面;其中,第一面为与所述第二半导体层的顶面115平行的面。可选地,对于第一面和第二面之间的角度没有限定,图5、图6、图7、图8、图9和图10中只是示例性地示出了第一面和第二面垂直的情况。
在一些实施例中,第二半导体层的顶面115为第二半导体层104的远离有源层105的一面,在第二半导体层104上的位置如图11所示。
在一些实施例中,保护层111和绝缘层101可以设置于不同的位置,保护层111和绝缘层101被设置的位置不同,会导致第一孔到达第一半导体层106时所穿过的层数不同,和第二孔达到第二半导体层104时所穿过的层数不同。可选地,如图1和图8所示的保护层111和绝缘层101的设置位置,第一孔穿过绝缘层101到达第一半导体层106,第二孔穿过保护层111到达第二半导体层104。可选地,如图2、图3、图9和图10所示的保护层111和绝缘层101的设置位置时,第一孔穿过绝缘层101和保护层111到达第一半导体层106,第二孔穿过保护层111到达第二半导体层104。可选地,如图4、图6和图7所示的保护层111和绝缘层101的设置位置时,第一孔穿过绝缘层101和保护层111到达第一半导体层106,第二孔穿过绝缘层101和保护层111到达第二半导体层104。可选地,如图5所示的绝缘层101和保护层111的设置位置时,第一孔穿过绝缘层101到达第一半导体层106,第二孔穿过绝缘层101和保护层111到达第二半导体层104。
本申请中,通过将保护层111至少设置在第二半导体层104之上,以使得在刻蚀的过程中,至少能够避免第二半导体层104被误刻蚀,从而增加发光单元100的稳定性。
在一些实施例中,所述绝缘层的顶面116不低于所述保护层的顶面117。可选地,如图1、图2、图3、图8、图9和图10所示,绝缘层的顶面116和保护层的顶面117共面。可选地,如图4、图5、图6和图7所示,绝缘层的顶面116高于保护层的顶面117的所在平面。
在一些实施例中,保护层的顶面117为位于第二半导体层的顶面115上的保护层的顶面117,位于第二半导体层的顶面115上的保护层的顶面117为位于第二半导体层的顶面115上的保护层111的远离所述第二半导体层104的一面。保护层的顶面117在保护层111上的位置如图12和图13所示。
在一些实施例中,绝缘层的顶面116为绝缘层101的远离发光半导体的面。绝缘层的顶面116在绝缘层101上的位置如图12、图13和图14所示。可选地,绝缘层的顶面116为平面。
在一些实施例中,如图1、图2、图3和图4所示,下陷结构具有一个斜面。
在一些实施例中,如图1所示,当下陷结构包括一个斜面时,所述保护层111设置于所述第二半导体层的顶面115;
所述绝缘层101设置于所述斜面上;其中,所述绝缘层的顶面116与保护层的顶面117共面;
所述第一孔贯穿所述绝缘层101,到达所述第一半导体层106;
所述第二孔贯穿所述保护层111,到达所述第二半导体层104。
在一些实施例中,由于保护层111和绝缘层101的材料不同,厚度不同,与刻蚀液对于不同材料的选择刻蚀性,所以可以实现第一孔和第二孔同时完成刻蚀。例如,如图1所示,绝缘层101的厚度大于保护层111的厚度,所选择的刻蚀液为对绝缘层101的刻蚀能力更强的刻蚀液,即,在同一时间段内,对绝缘层101的刻蚀厚度要大于对保护层111的刻蚀厚度,此时,通过选择绝缘层101的材料、选择保护层111的材料,选择刻蚀液和设置保护层111和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。
在一些实施例中,如图2和图3所示,当下陷结构包括一个斜面时,所述保护层111设置于所述第二半导体层的顶面115,以及所述斜面上;
所述绝缘层101设置于位于所述斜面上的保护层111上;其中,所述绝缘层的顶面116与保护层的顶面117共面;
所述第一孔贯穿所述绝缘层101和保护层111,到达所述第一半导体层106;
所述第二孔贯穿所述保护层111,到达第二半导体层104。
在一些实施例中,如图2所示,通过刻蚀液对于材料的选择刻蚀性,可以实现第一孔和第二孔同时完成刻蚀。例如,首先可以选择一种可以刻蚀绝缘层101,但对保护层111不起作用(或者对保护层111的作用非常微弱)的第一刻蚀液,第一刻蚀液可以刻蚀绝缘层101,直至暴露出保护层111,以形成第一孔的一部分,再换另外一种可以刻蚀保护层111的第二刻蚀液,第二刻蚀液分别对第一半导体层106和第二半导体层104上的保护层111进行刻蚀,当位于第一半导体层106上的保护层111与位于第二半导体层104上的保护层111厚度相同时,可以同时分别暴露出第一半导体层106和第二半导体层104,以形成第一孔和第二孔。
在一些实施例中,如图4所示,当下陷结构包括一个斜面时,所述保护层111设置于所述第二半导体层的顶面115,以及所述斜面上;
所述绝缘层101设置于所述保护层111上;其中,所述绝缘层的顶面116位于所述保护层的顶面117所在平面的上方;
所述第一孔贯穿所述绝缘层101和保护层111,到达所述第一半导体层106;
所述第二孔贯穿所述绝缘层101和保护层111,到达所述第二半导体层104。
在一些实施例中,如图5、图6、图7、图8、图9和图10所示,所述下陷结构具有相交的第一面和第二面;所述第一面为与所述第二半导体层的顶面115平行的面。
如图5所示,在一些实施例中,所述保护层111设置于所述第二半导体层的顶面115;
所述绝缘层101设置在所述保护层的顶面117,以及所述第一面上;其中,所述绝缘层的顶面116位于所述保护层的顶面117所在平面的上方;
所述第一孔贯穿所述绝缘层101到达第一半导体层106;
所述第二孔贯穿所述绝缘层101和保护层111到达第二半导体层104。
在一些实施例中,如图5所示,由于保护层111和绝缘层101的材料不同,厚度不同,与刻蚀液对于不同材料的选择刻蚀性,所以可以实现第一孔和第二孔同时完成刻蚀。例如,分别对第一半导体层106上的绝缘层101和第二半导体层104上的绝缘层101进行刻蚀,当刻蚀液刻蚀到达保护层111时,位于第一半导体层106上的绝缘层101的厚度大于位于第二半导体层104上的保护层111的厚度,所选择的刻蚀液为对绝缘层101的刻蚀能力更强的刻蚀液,即,在同一时间段内,对绝缘层101的刻蚀厚度要大于对保护层111的刻蚀厚度,此时,通过选择绝缘层101的材料、选择保护层111的材料,选择刻蚀液和设置保护层111和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。
在一些实施例中,如图6和图7所示,所述保护层111设置在所述第二半导体层的顶面115,以及第一面上;
所述绝缘层101设置在所述保护层111之上;其中,所述绝缘层的顶面116位于所述保护层的顶面117所在平面的上方;
所述第一孔贯穿所述绝缘层101和保护层111到达第一半导体层106;
所述第二孔贯穿所述绝缘层101和保护层111到达第二半导体层104。
如图6所示,在一些实施例中,通过刻蚀液对于材料的选择刻蚀性,可以实现第一孔和第二孔同时完成刻蚀。例如,首先可以选择一种可以刻蚀绝缘层101,但对保护层111不起作用(或者对保护层111的作用非常微弱)的第一刻蚀液,第一刻蚀液可以刻蚀绝缘层101,直至暴露出保护层111,以分别形成第一孔的一部分和第二孔的一部分(即使是位于第一半导体层106上的绝缘层101与第二半导体层104上的绝缘层101的厚度不同,但是由于第一刻蚀液对于刻蚀材料的选择性,使得第二半导体层104上的绝缘层101刻蚀完成后,会在保护层111等待第一半导体层106上的绝缘层101继续被刻蚀,至到第一半导体层106上的绝缘层101刻蚀完成,暴露出保护层111),再换另外一种可以刻蚀保护层111的第二刻蚀液,第二刻蚀液分别对第一半导体层106和第二半导体层104上的保护层111进行刻蚀,当位于第一半导体层106上的保护层111与位于第二半导体层104上的保护层111厚度相同时,可以同时分别暴露出第一半导体层106和第二半导体层104,以形成第一孔和第二孔。
在一些实施例中,如图8所示,所述保护层111设置于所述第二半导体层的顶面115;
所述绝缘层101设置在所述第一面上;其中,所述绝缘层的顶面116和所述保护层的顶面117共面;
所述第一孔贯穿所述绝缘层101到达第一半导体层106;
所述第二孔贯穿所述保护层111到达第二半导体层104。
如图8所示,在一些实施例中,由于保护层111和绝缘层101的材料不同,厚度不同,与刻蚀液对于不同材料的选择刻蚀性,所以可以实现第一孔和第二孔同时完成刻蚀。例如,绝缘层101的厚度大于保护层111的厚度,所选择的刻蚀液为对绝缘层101的刻蚀能力更强的刻蚀液,即,在同一时间段内,对绝缘层101的刻蚀厚度要大于对保护层111的刻蚀厚度,此时,通过选择绝缘层101的材料、选择保护层111的材料,选择刻蚀液和设置保护层111和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。
在一些实施例中,如图9和图10所示,所述保护层111设置在所述第二半导体层的顶面115,以及所述第一面上;
所述绝缘层101设置于位于所述第一面上的所述保护层111上;其中,所述绝缘层的顶面116与所述保护层的顶面117共面;
所述第一孔贯穿所述绝缘层101和保护层111到达第一半导体层106;
所述第二孔贯穿所述保护层111到达第二半导体层104。
如图9所示,在一些实施例中,位于第二半导体层的顶面115的保护层111和位于第一面上的保护层111可以通过连接层118进行连接,连接层118的一部分与第二面贴合设置。可选地,连接层118的材料可以与保护层111的材料相同。可选地,连接层118可以与保护层111一体成型。
如图9所示,在一些实施例中,通过刻蚀液对于材料的选择刻蚀性,可以实现第一孔和第二孔同时完成刻蚀。例如,首先可以选择一种可以刻蚀绝缘层101,但对保护层111不起作用(或者对保护层111的作用非常微弱)的第一刻蚀液,第一刻蚀液可以刻蚀绝缘层101,直至暴露出保护层111,以形成第一孔的一部分,再换另外一种可以刻蚀保护层111的第二刻蚀液,第二刻蚀液分别对第一半导体层106和第二半导体层104上的保护层111进行刻蚀,当位于第一半导体层106上的保护层111与位于第二半导体层104上的保护层111厚度相同时,可以同时分别暴露出第一半导体层106和第二半导体层104,以形成第一孔和第二孔。
如图2、图3、图4、图6、图7、图9和图10所示,在一些实施例中,所述保护层111包括第一保护层113和第二保护层112;其中,所述第一保护层113,设置于所述下陷结构的至少一个面上;所述第二保护层112,设置于所述第二半导体层的顶面115;
所述第二保护层112的厚度大于或等于所述第一保护层113的厚度。
如图2、图3和图4所示,当所述下陷结构具有一个斜面时,所述第一保护层113设置于所述斜面上。可选地,如图6、图7、图9和图10所示,当所述下陷结构具有相交的第一面和第二面时,所述第一保护层113设置于所述第一面上。
在一些实施例中,所述第一保护层113包括一层第一子保护层111或至少两层第一子保护层111。可选地,第一保护层113中可以包括一层第一子保护层111。可选地,第一保护层113可以包括一层氧化硅层。可选地,第一保护层113可以包括一层氮化硅层。可选地,第一保护层113可以包括一层氮氧化硅层。可选地,第一保护层113中可以包括至少两层第一子保护层111。可选地,第一保护层113可以包括两层氧化硅层。可选地,第一保护层113可以包括三层氮化硅层。可选地,第一保护层113可以包括一层氧化硅层和一层氮化硅层。可选地,第一保护层113可以包括两层氮化硅层和一层氮氧化硅层,等。图2、图3、图4、图6、图7、图9和图10中只是示例性地示出了第一保护层113包括一层第一子保护层111的情况。
在一些实施例中,当第一保护层113包括至少两层第一子保护层111时,至少两层所述第一子保护层111的材料彼此相同或不同。可选地,当第一保护层113包括两层第一子保护层111时,两层第一子保护层111的材料可以相同,也可以不同,例如,两层第一子保护层111的材料可以均为氧化硅,或两层第一子保护层111的材料可以分别为氧化硅和氮化硅。可选地,当第一保护层113包括三层第一子保护层111时,三层第一子保护层111的材料可以彼此相同,也可以不同,例如,三层第一子保护层111的材料可以均为氧化硅或氮氧化硅;或三层第一子保护层111中的其中两层的材料为氧化硅,另一层为氮化硅;或三层第一子保护层111的材料分别为氧化硅、氮化硅和氮氧化硅。
在一些实施例中,当第一保护层113包括至少两层第一子保护层111时,至少两层所述第一子保护层111的厚度彼此相同或不同。可选地,当第一保护层113包括两层第一子保护层111时,两层第一子保护层111的厚度可以相同,也可以不同。可选地,当第一保护层113包括三层第一子保护层111时,三层第一子保护层111的厚度之间没有必然关系,可以相同,也可以不同。可选地,三层第一子保护层111的厚度均相同。可选地,三层第一子保护层111中的其中两层的厚度相同,另一层与该两层的厚度不同。可选地,三层第一子保护层111的厚度均不同。
在一些实施例中,所述第二保护层112包括一层第二子保护层111或至少两层第二子保护层111。可选地,第二保护层112中可以包括一层第二子保护层111。可选地,第二保护层112可以包括一层氧化硅层。可选地,第二保护层112可以包括一层氮化硅层。可选地,第二保护层112可以包括一层氮氧化硅层。可选地,第二保护层112中可以包括至少两层第二子保护层111。可选地,第二保护层112可以包括两层氧化硅层。可选地,第二保护层112可以包括三层氮化硅层。可选地,第二保护层112可以包括一层氧化硅层和一层氮化硅层。可选地,第二保护层112可以包括两层氮化硅层和一层氮氧化硅层,等。可选地,图2、图6和图9中示例性地示出了第二保护层112包括一层第二子保护层111的情况。可选地,图3、图4、图7和图10中示例性地示出了第二保护层112包括两层第二子保护层111的情况。
在一些实施例中,至少两层所述第二子保护层111的材料彼此相同或不同。可选地,当第二保护层112包括两层第二子保护层111时,两层第二子保护层111的材料可以相同,也可以不同,例如,两层第二子保护层111的材料可以均为氧化硅,或两层第二子保护层111的材料可以分别为氧化硅和氮化硅。可选地,当第二保护层112包括三层第二子保护层111时,三层第二子保护层111的材料可以彼此相同,也可以不同,例如,三层第二子保护层111的材料可以均为氧化硅或氮氧化硅;或三层第二子保护层111中的其中两层的材料为氧化硅,另一层为氮化硅;或三层第二子保护层111的材料分别为氧化硅、氮化硅和氮氧化硅。
在一些实施例中,至少两层所述第二子保护层111的厚度彼此相同或不同。可选地,当第二保护层112包括两层第二子保护层111时,两层第二子保护层111的厚度可以相同,也可以不同。可选地,当第二保护层112包括三层第二子保护层111时,三层第二子保护层111的厚度之间没有必然关系,可以相同,也可以不同。可选地,三层第二子保护层111的厚度均相同。可选地,三层第二子保护层111中的其中两层的厚度相同,另一层与该两层的厚度不同。可选地,三层第二子保护层111的厚度均不同。
在一些实施例中,所述第一保护层113和所述第二保护层112的材料相同或不同。可选地,当第一保护层113包括一层第一子保护层111,第二保护层112包括一层第二子保护层111时,第一子保护层111与第二子保护层111的材料可以相同,也可以不同。
在一些实施例中,当第一保护层113包括一层第一子保护层111,第二保护层112包括至少两层第二子保护层111时,且至少两层第二子保护层111的材料均相同时,第一子保护层111的材料与至少两层第二子保护层111的材料相同或不同。可选地,当第一保护层113包括一层第一子保护层111,第二保护层112包括至少两层第二子保护层111时,且至少两层第二子保护层111中有部分层的材料相同时,第一子保护层111的材料可以与至少两层第二子保护层111中的某一层的材料相同,或与至少两层第二子保护层111中的所有层的材料均不同。可选地,当第一保护层113包括一层第一子保护层111,第二保护层112包括至少两层第二子保护层111时,且至少两层第二子保护层111中所有层的材料均不相同时,第一子保护层111的材料可以与至少两层第二子保护层111中的某一层的材料相同,或与至少两层第二子保护层111中的所有层的材料均不同。可选地,图2、图6和图9中示例性地示出了第一保护层113包括一层第一子保护层111,第二保护层112包括一层第二子保护层111的情况。可选地,图3、图4、图7和图10中示例性地示出了第一保护层113包括一层第一子保护层111,第二保护层112包括两层具有不同材料的第二子保护层111,且第一子保护层111的材料与两层第二子保护层111中的其中一层的材料相同的情况。
在一些实施例中,当第二保护层112包括一层第二子保护层111,第一保护层113包括至少两层第一子保护层111时,且至少两层第一子保护层111的材料均相同时,第二子保护层111的材料与至少两层第一子保护层111的材料相同或不同。可选地,当第二保护层112包括一层第二子保护层111,第一保护层113包括至少两层第一子保护层111时,且至少两层第一子保护层111中有部分层的材料相同时,第二子保护层111的材料可以与至少两层第一子保护层111中的某一层的材料相同,或与至少两层第一子保护层111中的所有层的材料均不同。可选地,当第二保护层112包括一层第二子保护层111,第一保护层113包括至少两层第一子保护层111时,且至少两层第一子保护层111中所有层的材料均不相同时,第二子保护层111的材料可以与至少两层第一子保护层111中的某一层的材料相同,或与至少两层第一子保护层111中的所有层的材料均不同。
在一些实施例中,当第一保护层113包括至少两层第一子保护层111,第二保护层112包括至少两层第二子保护层111时,且至少两层第一子保护层111的材料均相同,至少两层第二子保护层111的材料均相同时,第一子保护层111的材料与第二子保护层111的材料可以相同,也可以不同。可选地,当第一保护层113包括至少两层第一子保护层111,第二保护层112包括至少两层第二子保护层111时,且至少两层第一子保护层111中的部分层的材料不同,至少两层第二子保护层111中的部分层的材料不同时,至少两层第一子保护层111中的一些层的材料可以与至少两层第二子保护层111中的一些层的材料相同,或至少两层第一子保护层111中所有层的材料与至少两层第二子保护层111中所有层的材料均不同。
如图3所示,在一些实施例中,通过选择绝缘层101的材料、选择第一保护层113的材料、选择第二保护层112的材料,选择刻蚀液(利用刻蚀液对于不同材料的选择刻蚀性,即同一刻蚀液在同一时间段内对于不同材料的刻蚀深度不同)和设置第一保护层113、第二保护层112和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。例如,位于第一半导体层106上的绝缘层101与第一保护层113(第一半导体层106上的绝缘层101与第一保护层113以下简称为第一叠加层)的总厚度大于第二半导体层104上的第二保护层112的厚度,所选择的刻蚀液为对第一半导体层106上的第一叠加层的刻蚀能力更强的刻蚀液,即,当刻蚀液同时对第一叠加层和第二保护层112进行刻蚀,且第一叠加层的厚度大于第二保护层112的厚度时,同时暴露出第一半导体层106和第二半导体层104以同时形成第一孔和第二孔。
如图4所示,在一些实施例中,通过选择绝缘层101的材料、选择第一保护层113的材料、选择第二保护层112的材料,选择刻蚀液(利用刻蚀液对于不同材料的选择刻蚀性,即同一刻蚀液在同一时间段内对于不同材料的刻蚀深度不同)和设置第一保护层113、第二保护层112和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。例如,位于第一半导体层106上的绝缘层101与第一保护层113(第一半导体层106上的绝缘层101与第一保护层113以下简称为第一叠加层)的总厚度大于第二半导体层104上的绝缘层101与第二保护层112的总厚度(第二半导体层104上的绝缘层101与第二保护层112以下简称为第二叠加层),所选择的刻蚀液为对第一半导体层106上的第一叠加层的刻蚀能力更强的刻蚀液,即,当刻蚀液同时对第一叠加层和第二叠加层进行刻蚀,且第一叠加层的厚度大于第二叠加层的厚度时,同时暴露出第一半导体层106和第二半导体层104以同时形成第一孔和第二孔。
如图7所示,在一些实施例中,通过选择绝缘层101的材料、选择第一保护层113的材料、选择第二保护层112的材料,选择刻蚀液(利用刻蚀液对于不同材料的选择刻蚀性,即同一刻蚀液在同一时间段内对于不同材料的刻蚀深度不同)和设置第一保护层113、第二保护层112和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。例如,位于第一半导体层106上的绝缘层101与第一保护层113(第一半导体层106上的绝缘层101与第一保护层113以下简称为第一叠加层)的总厚度大于第二半导体层104上的绝缘层101与第二保护层112的总厚度(第二半导体层104上的绝缘层101与第二保护层112以下简称为第二叠加层),所选择的刻蚀液为对第一半导体层106上的第一叠加层的刻蚀能力更强的刻蚀液,即,当刻蚀液同时对第一叠加层和第二叠加层进行刻蚀,且第一叠加层的厚度大于第二叠加层的厚度时,同时暴露出第一半导体层106和第二半导体层104以同时形成第一孔和第二孔。
如图10所示,在一些实施例中,位于第二半导体层的顶面115的第二保护层112和位于第一面上的第一保护层113可以通过连接层118进行连接,连接层118的一部分与第二面贴合设置。可选地,当第一保护层113和第二保护层112均为一层且材料相同时,连接层118可以与第一保护层113和第二保护层112一体成型。可选地,当第一保护层113和第二保护层112均为多层时,连接层118的材料可以与第一保护层113中某一层的材料相同,同时与第二保护层112中某一层的材料相同。
如图10所示,在一些实施例中,通过选择绝缘层101的材料、选择第一保护层113的材料、选择第二保护层112的材料,选择刻蚀液(利用刻蚀液对于不同材料的选择刻蚀性,即同一刻蚀液在同一时间段内对于不同材料的刻蚀深度不同)和设置第一保护层113、第二保护层112和绝缘层101的厚度比例,则可以实现第一孔和第二孔同时完成刻蚀。例如,位于第一半导体层106上的绝缘层101与第一保护层113(第一半导体层106上的绝缘层101与第一保护层113以下简称为第一叠加层)的总厚度大于第二半导体层104上的第二保护层112的厚度,所选择的刻蚀液为对第一半导体层106上的第一叠加层的刻蚀能力更强的刻蚀液,即,当刻蚀液同时对第一叠加层和第二保护层112进行刻蚀,且第一叠加层的厚度大于第二保护层112的厚度时,同时暴露出第一半导体层106和第二半导体层104以同时形成第一孔和第二孔。
如图1、图2、图3、图4、图5、图6、图7、图8、图9和图10所示,在一些实施例中,所述第一电极包括第一欧姆接触层107和第一接触电极108;所述第一欧姆接触层107设置于所述第一孔的底面;所述第一接触电极108设置于所述第一孔中的第一欧姆接触层107上;
所述第二电极包括第二欧姆接触层109和第二接触电极110;所述第二欧姆接触层109设置于所述第二孔的底面;所述第二接触电极110设置于所述第二孔中的第二欧姆接触层109上。
在一些实施例中,所述第一欧姆接触层107和第二欧姆接触层109的材料相同或者不同。可选地,所述第一接触电极108和第二接触电极110的电极材料相同或者不同。
在一些实施例中,满足以下条件中至少之一:
所述第一孔的开口在所述第一孔的底面所在平面的投影覆盖所述第一孔的底面;
所述第二孔的开口在所述第二孔的底面所在平面的投影覆盖所述第二孔的底面。
在一些实施例中,第一孔的开口在所述第一孔的底面所在平面的投影覆盖所述第一孔的底面。可选地,当第一孔的形状为规则形状时,例如,为圆柱形或棱柱形等,第一孔的开口与第一孔的底面的面积和形状相同,第一孔的开口在第一孔的底面所在平面的投影覆盖第一孔的底面。可选地,当第一孔的形状为不规则形状时,对于第一孔的开口的形状和面积不做具体限定,对于第一孔的底面的形状和面积不做具体限定,只要第一孔的开口在第一孔的底面所在平面的投影能够覆盖第一孔的底面即可。
在一些实施例中,以第一孔的靠近发光半导体的一端与第一半导体层106的表面的交线为边界,位于交线内的第一半导体层106的表面为第一孔的底面。可选地,第一孔的开口与第一孔的底面相对设置。
在一些实施例中,第二孔的开口在所述第二孔的底面所在平面的投影覆盖所述第二孔的底面。可选地,当第二孔的形状为规则形状时,例如,为圆柱形或棱柱形等,第二孔的开口与第二孔的底面的面积和形状相同,第二孔的开口在第二孔的底面所在平面的投影覆盖第二孔的底面。可选地,当第二孔的形状为不规则形状时,对于第二孔的开口的形状和面积不做具体限定,对于第二孔的底面的形状和面积不做具体限定,只要第二孔的开口在第二孔的底面所在平面的投影能够覆盖第二孔的底面即可。
在一些实施例中,以第二孔的靠近发光半导体的一端与第二半导体层104的表面的交线为边界,位于交线内的第二半导体层104的表面为第二孔的底面。可选地,第二孔的开口与第二孔的底面相对设置。
在一些实施例中,第一孔的开口在所述第一孔的底面所在平面的投影覆盖所述第一孔的底面,第二孔的开口在所述第二孔的底面所在平面的投影覆盖所述第二孔的底面。
在一些实施例中,第一半导体层可以为N型氮化镓;可选地,第二半导体层可以为P型氮化镓。可选地,有源层可以是多量子阱结构。可选地,保护层可以是氮化硅材料。可选地,绝缘层可以是氧化硅材料。
在一些实施例中,第一欧姆接触层可以是Ni-Au(Ni-Au表示第一欧姆接触层具有两层,从靠近第一孔的底面的一侧到远离第一孔的底面的一侧,依次为Ni层和Au层),Ni-Ag(Ni-Ag表示第一欧姆接触层具有两层,从靠近第一孔的底面的一侧到远离第一孔的底面的一侧,依次为Ni层和Ag层)、Cr-Al(Cr-Al表示第一欧姆接触层具有两层,从靠近第一孔的底面的一侧到远离第一孔的底面的一侧,依次为Cr层和Al层)、TiN或氮化钨。
在一些实施例中,第二欧姆接触层可以是ITO-Ag(ITO-Ag表示第二欧姆接触层具有两层,从靠近第二孔的底面的一侧到远离第二孔的底面的一侧,依次为ITO层和Ag层)、Ni-Ag(Ni-Ag表示第二欧姆接触层具有两层,从靠近第二孔的底面的一侧到远离第二孔的底面的一侧,依次为Ni层和Ag层)、ITO-Ni-Ag(ITO-Ni-Ag表示第二欧姆接触层具有三层,从靠近第二孔的底面的一侧到远离第二孔的底面的一侧,依次为ITO层、Ni层和Ag层)、ITO-Cr-Al(ITO-Cr-Al表示第二欧姆接触层具有三层,从靠近第二孔的底面的一侧到远离第二孔的底面的一侧,依次为ITO层、Cr层和Al层)、Ni-Au(Ni-Au表示第二欧姆接触层具有两层,从靠近第二孔的底面的一侧到远离第二孔的底面的一侧,依次为Ni层和Au层)、TiN或氮化钨。
在一些实施例中,第一欧姆接触层可以和第二欧姆接触层的材料相同,例如,第一欧姆接触层可以是Ni-Ag,第二欧姆接触层可以是Ni-Ag。可选地,第一欧姆接触层可以和第二欧姆接触层的材料不同,例如,第一欧姆接触层可以是Ni-Au,第二欧姆接触层可以是ITO-Ag。
在一些实施例中,第一接触电极的材料可以包括Au、Pt、Ti、Ag、Al或Cu中的一种或至少两种。
在一些实施例中,第二接触电极的材料可以包括Au、Pt、Ti、Ag、Al或Cu中的一种或至少两种。
如图15所示,本公开实施例提供一种发光模组300,包括:发光单元层200,所述发光单元层200包括多个上述的发光单元100。
在一些实施例中,多个所述发光单元100可以包括:发光二极管LED、迷你MiniLED、微Micro LED中至少之一。可选地,多个发光单元100可以包括至少一个LED。可选地,多个发光单元100可以包括至少一个Mini LED。可选地,多个发光单元100可以包括至少一个Micro LED。可选地,多个发光单元100可以包括至少一个LED、以及至少一个Mini LED。可选地,多个发光单元100可以包括至少一个LED、以及至少一个Micro LED。可选地,多个发光单元100可以包括至少一个Mini LED、以及至少一个Micro LED。可选地,多个发光单元100可以包括至少一个LED、至少一个Mini LED、以及至少一个Micro LED。可选地,多个发光单元100可以包括除了LED、Mini LED、Micro LED以外的其他发光器件。
在一些实施例中,可以根据工艺需求等实际情况确定发光单元100的器件类型,例如:LED、Mini LED、Micro LED或其他发光器件。
在一些实施例中,多个发光单元100呈阵列排布。
以上描述和附图充分地示出了本公开的实施例,以使本领域技术人员能够实践它们。其他实施例可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求,否则单独的部件和功能是可选的,并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开实施例的范围包括权利要求书的整个范围,以及权利要求书的所有可获得的等同物。当用于本申请中时,虽然术语“第一”、“第二”等可能会在本申请中使用以描述各元件,但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如,在不改变描述的含义的情况下,第一元件可以叫做第二元件,并且同样地,第二元件可以叫做第一元件,只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件,但可以不是相同的元件。而且,本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的,除非上下文清楚地表明,否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地,如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外,当用于本申请中时,术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素,和/或组件的存在,但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。在没有更多限制的情况下,由语句“包括一个…”限定的要素,并不排除在包括该要素的过程、方法或者设备中还存在另外的相同要素。本文中,每个实施例重点说明的可以是与其他实施例的不同之处,各个实施例之间相同相似部分可以互相参见。对于实施例公开的方法、产品等而言,如果其与实施例公开的方法部分相对应,那么相关之处可以参见方法部分的描述。
本领域技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,可以取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法以实现所描述的功能,但是这种实现不应认为超出本公开实施例的范围。本领域技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统、装置和单元的工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
本文所披露的实施例中,所揭露的方法、产品(包括但不限于装置、设备等),可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,可以仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例。另外,在本公开实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。
在附图中,考虑到清楚性和描述性,可以夸大元件或层等结构的宽度、长度、厚度等。当元件或层等结构被称为“设置在”(或“安装在”、“铺设在”、“贴合在”、“涂布在”等类似描述)另一元件或层“上方”或“上”时,该元件或层等结构可以直接“设置在”上述的另一元件或层“上方”或“上”,或者可以存在与上述的另一元件或层之间的中间元件或层等结构,甚至有一部分嵌入上述的另一元件或层。
Claims (21)
1.一种发光单元,其特征在于,包括:
发光半导体,包括由下向上依次叠层设置的第一半导体层、有源层、第二半导体层,以及由所述第二半导体层下陷到所述第一半导体层的下陷结构;所述下陷结构具有一个斜面;
保护层,所述保护层至少设置于所述第二半导体层的顶面;
绝缘层,所述绝缘层至少设置在所述下陷结构中;
其中,所述发光单元内设置有至少贯穿所述绝缘层,到达所述第一半导体层的第一孔;以及至少贯穿所述保护层,到达所述第二半导体层的第二孔;所述第一孔设置于所述斜面;
所述发光单元还包括第一电极和第二电极,分别设置于所述第一孔和第二孔内。
2.根据权利要求1所述的发光单元,其特征在于,所述绝缘层的顶面不低于所述保护层的顶面。
3.根据权利要求1所述的发光单元,其特征在于,所述绝缘层的顶面为平面。
4.根据权利要求1所述的发光单元,其特征在于,所述保护层设置于所述第二半导体层的顶面;
所述绝缘层设置于所述斜面上;其中,所述绝缘层的顶面与保护层的顶面共面;
所述第一孔贯穿所述绝缘层,到达所述第一半导体层;
所述第二孔贯穿所述保护层,到达所述第二半导体层。
5.根据权利要求1所述的发光单元,其特征在于,所述保护层设置于所述第二半导体层的顶面,以及所述斜面上;
所述绝缘层设置于位于所述斜面上的保护层上;其中,所述绝缘层的顶面与保护层的顶面共面;
所述第一孔贯穿所述绝缘层和保护层,到达所述第一半导体层;
所述第二孔贯穿所述保护层,到达第二半导体层。
6.根据权利要求1所述的发光单元,其特征在于,所述保护层设置于所述第二半导体层的顶面,以及所述斜面上;
所述绝缘层设置于所述保护层上;其中,所述绝缘层的顶面位于所述保护层的顶面所在平面的上方;
所述第一孔贯穿所述绝缘层和保护层,到达所述第一半导体层;
所述第二孔贯穿所述绝缘层和保护层,到达所述第二半导体层。
7.根据权利要求1所述的发光单元,其特征在于,所述保护层包括第一保护层和第二保护层;其中,所述第一保护层,设置于所述下陷结构的至少一个面上;所述第二保护层,设置于所述第二半导体层的顶面;
所述第二保护层的厚度大于或等于所述第一保护层的厚度。
8.根据权利要求7所述的发光单元,其特征在于,所述第一保护层包括一层第一子保护层或至少两层第一子保护层。
9.根据权利要求8所述的发光单元,其特征在于,至少两层所述第一子保护层的材料彼此相同或不同。
10.根据权利要求8所述的发光单元,其特征在于,至少两层所述第一子保护层的厚度彼此相同或不同。
11.根据权利要求7所述的发光单元,其特征在于,所述第二保护层包括一层第二子保护层或至少两层第二子保护层。
12.根据权利要求11所述的发光单元,其特征在于,至少两层所述第二子保护层的材料彼此相同或不同。
13.根据权利要求11所述的发光单元,其特征在于,至少两层所述第二子保护层的厚度彼此相同或不同。
14.根据权利要求7所述的发光单元,其特征在于,所述第一保护层和所述第二保护层的材料相同或不同。
15.根据权利要求1所述的发光单元,其特征在于,所述第一电极包括第一欧姆接触层和第一接触电极;所述第一欧姆接触层设置于所述第一孔的底面;所述第一接触电极设置于所述第一孔中的第一欧姆接触层上;
所述第二电极包括第二欧姆接触层和第二接触电极;所述第二欧姆接触层设置于所述第二孔的底面;所述第二接触电极设置于所述第二孔中的第二欧姆接触层上。
16.根据权利要求15所述的发光单元,其特征在于,所述第一欧姆接触层和第二欧姆接触层的材料相同或者不同。
17.根据权利要求15所述的发光单元,其特征在于,所述第一接触电极和第二接触电极的电极材料相同或者不同。
18.根据权利要求1所述的发光单元,其特征在于,满足以下条件中至少之一:
所述第一孔的开口在所述第一孔的底面所在平面的投影覆盖所述第一孔的底面;
所述第二孔的开口在所述第二孔的底面所在平面的投影覆盖所述第二孔的底面。
19.一种发光模组,其特征在于,包括:发光单元层,所述发光单元层包括多个如权利要求1至18中任一项所述的发光单元。
20.根据权利要求19所述的发光模组,其特征在于,多个所述发光单元,包括:
发光二极管LED。
21.根据权利要求20所述的发光模组,其特征在于,所述发光二极管LED包括,迷你发光二极管Mini LED、微发光二极管Micro LED中至少之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110304706.7A CN112701204B (zh) | 2021-03-23 | 2021-03-23 | 发光单元及发光模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110304706.7A CN112701204B (zh) | 2021-03-23 | 2021-03-23 | 发光单元及发光模组 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112701204A CN112701204A (zh) | 2021-04-23 |
CN112701204B true CN112701204B (zh) | 2021-07-06 |
Family
ID=75515392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110304706.7A Active CN112701204B (zh) | 2021-03-23 | 2021-03-23 | 发光单元及发光模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112701204B (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108277454B (zh) * | 2018-04-23 | 2021-01-26 | 京东方科技集团股份有限公司 | 精细掩模板及其制备方法 |
CN208637453U (zh) * | 2018-08-03 | 2019-03-22 | 佛山市国星半导体技术有限公司 | 一种高亮度倒装led芯片 |
CN111024244B (zh) * | 2019-11-28 | 2021-12-10 | 浙江大立科技股份有限公司 | 具有微桥结构的半导体结构及其形成方法、微结构传感器 |
CN111564537B (zh) * | 2020-05-13 | 2021-06-29 | 厦门乾照光电股份有限公司 | 一种微型发光元件及其制备方法 |
-
2021
- 2021-03-23 CN CN202110304706.7A patent/CN112701204B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112701204A (zh) | 2021-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11245060B2 (en) | Optoelectronic semiconductor device | |
KR100885933B1 (ko) | 반도체 발광 소자, 그 형성 방법 및 화합물 반도체 소자 | |
US8283188B2 (en) | Method for fabricating light emitting diode chip | |
EP1750309A2 (en) | Light emitting device having protection element | |
JP2016178307A (ja) | 発光ダイオードを備えた光電子デバイス | |
US20140034976A1 (en) | Light-emitting diode structure and method for manufacturing the same | |
WO2015010638A1 (zh) | 晶片封装体 | |
CN113302758B (zh) | 高压倒装发光二极管芯片及其制备方法 | |
CN111276090A (zh) | 显示装置及制造该显示装置的方法 | |
CN101510578B (zh) | 发光二极管装置 | |
EP1344255A1 (en) | Improved light emitting diode | |
CN104112757A (zh) | 发光器件、发光器件封装、发光器件的制造方法及照明系统 | |
CN112713228A (zh) | 发光单元、发光器件及显示器件 | |
CN112701204B (zh) | 发光单元及发光模组 | |
CN112701201B (zh) | 发光单元及发光模组 | |
US20140367716A1 (en) | Chip on board light emitting diode device having dissipation unit array | |
CN109285855B (zh) | 显示装置及其制造方法 | |
CN112701203B (zh) | 一种发光单元及发光模组 | |
KR20210057941A (ko) | 센서를 포함하는 led 표시장치 | |
KR102091845B1 (ko) | 정전방전 보호 기능을 갖는 발광 다이오드 칩 | |
KR101798134B1 (ko) | 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법 | |
CN109830498A (zh) | 一种半导体发光元件 | |
CN110246749B (zh) | 光电半导体装置的制造方法 | |
KR102544373B1 (ko) | C2 대칭성 led 소자 | |
CN114093997B (zh) | 大张角发光二极管芯片及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |