CN112699067A - 一种指令寻址方法及装置 - Google Patents

一种指令寻址方法及装置 Download PDF

Info

Publication number
CN112699067A
CN112699067A CN202110003366.4A CN202110003366A CN112699067A CN 112699067 A CN112699067 A CN 112699067A CN 202110003366 A CN202110003366 A CN 202110003366A CN 112699067 A CN112699067 A CN 112699067A
Authority
CN
China
Prior art keywords
instruction
memory controller
memory
command
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110003366.4A
Other languages
English (en)
Other versions
CN112699067B (zh
Inventor
汤云平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202110003366.4A priority Critical patent/CN112699067B/zh
Publication of CN112699067A publication Critical patent/CN112699067A/zh
Application granted granted Critical
Publication of CN112699067B publication Critical patent/CN112699067B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

一种指令寻址方法及装置，其中方法包括如下步骤，在内存控制器的接收到的第一指令输出到总线前，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。通过上述方案，不需要在内存控制器的同一个DQS上兼容多个内存颗粒，通过寻址单元依照对应的映射关系对第一指令进行删除无效位来进行指令的有效化，能够更好地实现4DQ颗粒的兼容问题，同时降低成本。在进一步的实施例中，还可以对接收到的总线数据进行填充，更好地解决数据的写入问题。

Description

一种指令寻址方法及装置
技术领域
本发明涉及芯片设计领域，尤其涉及一种能够兼容不同硬件颗粒的指令处理方法。
背景技术
现有技术中针对存储芯片，通常是使用内存控制器控制不同的内存颗粒。以内存控制器为32位宽为例，32个IO通常接8*4组不同的颗粒，而其中每个颗粒使用一个DQS(输入输出同步时钟)，若需要降低成本，也有采用4个DQ的内存颗粒的做法，一般情况下，就需要内存控制器的DQS同时连接到两个颗粒的DQS上。在读操作时，不同厂家的4DQ内存共用一条DQS会遇到信号质量问题。
发明内容
为此，需要提供一种能够兼容不同内存颗粒的应用方法；
为实现上述目的，发明人提供了一种指令寻址方法，包括如下步骤，在内存控制器的接收到的第一指令输出到总线前，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。
具体地，第二指令的长度为第一指令的一半。
进一步地，所述内存控制器为32位，所述内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。
具体地，4个4位内存颗粒中至少存在一个内存颗粒与另一个内存颗粒的同步信号采样规则不同。
进一步地，还包括步骤，配置内存控制器，内存控制器在收到16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。
进一步地，还包括步骤，在总线发送的第三指令输出到内存控制器前，寻址单元依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。
一种指令寻址装置，包括寻址单元、内存控制器，所述内存控制器用于发送第一指令，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。
具体地，还包括内存颗粒，所述内存控制器为32位，所述内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。
具体地，所述内存控制器被配置为，用于在收到16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。
进一步地，所述寻址单元用于依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。
通过上述方案，不需要在内存控制器的同一个DQS上兼容多个内存颗粒，通过寻址单元依照对应的映射关系对第一指令进行删除无效位来进行指令的有效化，能够更好地实现4DQ颗粒的兼容问题，同时降低成本。在进一步的实施例中，还可以对接收到的总线数据进行填充，更好地解决数据的写入问题。
附图说明
图1为本发明一实施方式所述的指令寻址方法流程图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
本文将介绍一种指令寻址方法，包括如下步骤，S100在内存控制器的接收到的第一指令输出到总线前，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。在具体的实施例中，包括进行如下方式：内存控制器连接4bit位宽的内存，内存控制器实际的输入IO数大于4。在每个读周期中，空接的IO也认为是输入数据，则内存控制器接收到大于4个数位的数据，送入寻址单元，实际上只有4位有效数位，这有效数位与无效数位对应的DQ的顺序关系即可以是所谓的对应的映射关系，寻址单元根据对应的映射关系，便可以将接收到的大于4个数位的数据通过删除无效数位变成有效数据。更加具体地说，4bit位宽的内存颗粒连接内存控制器中的DQ0-DQ3，而内存控制器的DQ4-DQ7空接。当进行读操作时，DQ4-DQ7恒0，而DQ0-DQ3为有效数位，DQ0-DQ7的数据为第一指令，寻址单元根据上面所描述的映射关系，将接收到的DQ4-DQ7进行筛除，得到第二指令，从而上传到数据总线。进一步的实施例中，我们以现有常用的内存控制器为例，所述内存控制器为32位，具有DQ0-DQ31，分为DQ0-DQ7、DQ8-DQ15、DQ16-DQ23、DQ24-DQ31四个分组。并具有4个DQS(同步信号线)，DQS在layout上分割上述四个分组。内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。选取4bit的内存颗粒能够显著减少成本，那么在本例中，4个4bit的内存可以分别与内存控制器上的四组DQ相接，每组DQ中的8个引脚的其中4个连接一个内存颗粒，这种连接关系即映射关系表记录在寻址单元内。这样内存在一个读周期中就能够产生16个有效数据，连同其他空接引脚组成32位的数据(即第一指令)，第一指令传送到寻址单元后，根据映射关系表将第一指令中的无效位剔除之后，重组成为第二指令发送至数据总线。这样可以看到，第二指令的长度为第一指令的一半。
为了进一步满足低成本的需求，组装厂通常就是将任意厂家生产的内存颗粒进行封装，在这种情况下，常见地，4个4位内存颗粒中至少存在一个内存颗粒与另一个内存颗粒的同步信号采样规则不同。例如某些颗粒是DQS的上升沿采样，另一些是下降沿采样，再另一些是恒定阶段采样。如果能严格保证采用统一标准的内存颗粒，则两个4位内存可以共用一条DQS，那也就不用牺牲位宽了。因此本方案在解决不同采样规则的内存颗粒适配问题时，通过映射删除无效位方式牺牲位宽，带来的好处是封装的内存颗粒没有任何限制，提升了制造效率。
为了进一步满足低成本的需求，组装厂通常就是将任意厂家生产的内存颗粒进行封装，在这种情况下，常见地，4个4位内存颗粒中至少存在一个内存颗粒与另一个内存颗粒的同步信号发送时序不同。例如颗粒在接收到读信号时，在利用DQS信号的时间上就有不同。因此本方案在解决不同发送时序的内存颗粒适配问题时，通过映射删除无效位方式牺牲位宽，带来的好处是封装的内存颗粒没有任何限制，提升了制造效率。
进一步的实施例中在写周期中，还包括步骤，S101配置内存控制器，以内存控制器为含有32个DQ为例，内存控制器被配置为在收到寻址单元发送的16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。常见的实例中，32bit的内存控制器通常对应32bit的数据总线，寻址单元需要将收到的该32bit的数据拆分成两个16bit的数据，直接发送给内存控制器，内存控制器根据预配置的映射关系将该16bit数据写入有效接入DQ的数据位中。另一种做法是，寻址单元接收到时钟总线的32bit数据后，将收到的该32bit数据拆分成两个16bit的数据，再分别填充无效位，得到两个32bit的数据，无效位的填充信号可以为任意，在写周期中不会存入内存颗粒。因此，在这一实施例中，还包括步骤，在总线发送的第三指令输出到内存控制器前，寻址单元依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。另一些实施例中，在总线发送的第三指令输出到内存控制器前，寻址单元依照对应的映射关系对第三指令进行拆分，对拆分后的第三指令进行填充，得到两个第四指令，将两个第四指令输入到内存控制器。第三指令与第四指令的长度相同。通过上述方案，我们完成了将数据指令写入低位宽的内存颗粒的技术方案。
我们还介绍一种指令寻址装置，包括寻址单元、内存控制器，所述内存控制器用于发送第一指令，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。通过上述方案，不需要在内存控制器的同一个DQS上兼容多个内存颗粒，通过寻址单元依照对应的映射关系对第一指令进行删除无效位来进行指令的有效化，能够更好地实现4DQ颗粒的兼容问题，同时降低成本。
具体地，还包括内存颗粒，所述内存控制器为32位，所述内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。因此本方案在解决不同采样规则的内存颗粒适配问题时，通过映射删除无效位方式牺牲位宽，带来的好处是封装的内存颗粒没有任何限制，提升了制造效率。
具体地，所述内存控制器被配置为，用于在收到16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。其他一些进一步的实施例中，所述寻址单元用于依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。另一些实施例中，在总线发送的第三指令输出到内存控制器前，寻址单元用于依照对应的映射关系对第三指令进行拆分，对拆分后的第三指令进行填充，得到两个第四指令，将两个第四指令输入到内存控制器。第三指令与第四指令的长度相同。通过上述方案，我们完成了将数据指令写入低位宽的内存颗粒的技术方案。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (10)

1.一种指令寻址方法，其特征在于，包括如下步骤，在内存控制器的接收到的第一指令输出到总线前，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。
2.根据权利要求1所述的指令寻址方法，其特征在于，第二指令的长度为第一指令的一半。
3.根据权利要求1所述的指令寻址方法，其特征在于，所述内存控制器为32位，所述内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。
4.根据权利要求3所述的指令寻址方法，其特征在于，4个4位内存颗粒中至少存在一个内存颗粒与另一个内存颗粒的同步信号采样规则不同。
5.根据权利要求3所述的指令寻址方法，其特征在于，还包括步骤，配置内存控制器，内存控制器在收到16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。
6.根据权利要求1所述的指令寻址方法，其特征在于，还包括步骤，在总线发送的第三指令输出到内存控制器前，寻址单元依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。
7.一种指令寻址装置，其特征在于，包括寻址单元、内存控制器，所述内存控制器用于发送第一指令，寻址单元依照对应的映射关系对第一指令进行删除无效位，得到第二指令，将第二指令上传到总线。
8.根据权利要求7所述的指令寻址装置，其特征在于，还包括内存颗粒，所述内存控制器为32位，所述内存控制器连接4个4位的内存颗粒，4个内存颗粒分别与内存控制器上的4个同步信号线连接。
9.根据权利要求8所述的指令寻址装置，其特征在于，所述内存控制器被配置为，用于在收到16位的指令后根据对应的映射关系将不同数据位的信号写入内存颗粒的对应引脚。
10.根据权利要求7所述的指令寻址装置，其特征在于，所述寻址单元用于依照对应的映射关系对第三指令进行填充，得到第四指令，将第四指令输入到内存控制器。
CN202110003366.4A 2021-01-04 2021-01-04 一种指令寻址方法及装置 Active CN112699067B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110003366.4A CN112699067B (zh) 2021-01-04 2021-01-04 一种指令寻址方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110003366.4A CN112699067B (zh) 2021-01-04 2021-01-04 一种指令寻址方法及装置

Publications (2)

Publication Number Publication Date
CN112699067A true CN112699067A (zh) 2021-04-23
CN112699067B CN112699067B (zh) 2024-05-14

Family

ID=75514469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110003366.4A Active CN112699067B (zh) 2021-01-04 2021-01-04 一种指令寻址方法及装置

Country Status (1)

Country Link
CN (1) CN112699067B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0383268A2 (en) * 1989-02-13 1990-08-22 Hitachi, Ltd. Data processor in which branching during program execution is controlled by the contents of a branch address table
JPH1097462A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd ビット演算プロセッサ及び計算機システム
JPH1185969A (ja) * 1997-04-30 1999-03-30 Canon Inf Syst Res Australia Pty Ltd 画像処理装置及びその方法
US6233646B1 (en) * 1998-08-28 2001-05-15 Electronics And Telecommunications Research Institute Memory interface controller
CN1306640A (zh) * 1999-03-26 2001-08-01 密克罗奇普技术公司 微控制器指令集
CN1354854A (zh) * 1998-11-16 2002-06-19 因芬尼昂技术股份公司 通用资源访问控制器
US7228378B1 (en) * 2003-06-11 2007-06-05 Netlogic Microsystems, Inc. Entry location in a content addressable memory
CN101609430A (zh) * 2008-06-19 2009-12-23 威刚科技股份有限公司 内存储存空间管理方法
US20100228802A1 (en) * 2009-03-09 2010-09-09 Sandisk Il Ltd. System and method to respond to a data file deletion instruction
CN102566973A (zh) * 2012-02-15 2012-07-11 上海大学 多核异构系统指令存储单元的动态分配方法
JP2012226491A (ja) * 2011-04-18 2012-11-15 Sony Corp メモリ制御装置、集積回路、情報処理装置およびメモリ制御方法
CN103064948A (zh) * 2012-12-27 2013-04-24 中国航空工业集团公司第六三一研究所 基于散列链表的内容寻址方法及相应的存储器电路
US20130339808A1 (en) * 2012-06-14 2013-12-19 International Business Machines Corporation Bitline deletion
CN111125033A (zh) * 2018-10-31 2020-05-08 深信服科技股份有限公司 一种基于全闪存阵列的空间回收方法及系统
CN111913971A (zh) * 2020-09-02 2020-11-10 中移（杭州）信息技术有限公司 存储数据的修改方法、装置、电子设备及存储介质

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0383268A2 (en) * 1989-02-13 1990-08-22 Hitachi, Ltd. Data processor in which branching during program execution is controlled by the contents of a branch address table
JPH1097462A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd ビット演算プロセッサ及び計算機システム
JPH1185969A (ja) * 1997-04-30 1999-03-30 Canon Inf Syst Res Australia Pty Ltd 画像処理装置及びその方法
US6233646B1 (en) * 1998-08-28 2001-05-15 Electronics And Telecommunications Research Institute Memory interface controller
CN1354854A (zh) * 1998-11-16 2002-06-19 因芬尼昂技术股份公司 通用资源访问控制器
CN1306640A (zh) * 1999-03-26 2001-08-01 密克罗奇普技术公司 微控制器指令集
US7228378B1 (en) * 2003-06-11 2007-06-05 Netlogic Microsystems, Inc. Entry location in a content addressable memory
CN101609430A (zh) * 2008-06-19 2009-12-23 威刚科技股份有限公司 内存储存空间管理方法
US20100228802A1 (en) * 2009-03-09 2010-09-09 Sandisk Il Ltd. System and method to respond to a data file deletion instruction
JP2012226491A (ja) * 2011-04-18 2012-11-15 Sony Corp メモリ制御装置、集積回路、情報処理装置およびメモリ制御方法
CN102566973A (zh) * 2012-02-15 2012-07-11 上海大学 多核异构系统指令存储单元的动态分配方法
US20130339808A1 (en) * 2012-06-14 2013-12-19 International Business Machines Corporation Bitline deletion
CN103064948A (zh) * 2012-12-27 2013-04-24 中国航空工业集团公司第六三一研究所 基于散列链表的内容寻址方法及相应的存储器电路
CN111125033A (zh) * 2018-10-31 2020-05-08 深信服科技股份有限公司 一种基于全闪存阵列的空间回收方法及系统
CN111913971A (zh) * 2020-09-02 2020-11-10 中移（杭州）信息技术有限公司 存储数据的修改方法、装置、电子设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
罗惠谦;刘恺;: "内容可寻址存储器MCM69C432及其在防火墙中的应用", 仪器仪表用户, no. 05, pages 81 - 82 *

Also Published As

Publication number Publication date
CN112699067B (zh) 2024-05-14

Similar Documents

Publication Publication Date Title
KR102336294B1 (ko) 프로세서 모드를 가지는 메모리 모듈 및 프로세싱 데이터 버퍼
US8700818B2 (en) Packet based ID generation for serially interconnected devices
US7817482B2 (en) Memory device having data paths with multiple speeds
EP3923287B1 (en) Memory system with point-to-point request interconnect
US6434660B1 (en) Emulating one tape protocol of flash memory to a different type protocol of flash memory
JP2015111458A (ja) 構成可能な仮想ページサイズを有するブリッジデバイス
JP2015144006A (ja) ディスクリートメモリデバイスをシステムに接続するためのブリッジデバイスを有する複合メモリ
CN107133407B (zh) 一种高带宽下提高ddr ram接口带宽的fpga实现方法
TWI689940B (zh) 記憶體裝置及用於資料功率節省之方法
CN101325085B (zh) 存储器控制器以及优化存储器控制器的接合垫序列的方法
CN101847434B (zh) Ddr接口中的fpga设备的读、写操作方法及设备
US8872531B2 (en) Semiconductor device and test apparatus including the same
CN112699067B (zh) 一种指令寻址方法及装置
JP2018129104A (ja) 半導体記憶装置およびデータセット方法
US11901027B2 (en) Memory system including a sub-controller and operating method of the sub-controller
CN112115077B (zh) 一种dram内存驱动优化方法和装置
US11626149B2 (en) SPI NOR memory with optimized read and program operation
KR20230077594A (ko) 메모리 시스템
CN112699066A (zh) 一种内存寻址切分方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant