CN112687732A - 半导体薄膜结构以及包括其的电子器件 - Google Patents

半导体薄膜结构以及包括其的电子器件 Download PDF

Info

Publication number
CN112687732A
CN112687732A CN202010337504.8A CN202010337504A CN112687732A CN 112687732 A CN112687732 A CN 112687732A CN 202010337504 A CN202010337504 A CN 202010337504A CN 112687732 A CN112687732 A CN 112687732A
Authority
CN
China
Prior art keywords
layer
thickness
thin film
bandgap energy
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010337504.8A
Other languages
English (en)
Other versions
CN112687732B (zh
Inventor
朴永焕
金钟燮
金俊溶
朴俊赫
申东澈
吴在浚
丁秀真
黄瑄珪
黄仁俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112687732A publication Critical patent/CN112687732A/zh
Application granted granted Critical
Publication of CN112687732B publication Critical patent/CN112687732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

一种半导体薄膜结构以及包括其的电子器件，该半导体薄膜结构可以包括衬底、在衬底上的缓冲层以及在缓冲层上的半导体层，使得缓冲层在半导体层和衬底之间。缓冲层可以包括多个单元层。所述多个单元层中的每个单元层可以包括具有第一带隙能量和第一厚度的第一层、具有第二带隙能量和第二厚度的第二层以及具有第三带隙能量和第三厚度的第三层。单元层的第一层、第二层和第三层中的具有最低的带隙能量的一个层可以在该单元层的第一层、第二层和第三层中的另外两个层之间。

Description

半导体薄膜结构以及包括其的电子器件
技术领域
本公开涉及薄膜结构以及包括该薄膜结构的电子器件。
背景技术
近来，随着已经开发更多的使用高功率的系统，已经积极地开发使用氮化物半导体的电子器件。由于纯氮化物半导体衬底小且昂贵，所以通常氮化物半导体在不同种类的衬底(诸如蓝宝石衬底、碳化硅(SiC)衬底或硅(Si)衬底)上生长，并且器件在其上形成。
当氮化物半导体在不同种类的衬底上生长时，可能发生由于晶格常数的不匹配引起的缺陷、由于热膨胀系数(CTE)的不匹配引起的翘曲或裂纹等。
发明内容
提供了包括高质量半导体层的半导体薄膜结构。这样的结构可以包括具有几微米(μm)或更大的厚度的氮化物半导体，其具有减少或最少化的由于晶格常数的不匹配引起的缺陷和/或由于热膨胀系数(CTE)的不匹配引起的翘曲或裂纹。
提供了包括该半导体薄膜结构的电子器件。
其它的方面将在下面的描述中被部分地阐述，并且部分地将从该描述变得明显，或者可以通过实践本公开的所给出的示例实施方式而掌握。
根据一些示例实施方式，一种半导体薄膜结构可以包括：衬底；在衬底上的缓冲层；以及在缓冲层上的半导体层，使得缓冲层在半导体层和衬底之间。缓冲层可以包括多个单元层。所述多个单元层中的每个单元层可以包括具有第一带隙能量和第一厚度的第一层、具有第二带隙能量和第二厚度的第二层以及具有第三带隙能量和第三厚度的第三层。单元层的第一层、第二层和第三层中的具有最低带隙能量的一个层可以在该单元层的第一层、第二层和第三层中的另外两个层之间。
单元层的第一层可以相对于该单元层的第二层和第三层靠近衬底，单元层的第三层可以相对于该单元层的第一层和第二层远离衬底。
第二厚度可以小于第一厚度，并且第二厚度可以小于第三厚度。
第一层可以配置为调节衬底的翘曲。
第一带隙能量可以高于第二带隙能量，并且第一带隙能量可以低于第三带隙能量。
第一厚度可以大于第二厚度，并且第一厚度可以大于第三厚度。
第一厚度和第二厚度之和可以在第三厚度的约200％至第三厚度的约1500％的范围内。
第一厚度和第二厚度之和可以在第三厚度的约400％至第三厚度的约900％的范围内。
第三层可以配置为至少部分地抑制在缓冲层的厚度方向上在缓冲层中的电流流动。
第二带隙能量和第三带隙能量之差的大小可以等于或大于第二带隙能量和第一带隙能量之差的大小的约200％。
第一层可以包括AlwGa(1-w)N(0<w≤0.5)。
第二层可以包括AlyGa(1-y)N(0<y≤0.1，y<w)。
第三层可以包括AlxGa(1-x)N(w<x≤1)。
第三层可以包括AlxGa(1-x)N(0.7≤x≤1)。
每个单元层还可以包括：第四层，在单元层的第三层上，该第四层具有第四带隙能量，该第四带隙能量具有在第四层的厚度方向上的可变的大小，使得第四带隙能量的大小在第四层的厚度方向上在第三带隙能量的大小至第一带隙能量的大小之间变化。
第四层可以包括AlzGa(1-z)N，z可以取决于第四层在缓冲层的厚度方向上的位置而具有不同的值，并且z值的平均值z_average可以满足y<w<z_average<x。
每个单元层还可以包括在单元层的第二层和单元层的第三层之间的第五层，该第五层具有第五带隙能量，该第五带隙能量具有在第五层的厚度方向上的可变的大小，使得第五带隙能量的大小在第五层的厚度方向上在第二带隙能量的大小至第三带隙能量的大小之间变化。
第五层可以包括AlvGa(1-v)N，v可以取决于第五层在缓冲层的厚度方向上的位置而具有不同的值，并且v值的平均值v_average可以满足y<w<v_average<x。
第二层可以包括InyGa(1-y)N(0≤y≤0.2)，并且第三层可以包括AlN。
第一层可以包括GaN。
第二层可以包括InGaN。
第三层可以包括AlN。
每个单元层还可以包括在单元层的第三层上的第四层，该第四层具有第四带隙能量，该第四带隙能量具有在第四层的厚度方向上的可变的大小，使得第四带隙能量的大小在第四层的厚度方向上在第三带隙能量的大小至第一带隙能量的大小之间变化。
每个单元层还可以包括在单元层的第二层和单元层的第三层之间的第五层，该第五层具有第五带隙能量，该第五带隙能量具有在第五层的厚度方向上的可变的大小，使得第五带隙能量的大小在第五层的厚度方向上在第二带隙能量的大小至第三带隙能量的大小之间变化。
第一层、第二层和第三层中的每个层可以包括Al、In、Ga和N，并可以包括具有不同组成比的四元氮化物。
所述多个单元层中的每个单元层中包括的层的带隙能量的平均值可以在从衬底朝向半导体层的方向上减小。
根据一些示例实施方式，一种电子器件可以包括：所述半导体薄膜结构；源电极和漏电极，与半导体层的分开的相应侧接触并脱离彼此的直接接触；以及栅电极，在半导体层上。
电子器件还可以包括在半导体层和栅电极之间的耗尽层。
耗尽层还可以包括p-GaN。
根据一些示例实施方式，一种缓冲层结构可以包括至少一个单元层，该至少一个单元层包括具有第一带隙能量和第一厚度的第一层、具有第二带隙能量和第二厚度的第二层以及具有第三带隙能量和第三厚度的第三层。在单元层的第一层、第二层和第三层中的具有最低带隙能量的一个层可以在该单元层的第一层、第二层和第三层中的另外两个层之间。
单元层的第二层可以在该单元层的第一层和该单元层的第三层之间。
第二厚度可以小于第一厚度，并且第二厚度可以小于第三厚度。
第一带隙能量可以高于第二带隙能量，并且第一带隙能量可以低于第三带隙能量。
每个单元层还可以包括在单元层的第三层上的第四层，该第四层具有第四带隙能量，该第四带隙能量具有在第四层的厚度方向上的可变的大小，使得第四带隙能量的大小在第四层的厚度方向上在第三带隙能量的大小至第一带隙能量的大小之间变化。
每个单元层还可以包括在单元层的第二层和单元层的第三层之间的第五层，该第五层具有第五带隙能量，该第五带隙能量具有在第五层的厚度方向上的可变的大小，使得第五带隙能量的大小在第五层的厚度方向上在第二带隙能量的大小至第三带隙能量的大小之间变化。
第一层、第二层和第三层中的每个层可以包括Al、In、Ga和N，并且可以包括具有不同组成比的四元氮化物。
附图说明
从以下结合附图进行的描述，本公开的某些示例实施方式的以上和其它的方面、特征和优点将变得更加明显，附图中：
图1A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图；
图1B是示出包括在图1A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图；
图2A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图；
图2B是示出包括在图2A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图；
图3A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图；
图3B是示出包括在图3A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图；
图4A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图；
图4B是示出包括在图4A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图；
图5、图6、图7、图8、图9、图10、图11和图12是示出根据实施方式的可应用于提供在半导体薄膜结构中的缓冲层的单元层的具体示例的剖视图；
图13是根据一些示例实施方式的半导体薄膜结构的示意性剖视图；
图14是根据一些示例实施方式的电子器件的示意性剖视图；
图15是根据一些示例实施方式的电子器件的示意性剖视图；以及
图16示出根据一些示例实施方式的电子器件的示意图。
具体实施方式
现在将详细参照示例实施方式，在附图中示出实施方式的一些，其中相同的附图标记始终表示相同的元件。就这点而言，一些示例实施方式可以具有不同的形式，并且不应被解释为限于这里阐述的描述。因此，下面通过参照附图仅描述一些示例实施方式以解释各方面。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。当诸如“至少一个”的表述在一列元件之前时修饰整列元件而不是修饰该列表的各个元件。
在下文，将参照附图详细描述本公开的一些示例实施方式。从所描述的示例实施方式可以有各种变型。在以下的附图中，相同的附图标记指代相同的元件，并且为了清楚和方便描述，每个元件的尺寸可以被放大。
在下文，当一层、膜、区域、板等的一部分被称为在另一部分“上”或“之上”时，这不仅包括直接在另一部分上，而且包括在其间具有另一部分。
尽管这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。
单数形式“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。当一部分被称为“包括”一部件时，这意味着，除非另外特别说明，否则它还可以包括其它部件而不是排除其它部件。
说明书中描述的术语“...单元”和“模块”表示处理至少一个功能或操作的单元，并可以以硬件或软件、或硬件和软件的组合来实现。
术语“上述或前述”以及类似的指示术语的使用可以对应于单数形式和复数形式两者。
至少部分地构成该方法的步骤可以以适合的顺序执行，除非存在明确的声明说它们应当按所描述的顺序进行。所有的示例术语(例如，等)的使用仅用于详细描述技术精神的目的，而不旨在限制权利的范围，因为这样的术语不受权利要求的限制。
图1A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图，图1B是示出包括在图1A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图。
半导体薄膜结构1000包括衬底100、形成在衬底100上(例如，直接或间接地在衬底100上)的缓冲层200和形成在缓冲层200上(例如，直接或间接地在缓冲层200上)的半导体层300，使得缓冲层200在衬底100和半导体层300之间。成核层120可以设置在衬底100和缓冲层200之间，使得在衬底100上的缓冲层200“间接地”在衬底100上。
半导体层300可以包括用于各种电子器件的有源层，并可以包括III-V族化合物半导体。半导体层300可以包括氮化物半导体。也就是，III族元素可以是从Al、Ga和In中选择的至少一种，V族元素可以是N。尽管在附图中示出半导体层300具有单层结构，但是这是为了方便起见的示例，半导体层300可以包括多个层。半导体层300可以包括未掺杂的层，或者可以包括掺杂有预定导电载流子的层。至少部分地构成半导体层300的所述多个层中的一些可以掺杂有n型掺杂剂，并且所述多个层中的其它层可以掺杂有p型掺杂剂。至少部分地构成半导体层300的所述多个层可以包括掺杂有不同浓度的相同导电载流子的层。
衬底100可以是与半导体层300不同的衬底。例如，半导体层300可以包括III-V族化合物半导体，衬底100可以是蓝宝石衬底、碳化硅(SiC)衬底或硅(Si)衬底。
提供缓冲层200以减轻由于衬底100和半导体层300之间的晶格常数不匹配和热膨胀系数不匹配引起的缺陷、裂纹、应力等的发生并实现良好质量的半导体层300。
例如，当在硅衬底上直接生长GaN薄膜时，由于GaN和Si之间的热膨胀系数的差异，热拉伸应力被施加到GaN薄膜，因此衬底可能翘曲。此外，当热拉伸应力超过临界点时，可能发生裂纹。此外，由于晶格常数差异可能发生缺陷。
为了减轻这种现象，根据一些示例实施方式的半导体薄膜结构包括具有超晶格结构的缓冲层200，在该超晶格结构中单元层UL被重复地布置在衬底100和半导体层300之间，每个单元层UL包括具有不同带隙能量的多个层。
成核层120可以形成在衬底100和缓冲层200之间(例如，如图1A所示，直接在衬底100和缓冲层200之间)，并可以防止由包括在缓冲层200中的氮化物半导体材料与衬底100的反应而引起的回熔现象，以使此后将生长的缓冲层200能够被良好地润湿。成核层120可以包括AlN。在成核层120的生长阶段中，首先注入Al源，从而防止衬底100首先暴露于氨并被氮化。成核层120可以具有几十至几百纳米的厚度。成核层120可以形成为具有在从约50nm至约300nm的范围内的厚度。
AlxGa1-xN(0<x<1)层(未示出)可以另外地形成在成核层120和缓冲层200之间。
如图1A所示，缓冲层200可以包括(例如，至少部分地包括)多个单元层UL。至少部分地构成缓冲层200的单元层UL的每个可以包括第一层201、第二层202和第三层203(例如，第一层201、第二层202和第三层203的叠层)。第一层201具有第一厚度t1和第一带隙能量E1，第二层202具有第二厚度t2和第二带隙能量E2，第三层203具有第三厚度t3和第三带隙能量E3。
厚度t1、t2和t3以及带隙能量E1、E2和E3可以被设定(例如，配置)为控制施加到形成在缓冲层200上的半导体层300的应力并至少部分地(例如，部分地或完全地)抑制在缓冲层200中在第一方向(例如，缓冲层的厚度方向，其可以从衬底100朝向半导体层300延伸)上的电流流动。
至少部分地构成单元层UL的第一层201、第二层202和第三层203当中的具有最低的带隙能量的层可以在同一单元层的其它两个层之间。重述地，在给定的单元层UL中，单元层UL的第一层201、第二层202和第三层203中的具有最低带隙能量的一个层在该单元层UL的第一层201、第二层202和第三层203中的另外两个层之间。例如，当给定单元层UL的第一层201、第二层202和第三层203在从衬底100朝向半导体层300的方向上顺序地布置(例如，在第一方向(诸如缓冲层200的厚度方向)上，使得给定单元层UL的第三层203相对于第一层201和第二层202远离衬底100并且给定单元层UL的第一层201相对于第二层202和第三层203靠近衬底100)时，第二层202的带隙能量E2可以是第一层201、第二层202和第三层203中的最低带隙能量。具有最低带隙能量的第二层202的厚度t2(例如，第二厚度)可以小于第一层201的厚度t1(例如，第一厚度)，并且具有最低带隙能量的第二层202的厚度t2(例如，第二厚度)可以小于第三层203的厚度t3(例如，第三厚度)。
至少部分地构成单元层UL的各层的含义被详细描述如下。
第三层203是配置为至少部分地抑制由于与相邻层在带隙能量上的差异而在缓冲层200的厚度方向上(例如，在从衬底100朝向半导体层300的第一方向上)的电流流动的层。第三层203的带隙能量E3高于第一带隙能量E1并高于第二带隙能量E2。
例如基于第一层201具有在第二层202和第三层203的带隙能量之间的带隙能量并且是单元层UL的靠近衬底100的层，第一层201是用于调节(例如，配置为调节、控制、减少、减轻、减少或最小化、和/或防止)衬底100的翘曲(例如，弯曲、扭曲等)的层，例如由于半导体层300与衬底100之间的热膨胀系数差异、半导体层300与衬底100之间的热拉伸应力和/或半导体层300与衬底100之间的晶格常数差异而引起的翘曲。第一层201的带隙能量E1低于(例如，小于)第三层203的带隙能量E3，并可以高于(例如，大于)第二层的带隙能量E2。第一层201的厚度t1(例如，第一厚度)大于第二层202的厚度t2(例如，第二厚度)，并且第一层201的厚度t1(例如，第一厚度)大于第三层203的厚度t3(例如，第三厚度)。
第二层202可以具有最小的带隙能量E2以增大或最大化第三层203的作用，即抑制电流流动的作用。为了减小或最小化对衬底100的翘曲的影响，第二层202的厚度t2小于第一层201的厚度t1或第三层203的厚度t3。
第一层201的厚度t1和第二层202的厚度t2之和可以在第三层203的厚度t3的约2倍至约15倍的范围内(例如，在约2(t3)至约15(t3)之间、在厚度t3的约200％至厚度t3的约1500％之间等)。例如，第一层201的厚度t1和第二层202的厚度t2之和t1+t2可以在第三层203的厚度t3的4倍至9倍的范围内(例如，在约4(t3)至约9(t3)之间、在厚度t3的约400％至厚度t3的约900％之间等)。
当术语“约”或“基本上”在说明书中结合数值使用时，所意欲的是相关的数值包括在所述数值附近的±10％的公差。当指定范围时，该范围包括其间的所有值，例如0.1％的增量。
第三层203的带隙能量E3与第二层202的带隙能量E2之间的差可以大于第一层201的带隙能量E1。第三层203的带隙能量E3与第二层202的带隙能量E2之差可以大于第二层202的带隙能量E2与第一层201的带隙能量E1之差。第三层203的带隙能量E3与第二层202的带隙能量E2之差的大小可以是第二层202的带隙能量E2与第一层201的带隙能量E1之差的大小的两倍或更多倍(例如，(E3-E2)的绝对值可以等于或大于(E2-E1)的绝对值的约200％)。
第一层201、第二层202和第三层203中的每个的带隙能量和厚度可以以下面的相对关系表示。
带隙能量 厚度
第一层 中 厚
第二层 小 薄
第三层 大 中
也就是，第一层201、第二层202和第三层203的带隙能量E1、E2和E3以及厚度t1、t2和t3可以具有E3>E1>E2和t1>t3>t2的关系。
以上关系是从以下要求得出：三层或更多层至少部分地构成单元层，具有最低的带隙能量的层是最薄的，具有中间的带隙能量的层是最厚的。然而，该关系不限于此。以下将描述的大多数实施方式满足该要求，但是一些实施方式可以不同时满足提出的所有要求。
在以上描述中，重复的单元层UL的结构按从衬底100朝向半导体层300的顺序被命名为第一层201、第二层202和第三层203，堆叠在衬底100上的次序不一定必须从第一层201开始。
为了满足前述关系，单元层UL可以通过各种层的组合来配置。
第一层201可以包括AlGaN并可以具有在从约10nm至约70nm的范围内的厚度。Al的组成比可以为约0％至约50％。
第二层202可以包括GaN并可以具有在从约1nm至约20nm的范围内的厚度。第二层202可以包括AlGaN，并且在这种情况下，Al的组成比可以为约0％至约10％。第二层202可以包括InGaN，并且在这种情况下，In的组成比可以为约0％至约20％。
第三层203可以包括AlN并可以具有在从约2nm至约15nm的范围内的厚度。第三层203可以包括AlGaN，并且在这种情况下，Al的组成比可以为约70％至约100％。
图2A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图，图2B是示出包括在图2A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图。
半导体薄膜结构1001包括衬底100、缓冲层210和半导体层300。成核层120可以设置在衬底100和缓冲层210之间。缓冲层210包括重复地堆叠数次的单元层UL1。
至少部分地构成缓冲层210的单元层UL1的每个包括第一层201、第二层202和第三层203。第一层201具有第一厚度t1和第一带隙能量E1，第二层202具有第二厚度t2和第二带隙能量E2，第三层203具有第三厚度t3和第三带隙能量E3。
一些示例实施方式的单元层UL1(并且，在一些示例实施方式中，缓冲层210的每个单元层UL1)还包括设置在第三层203上(例如，直接地或间接地在第三层203上)并具有第四厚度t4和第四带隙能量的第四层204。
在第四层204中，第四带隙能量具有在厚度方向上从第三带隙能量E3变化到第一带隙能量E1的分布。重申地，第四层204可以具有第四带隙能量E4，该第四带隙能量E4在第四层204的厚度方向上从(例如，在第四层204的与第三层203接触的表面处的)第三带隙能量E3的大小(连续地或不连续地(例如阶梯地))变化到(例如，在第四层204的与第一层201接触的表面处的)第一带隙能量E1的大小(例如，在第四层204的与第三层203接触的表面至第四层204的与第一层201接触的表面之间连续地或阶梯地变化)。尽管在附图中示出线性且连续的分布，但是这是示例。例如，第四带隙能量可以具有从第三带隙能量E3非线性地变化到第一带隙能量E1的分布。在一些示例实施方式中，第四带隙能量可以具有从第三带隙能量E3不连续地变化到第一带隙能量E1的分布。例如，第四带隙能量可以具有以阶梯形状变化的分布。在一些示例实施方式中，随着分布从第三带隙能量E3变化到第一带隙能量E1，第四带隙能量可以具有连续(线性或非线性)分布和非连续(阶梯)分布的混合分布。
第四层204的厚度t4可以在约2nm至约25nm的范围内。
第四层204可以包括AlzGa(1-z)N，并且z可以取决于第四层204在第一方向(例如，缓冲层210的厚度方向)上在缓冲层210中的位置而具有不同的值。
图3A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图，图3B是示出包括在图3A的半导体薄膜结构中的缓冲层的一部分的详细放大结构和在厚度方向上的带隙能量变化的视图。
半导体薄膜结构1002包括衬底100、缓冲层220和半导体层300。成核层120可以设置在衬底100和缓冲层220之间。缓冲层220包括重复地堆叠数次的单元层UL2。
至少部分地构成缓冲层220的单元层UL2的每个包括第一层201、第二层202和第三层203。第一层201具有第一厚度t1和第一带隙能量E1，第二层202具有第二厚度t2和第二带隙能量E2，第三层203具有第三厚度t3和第三带隙能量E3。
一些示例实施方式的单元层UL2(并且，在一些示例实施方式中，缓冲层220的每个单元层UL2)还包括第五层205，第五层205设置在第二层202和第三层203之间并具有第五厚度t5和第五带隙能量。
在第五层205中，第五带隙能量具有在厚度方向上从第二带隙能量E2变化到第三带隙能量E3的分布。尽管在附图中示出线性且连续的分布，但是这是示例。例如，第五带隙能量可以具有从第二带隙能量E2非线性地变化到第三带隙能量E3的分布。在一些示例实施方式中，第五带隙能量可以具有从第二带隙能量E2不连续地变化到第三带隙能量E3的分布。重申地，第五层205可以具有第五带隙能量E5，该第五带隙能量E5在第五层205的厚度方向上从(例如，在第五层205的与第三层203接触的表面处的)第三带隙能量E3的大小(连续或不连续地(例如阶梯地))变化到(例如，在第五层205的与第二层202接触的表面处的)第二带隙能量E2的大小(例如，在第五层205的与第三层203接触的表面至第五层205的与第二层202接触的表面之间连续地或阶梯地变化)。例如，第五带隙能量可以具有以阶梯形状变化的分布。在一些示例实施方式中，随着分布从第二带隙能量E2变化到第三带隙能量E3，第五带隙能量可以具有连续(线性或非线性)分布和非连续(阶梯)分布的混合分布。
第五层205的厚度t5可以在约2nm至约25nm的范围内。
第五层205可以包括AlvGa(1-v)N，并且v可以取决于第五层205在第一方向(例如，缓冲层220的厚度方向)上在缓冲层220中的位置而具有不同的值。
图4A是根据一些示例实施方式的半导体薄膜结构的示意性剖视图，图4B是示出包括在图4A的半导体薄膜结构中的缓冲层的一部分的详细放大结构以及在厚度方向上的带隙能量变化的视图。
半导体薄膜结构1003包括衬底100、缓冲层230和半导体层300。成核层120可以设置在衬底100和缓冲层230之间。缓冲层230包括重复地堆叠数次的单元层UL3。
至少部分地构成缓冲层230的单元层UL3的每个包括第一层201、第二层202和第三层203。第一层201具有第一厚度t1和第一带隙能量E1，第二层202具有第二厚度t2和第二带隙能量E2，第三层203具有第三厚度t3和第三带隙能量E3。
一些示例实施方式的单元层UL3还包括：第五层205，设置在第二层202和第三层203之间并具有第五厚度t5和第五带隙能量；以及第四层204，设置在第三层203上并具有第四厚度t4和第四带隙能量。
第四层204和第五层205的带隙能量和厚度可以分别具有如参照图2B和图3B所述的能量分布和厚度范围。
将理解，根据这里描述的任何示例实施方式的缓冲层(例如，缓冲层200、210、220、230和/或250)可以独立于半导体层300和/或衬底100和/或成核层120而存在。在这样的示例实施方式中，根据任何示例实施方式的缓冲层可以被称为“缓冲层结构”，并可以是不包括半导体层300、成核层120和/或衬底100的薄膜结构。将理解，根据这里描述的任何示例实施方式的缓冲层(例如，缓冲层200、210、220、230和/或250)可以包括多个单元层或单个单独的单元层，其中所述单个单独的单元层包括这里描述的单元层的任何示例实施方式。
图5、图6、图7、图8、图9、图10、图11和图12是示出根据实施方式的可应用于提供在半导体薄膜结构中的缓冲层的单元层的具体示例的剖视图。
在以下的描述中，氮化物半导体材料被示出为至少部分地构成每个层，但是不限于此。可以使用满足相邻层之间的前述带隙能量关系的各种III-V族化合物半导体材料。
参照图5，第一层201可以包括AlGaN，第二层202可以包括GaN，和/或第三层203可以包括AlN。
参照图6，第一层201可以包括AlwGa(1-w)N(0<w≤0.5)，第二层202可以包括AlyGa(1-y)N(0≤y≤0.1，y＜w)，和/或第三层203可以包括AlxGa(1-x)N(w＜x≤1)。在一些示例实施方式中，第三层203可以包括AlxGa(1-x)N(0.7≤x≤1)。
在一些示例实施方式中，第一层201、第二层202和第三层203的每个包括三元体系，该三元体系包括Al、Ga和N，并且其每个组成比由前述带隙能量之间的关系来设定。每个层中的Al的组成比w、y和x具有x＞w＞y的关系。
参照图7，第一层201可以包括AlGaN，第二层202可以包括InyGa(1-y)N(0≤y≤0.2)，和/或第三层203可以包括AlN。第一层201中的Al的组成比可以为0.5或更小。
参照图8，第一层201可以包括GaN，第二层202可以包括InGaN，和/或第三层203可以包括AlN。第二层202中的In的组成比可以为0.2或更小。
参照图9，第一层201、第二层202和第三层203中的每个可以形成为包括Al、In、Ga和N的四元体系。在一些示例实施方式中，第一层201、第二层202和第三层203中的每个层可以包括Al、In、Ga和N，并且第一层201、第二层202和第三层203中的每个层可以包括具有不同组成比的四元氮化物。
第一层201可以包括AlwIncGa(1-w-c)N，第二层202可以包括AlyInbGa(1-y-b)N，和/或第三层203可以包括AlxInaGa(1-x-a)N。作为0≤x、y、w、a、b、c≤1的范围，可以根据每层的带隙能量要求来确定代表组成比的以上数值。
参照图10，单元层至少部分地由四层构成，该四层包括分别具有带隙能量E1、E2和E3的三层和具有从E3变化到E1的带隙能量分布的层。第一层201可以包括AlwGa(1-w)N(0＜w≤0.5)，第二层202可以包括AlyGa(1-y)N(0＜y≤0.1，y＜w)，和/或第三层203可以包括AlxGa(1-x)N(w＜x≤1)。第三层203还可以包括AlxGa(1-x)N(0.7≤x≤1)。具有从E3变化到E1的带隙能量分布的第四层204可以包括AlzGa(1-z)N，并可以设置在第三层203上。
第一层201、第二层202、第三层203和第四层204中的每个可以形成为三元体系，并且每个组成比根据前述带隙能量之间的前述关系来设定。也就是，在E3＞E1＞E2和第四层的带隙能量的关系中，组成比被确定为满足从E3变化到E1的分布。
在第一层201、第二层202和第三层203中的Al的组成比w、y和x可以具有y<w<x的关系。第四层204中的Al的组成比z可以取决于第四层204在缓冲层210的厚度方向上的位置而具有不同的值。z值的平均值z_average可以满足y＜w＜z_average＜x的条件。
参照图11，单元层至少部分地由四层构成，该四层包括分别具有带隙能量E1、E2和E3的三层以及具有从E2变化到E3的带隙能量分布的层。第一层201可以包括AlwGa(1-w)N(0＜w≤0.5)，第二层202可以包括AlyGa(1-y)N(0＜y≤0.1，y＜w)，和/或第三层203可以包括AlxGa(1-x)N(w＜x≤1)。第三层203还可以包括AlxGa(1-x)N(0.7≤x≤1)。具有从E2变化到E3的带隙能量分布的第五层205可以包括AlvGa(1-v)N并可以设置在第二层202和第三层203之间。
在第一层201、第二层202和第三层203中的Al的组成比w、y和x具有y＜w＜x的关系。第五层205中的Al的组成比v可以取决于第五层205在缓冲层220的厚度方向上的位置而具有不同的值。v值的平均值v_average可以满足y＜w＜v_average＜x的条件。
参照图12，单元层至少部分地由五层构成，该五层包括分别具有带隙能量E1、E2和E3的三层、具有从E2变化到E3的带隙能量分布的层以及具有从E3变化到E1的带隙能量分布的层。
第一层201、第二层202、第五层205、第三层203和第四层204以此顺序布置。每个层的组成比由前述带隙能量之间的关系确定并且如参照图10和图11所述。
图13是根据一些示例实施方式的半导体薄膜结构的示意性剖视图。
半导体薄膜结构1005包括衬底100、缓冲层250和半导体层300。成核层120可以设置在衬底100和缓冲层250之间。缓冲层250包括单元层U1、...、Uk、...、和UN。
单元层Uk(1≤k≤N)可以是上述单元层UL1、UL2或UL3中的任何一个。包括在单元层Uk(1≤k≤N)中的多个层的带隙能量平均值Ea_Uk可以满足以下条件。
Ea_U1≥Ea_U2≥..Ea_Uk..≥Ea_UN-1≥Ea_UN
也就是，带隙能量平均值在从衬底100朝向半导体层300的方向上减小。此趋势可以是逐渐的或者可以对于每个部分具有阶梯状的形状。
为了使带隙能量平均值具有这样的分布，每个单元层Uk(1≤k≤N)中的Al的平均组成比可以在从衬底100朝向半导体层300的方向上减小。
单元层Uk(1≤k≤N)可以都是相同类型的。单元层Uk(1≤k≤N)可以是与图1B所示的单元层UL相同的类型。在一些示例实施方式中，单元层Uk(1≤k≤N)可以是与图2B所示的单元层UL1、图3B所示的单元层UL2或图4B所示的单元层UL3中的任何一个相同的类型。然而，本发明构思不限于此。只要满足带隙能量平均条件，缓冲层250中的在一个位置的单元层Ui和在另一位置的单元层Uj可以具有彼此不同的单元层类型。
根据实施方式的前述半导体薄膜结构可以使用金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)或原子层沉积(ALD)来制造。
例如，当使用MOCVD时，三甲基镓(TMG)可以用作Ga的源材料，三甲基铝(TMA)可以用作Al的源材料，三甲基铟(TMI)可以用作In的源材料，氨(NH3)可以用作N的源材料，N2气和H2气可以用作载气。每层可以通过调节每种源材料的量而以期望的组成比形成。
前述的半导体薄膜结构可以通过利用缓冲层而提供具有良好质量的半导体层，并且各种电子器件可以通过使用此半导体薄膜结构来实现。例如，前述电子器件可以包括金属氧化物半导体场效应晶体管(MOSFET)、高电子迁移率晶体管(HEMT)或二极管。此外，前述电子器件可以包括发光元件。
图14是根据一些示例实施方式的电子器件的示意性剖视图。
电子器件2000包括衬底2100、缓冲层2200和半导体层2300。栅电极G设置在半导体层2300上(例如，直接地或间接地在半导体层2300上)。源电极S和漏电极D设置在半导体层2300上(例如，直接地或间接地在半导体层2300上)，源电极S和漏电极D与半导体层2300的分开的相应侧(例如，相反侧)接触并彼此间隔开从而脱离彼此的直接接触。成核层2150可以设置在衬底2100和缓冲层2200之间。
衬底2100可以是蓝宝石衬底、硅(Si)衬底或碳化硅(SiC)衬底。衬底2100可以是与半导体层2300不同的任何其它衬底。
缓冲层2200可以减轻由于半导体层2300和衬底2100之间的晶格常数差异和热膨胀系数差异引起的缺陷。缓冲层2200可以是根据本公开的各种示例实施方式的前述缓冲层中的任何一个。
成核层2150可以设置在衬底2100和缓冲层2200之间。成核层2150可以包括AlN。可以在成核层2150和缓冲层2200之间另外地形成AlxGa1-xN(0＜x＜1)层(未示出)。
半导体层2300可以包括第一半导体层2310和第二半导体层2320。
第一半导体层2310可以包括III-V族半导体。例如，第一半导体层2310可以包括GaN、InN、GaAs等。第一半导体层2310可以是未掺杂的层或者可以是掺杂有预定杂质的层。
第二半导体层2320形成在第一半导体层2310上并由能够在第一半导体层2310中感应二维电子气层2DEG的材料形成。第二半导体层2320可以包括III-V族半导体。例如，第二半导体层2320可以包括AlGaN、AlInN、AlGaAs等。由于AlGaN、AlInN、AlGaAs等具有比第一半导体层2310更大的极化率，所以可以在第一半导体层2310中感应出2DEG。当第一半导体层2310是GaN层时，第二半导体层2320可以是AlGaN层或AlInN层。当第一半导体层2310是InN层时，第二半导体层2320可以是AlInN层。当第一半导体层2310是GaAs层时，第二半导体层2320可以是AlGaAs层。然而，这里给出的第一半导体层2310和第二半导体层2320的材料是示例并可以进行各种改变。例如，第二半导体层2320可以具有包括多个不同的材料层的多层结构。
通过第二半导体层2320而在第一半导体层2310上形成的二维电子气层2DEG可以具有高的电子浓度。此外，形成在第一半导体层2310上的二维电子气层2DEG的电子浓度可以通过对第一半导体层2310执行热处理工艺而进一步增大。
图14的电子器件示出用作功率器件的高电子迁移率晶体管(HEMT)的基本结构，并且这种结构可以被各种各样地修改。例如，可以在栅电极G和第二半导体层2320之间进一步提供栅极绝缘层(未示出)或耗尽层(未示出)。此外，第二半导体层2320的其上形成有栅电极G的部分被凹陷至预定深度以形成凹陷区域(未示出)，然后栅电极G可以形成在该凹陷区域中。在这种情况下，可以改变与该凹陷区域对应的二维电子气层2DEG的特性，并且可以调节HEMT的特性。此外，在源电极S和漏电极D被水平地布置的范围内，该结构可以被修改为各种结构。
图15是根据一些示例实施方式的电子器件的示意性剖视图。
一些示例实施方式的电子器件2001(其是使用p-GaN的增强模式的高电子迁移率晶体管(HEMT))与图14的电子器件2000的不同之处在于：耗尽层2330被提供在第二半导体层2320和栅电极G之间(例如，如图15所示直接地在第二半导体层2320和栅电极G之间，或者间接地在第二半导体层2320和栅电极G之间)。
耗尽层2330可以是掺杂有p型杂质的半导体层。耗尽层2330可以是p型GaN层。Mg可以用作p型杂质。
由于前述电子器件使用能够确保半导体层的质量的缓冲层，所以电子器件可以表现出良好的电性能。
尽管已经参照附图所示的示例实施方式描述了前述半导体薄膜结构以及包括该半导体薄膜结构的电子器件，但是这仅是示例，并且本领域技术人员将理解，从其可以有各种修改和等同的其它实施方式。应当理解，这里描述的实施方式应当仅以描述性的含义来考虑，而不是为了限制的目的。因此，本公开的范围不应由所描述的实施方式来限定，而应当由在所附权利要求书中描述的技术精神来确定。
前述半导体薄膜结构包括缓冲层，该缓冲层具有能够减小不同种类的衬底和半导体层之间的应力的结构，从而提供良好质量的半导体层。
前述半导体薄膜结构可以应用于各种电子器件，诸如功率器件或发光器件。
图16示出根据一些示例实施方式的可包括前述半导体薄膜结构的电子器件的示意图。
如所示的，电子器件1600包括一个或更多个电子器件部件，包括经由总线1610通信地联接在一起的处理器(例如，处理电路)1620和存储器1630。
处理电路1620可以被包括在、可以包括和/或可以由处理电路的一个或更多个实例来实现，诸如包括逻辑电路的硬件、诸如执行软件的处理器的硬件/软件组合；或其组合。例如，处理电路1620可以包括但不限于中央处理单元(CPU)、应用处理器(AP)、算术逻辑单元(ALU)、图形处理单元(GPU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器或专用集成电路(ASIC)等。在一些示例实施方式中，存储器1630可以包括存储指令程序的非暂时性计算机可读存储装置，例如固态驱动器(SSD)，并且处理电路1620可以配置为执行该指令程序以实现电子器件1600的功能。
在一些示例实施方式中，电子器件1600可以包括联接到总线1610的一个或更多个附加的部件1640，其可以包括例如电源、光传感器、发光器件、其任意组合等。在一些示例实施方式中，处理电路1620、存储器1630或一个或更多个附加的部件1640中的一个或更多个可以包括根据这里描述的任何示例实施方式的任何半导体薄膜结构，使得处理电路1620、存储器1630或一个或更多个附加的部件1640中的一个或更多个以及因此电子器件1600可以基于半导体层之间的减小的应力而具有良好质量的半导体层，从而提供半导体层和衬底(例如，基于包括如这里所述的缓冲层的任何示例实施方式)，并因此提供具有改善的电特性以及因此改善的性能和/或可靠性的电子器件1600。
应当理解，这里描述的示例实施方式应当仅以描述性的含义来考虑，而不是为了限制的目的。每个示例实施方式中的特征或方面的描述通常应当被认为可用于其它示例实施方式中的其它类似的特征或方面。尽管已经参照附图描述了一个或更多个示例实施方式，但是本领域普通技术人员将理解，可以在不脱离由所附权利要求限定的精神和范围的情况下在其中进行形式和细节上的各种改变。
本申请要求于2019年10月17日在韩国知识产权局提交的韩国专利申请第10-2019-0129326号的权益，其公开内容通过引用整体结合于此。

Claims (29)

1.一种半导体薄膜结构，包括：
衬底；
在所述衬底上的缓冲层，所述缓冲层包括
多个单元层，所述多个单元层中的每个单元层包括
具有第一带隙能量和第一厚度的第一层，
具有第二带隙能量和第二厚度的第二层，以及
具有第三带隙能量和第三厚度的第三层，
其中所述单元层的所述第一层、所述第二层和所述第三层中的具有最低带隙能量的一个层设置在所述单元层的所述第一层、所述第二层和所述第三层中的另外两个层之间；以及
在所述缓冲层上的半导体层，使得所述缓冲层在所述半导体层和所述衬底之间。
2.根据权利要求1所述的半导体薄膜结构，其中
所述单元层的所述第一层相对于所述单元层的所述第二层和所述第三层靠近所述衬底，并且
所述单元层的所述第三层相对于所述单元层的所述第一层和所述第二层远离所述衬底。
3.根据权利要求2所述的半导体薄膜结构，其中
所述第二厚度小于所述第一厚度，并且
所述第二厚度小于所述第三厚度。
4.根据权利要求3所述的半导体薄膜结构，其中
所述第一层配置为调节所述衬底的翘曲。
5.根据权利要求3所述的半导体薄膜结构，其中
所述第一带隙能量高于所述第二带隙能量，并且
所述第一带隙能量低于所述第三带隙能量。
6.根据权利要求3所述的半导体薄膜结构，其中
所述第一厚度大于所述第三厚度。
7.根据权利要求3所述的半导体薄膜结构，其中
所述第一厚度和所述第二厚度之和在所述第三厚度的200％至所述第三厚度的1500％的范围内。
8.根据权利要求7所述的半导体薄膜结构，其中
所述第一厚度和所述第二厚度之和在所述第三厚度的400％至所述第三厚度的900％的范围内。
9.根据权利要求3所述的半导体薄膜结构，其中
所述第三层配置为至少部分地抑制在所述缓冲层的厚度方向上在所述缓冲层中的电流流动。
10.根据权利要求3所述的半导体薄膜结构，其中
所述第二带隙能量和所述第三带隙能量之差的大小等于或大于所述第二带隙能量与所述第一带隙能量之差的大小的200％。
11.根据权利要求3所述的半导体薄膜结构，其中
所述第一层包括AlwGa(1-w)N，0＜w≤0.5。
12.根据权利要求11所述的半导体薄膜结构，其中
所述第二层包括AlyGa(1-y)N，0＜y≤0.1，y＜w。
13.根据权利要求12所述的半导体薄膜结构，其中
所述第三层包括AlxGa(1-x)N，w＜x≤1。
14.根据权利要求13所述的半导体薄膜结构，其中
所述第三层包括AlxGa(1-x)N，0.7≤x≤1。
15.根据权利要求13所述的半导体薄膜结构，其中
每个单元层还包括：
第四层，在所述单元层的所述第三层上，所述第四层具有第四带隙能量，所述第四带隙能量具有在所述第四层的厚度方向上的可变的大小，使得所述第四带隙能量的大小在所述第四层的所述厚度方向上在所述第三带隙能量的大小至所述第一带隙能量的大小之间变化。
16.根据权利要求15所述的半导体薄膜结构，其中
所述第四层包括AlzGa(1-z)N，
z取决于所述第四层在所述缓冲层的厚度方向上的位置而具有不同的值，并且
z值的平均值z_average满足y＜w＜z_average＜x。
17.根据权利要求13所述的半导体薄膜结构，其中
每个单元层还包括：
第五层，在所述单元层的所述第二层和所述单元层的所述第三层之间，所述第五层具有第五带隙能量，所述第五带隙能量具有在所述第五层的厚度方向上的可变的大小，使得所述第五带隙能量的大小在所述第五层的所述厚度方向上在所述第二带隙能量的大小至所述第三带隙能量的大小之间变化。
18.根据权利要求17所述的半导体薄膜结构，其中
所述第五层包括AlvGa(1-v)N，
v取决于所述第五层在所述缓冲层的厚度方向上的位置而具有不同的值，并且
v值的平均值v_average满足y＜w＜v_average＜x。
19.根据权利要求11所述的半导体薄膜结构，其中
所述第二层包括InyGa(1-y)N，0≤y≤0.2，并且
所述第三层包括AlN。
20.根据权利要求3所述的半导体薄膜结构，其中
所述第一层包括GaN。
21.根据权利要求20所述的半导体薄膜结构，其中
所述第二层包括InGaN，并且
所述第三层包括AlN。
22.根据权利要求3所述的半导体薄膜结构，其中
每个单元层还包括：
在所述单元层的所述第三层上的第四层，所述第四层具有第四带隙能量，所述第四带隙能量具有在所述第四层的厚度方向上的可变的大小，使得所述第四带隙能量的大小在所述第四层的所述厚度方向上在所述第三带隙能量的大小至所述第一带隙能量的大小之间变化。
23.根据权利要求3所述的半导体薄膜结构，其中
每个单元层还包括：
第五层，在所述单元层的所述第二层和所述单元层的所述第三层之间，所述第五层具有第五带隙能量，所述第五带隙能量具有在所述第五层的厚度方向上的可变的大小，使得所述第五带隙能量的大小在所述第五层的所述厚度方向上在所述第二带隙能量的大小至所述第三带隙能量的大小之间变化。
24.根据权利要求3所述的半导体薄膜结构，其中
所述第一层、所述第二层和所述第三层中的每个层包括Al、In、Ga和N，并包括具有不同组成比的四元氮化物。
25.根据权利要求1所述的半导体薄膜结构，其中
所述多个单元层中的每个单元层中包括的层的带隙能量的平均值在从所述衬底朝向所述半导体层的方向上减小。
26.一种电子器件，包括：
根据权利要求1所述的半导体薄膜结构；
源电极和漏电极，与所述半导体层的分开的相应侧接触并脱离彼此的直接接触；以及
在所述半导体层上的栅电极。
27.根据权利要求26所述的电子器件，还包括：
在所述半导体层和所述栅电极之间的耗尽层。
28.根据权利要求27所述的电子器件，其中
所述耗尽层包括p-GaN。
29.一种缓冲层结构，所述缓冲层结构包括：
至少一个单元层，所述至少一个单元层包括
具有第一带隙能量和第一厚度的第一层，
具有第二带隙能量和第二厚度的第二层，以及
具有第三带隙能量和第三厚度的第三层，
其中所述至少一个单元层的所述第一层、所述第二层和所述第三层中的具有最低带隙能量的一个层在所述至少一个单元层的所述第一层、所述第二层和所述第三层中的另外两个层之间。
CN202010337504.8A 2019-10-17 2020-04-26 半导体薄膜结构以及包括其的电子器件 Active CN112687732B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0129326 2019-10-17
KR1020190129326A KR20210045835A (ko) 2019-10-17 2019-10-17 반도체 박막 구조체 및 이를 포함하는 전자 소자

Publications (2)

Publication Number Publication Date
CN112687732A true CN112687732A (zh) 2021-04-20
CN112687732B CN112687732B (zh) 2024-02-02

Family

ID=70921783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010337504.8A Active CN112687732B (zh) 2019-10-17 2020-04-26 半导体薄膜结构以及包括其的电子器件

Country Status (5)

Country Link
US (1) US11581269B2 (zh)
EP (1) EP3809449A1 (zh)
JP (1) JP2021068889A (zh)
KR (1) KR20210045835A (zh)
CN (1) CN112687732B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device
CN102201514A (zh) * 2010-03-25 2011-09-28 Lg伊诺特有限公司 发光器件
CN105280736A (zh) * 2014-07-23 2016-01-27 北京有色金属研究总院 一种具有双层界面带隙缓冲层的非晶硅锗薄膜太阳能电池
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR100665364B1 (ko) 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
CN103296161B (zh) 2012-03-01 2016-01-27 上海蓝光科技有限公司 一种GaN基LED超晶格缓冲层结构及其制备方法
US9233844B2 (en) 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
US9136430B2 (en) * 2012-08-09 2015-09-15 Samsung Electronics Co., Ltd. Semiconductor buffer structure, semiconductor device including the same, and method of manufacturing semiconductor device using semiconductor buffer structure
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6064051B2 (ja) 2013-11-06 2017-01-18 シャープ株式会社 窒化物半導体
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
WO2016072521A1 (ja) * 2014-11-07 2016-05-12 住友化学株式会社 半導体基板および半導体基板の検査方法
CN108110098B (zh) 2017-10-25 2019-12-31 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244096A1 (en) * 2009-03-26 2010-09-30 Sanken Electric Co., Ltd. Semiconductor device
CN102201514A (zh) * 2010-03-25 2011-09-28 Lg伊诺特有限公司 发光器件
CN105280736A (zh) * 2014-07-23 2016-01-27 北京有色金属研究总院 一种具有双层界面带隙缓冲层的非晶硅锗薄膜太阳能电池
CN108886000A (zh) * 2016-02-26 2018-11-23 三垦电气株式会社 半导体基体以及半导体装置

Also Published As

Publication number Publication date
CN112687732B (zh) 2024-02-02
KR20210045835A (ko) 2021-04-27
US20210118814A1 (en) 2021-04-22
EP3809449A1 (en) 2021-04-21
JP2021068889A (ja) 2021-04-30
US11581269B2 (en) 2023-02-14

Similar Documents

Publication Publication Date Title
JP5804768B2 (ja) 半導体素子及びその製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP4381380B2 (ja) 半導体装置及びその製造方法
US8378388B2 (en) Semiconductor device having a GaN-based semiconductor layer doped with Fe
US9053931B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
US9054036B2 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
WO2012157227A1 (ja) 半導体素子及びその製造方法
JP2005085852A (ja) 半導体電子デバイス
CN111406306B (zh) 半导体装置的制造方法、半导体装置
WO2014113224A1 (en) Ain/gan layers grown on reo/silicon
US8405067B2 (en) Nitride semiconductor element
CN112687732B (zh) 半导体薄膜结构以及包括其的电子器件
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US10461159B2 (en) Method of manufacturing semiconductor device and the semiconductor device
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2011049486A (ja) Ｉｉｉ族窒化物半導体積層ウェハ及びｉｉｉ族窒化物半導体デバイス
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
KR101972045B1 (ko) 헤테로 구조 반도체 소자
WO2016152106A1 (ja) 半導体ウエハ、半導体装置及び半導体ウエハの製造方法
US20230299146A1 (en) Semiconductor structures
CN111146269A (zh) 高电子迁移率晶体管装置及其制造方法
US20180286973A1 (en) High frequency device
CN115207115A (zh) 半导体层叠结构及其制造方法以及半导体装置
CN118073410A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant