CN112685355A - 一种加串器 - Google Patents

Abstract

本发明公开了一种加串器，包括：I2C控制器、I2C命令解析电路、系统控制电路、低速数据发送电路、高速数据转换电路、低速数据处理电路、I2S接收器、并串转换双向电路、串并转换电路、协议解析电路、视频数据处理电路和I2S接收器，本发明中的加串器不仅可以通过I2C控制器接收外部控制器发送的外部控制命令，还可以通过并串转换双向电路接收外部控制命令和内部控制命令，与此同时，加串器还可以通过串并转换电路接收外部视频源发送的视频数据，并通过I2S接收器接收外部发送的音频数据，因此，本发明中的加串器可以适用于背景技术所示的两种加串器的应用场景，从而使得加串器的应用更为灵活。

Description

一种加串器

技术领域

本发明涉及通信技术领域，更具体的说，涉及一种加串器。

背景技术

通常视频源采集的视频数据经过处理器处理后会显示在显示屏上。在实际应用中，当视频源和处理器之间的安装距离较远，或是当处理器和显示屏之间的安装距离较远时，为实现视频数据的传输，通常会在传输通道上设置加串器和解串器。

参见图1(a)所示的一种视频数据传输路径示意图，视频源可以为汽车尾部倒车影像所使用的摄像头，处理器可以是汽车内部的中控系统，由于视频源设置在汽车尾部，与处理器距离较远，因此，视频源与处理器无法通过直接连接的方式传输视频数据，需要在视频源与处理器之间添加额外的模块来实现视频数据的远距离传输，传统方案中在视频源和处理器之间添加了加串器和解串器。当系统上电后，视频源、加串器和解串器都无法直接工作，需要处理器对其进行配置。一般来说，配置采用I2C(Inter Integrated Circuit，内置集成电路)接口。如图1(a)所示，解串器在处理器的近端，可通过I2C直连进行配置，而摄像头和加串器在处理器远端，I2C接口无法直连，此时就需要解串器将I2C命令进行处理，并将处理后的I2C命令通过传输通道送给加串器，加串器再将I2C命令进行分析处理，从而配置加串器和视频源，对加串器的配置内容包括：加串器的工作模式以及工作参数，对视频源的配置内容包括：对视频源进行通用配置，使视频源正常工作。参见图1(b)所示的另一种视频数据传输路径示意图，视频源和处理器都在近端，显示屏在远端，在此情况下，传输数据还包括音频数据，处理器与加串器可通过I2C接口直连，解串器和显示屏可通过I2C接口直连，处理器通过加串器发送I2C命令到远端的解串器，解串器对I2C命令进行解析后再进行相应的配置。

然而，现有技术中需要针对图1(a)和图1(b)所示的两种视频数据传输情况，采用不同内部结构的加串器，因此，现有的加串器应用不灵活。

发明内容

有鉴于此，本发明公开一种加串器，以实现加串器可以适用于所有加串器的应用场景，从而使得加串器的应用更为灵活。

一种加串器，包括：I2C控制器、I2C命令解析电路、系统控制电路、低速数据发送电路、高速数据转换电路、低速数据处理电路、I2S接收器、并串转换双向电路、串并转换电路、协议解析电路、视频数据处理电路和I2S接收器；

所述I2C控制器与所述I2C命令解析电路连接，所述I2C控制器用于接收外部控制器发送的外部控制命令，并将所述外部控制命令发送至所述I2C命令解析电路；

所述I2C命令解析电路分别与所述系统控制电路、所述低速数据发送电路和所述高速数据转换电路连接，所述I2C命令解析电路用于解析所述外部控制命令，并确定所述外部控制命令中是否有加串器标识，若所述外部控制命令有所述加串器标识，则将所述外部控制命令发送至所述系统控制电路，并产生第一响应命令反馈至所述I2C控制器；若所述外部控制命令无所述加串器标识，则将所述外部控制命令同时发送至所述低速数据发送电路和所述高速数据转换电路；

所述系统控制电路与所述低速数据处理电路连接，所述系统控制电路用于根据所述外部控制命令中包含的配置信息对整个加串器进行初始化配置，还用于根据所述低速数据处理电路发送的内部控制命令包含的配置信息对整个加串器进行初始化配置；

所述低速数据发送电路与所述并串转换双向电路连接，所述低速数据发送电路用于将所述I2C命令解析电路发送的所述外部控制命令转发至所述并串转换双向电路；

所述串并转换电路用于接收外部视频源发送的视频数据，并将所述视频数据由串行信号转换为加串器内部能够识别的并行信号；

所述协议解析电路与所述串并转换电路连接，用于接收并行信号形式的视频数据，并对所述并行信号形式的视频数据进行协议解析，得到协议解析后的视频数据；

所述视频数据处理电路分别与所述协议解析电路和所述高速数据转换电路连接，所述视频数据处理电路用于接收所述协议解析电路发送的所述协议解析后的视频数据，并对所述协议解析后的视频数据按照预设统一格式进行处理，得到目标视频数据，并将所述目标视频数据发送至所述高速数据转换电路；

所述I2S接收器与所述高速数据转换电路连接，所述I2S接收器用于接收外部发送的音频数据，并将所述音频数据发送至所述高速数据转换电路；

所述并串转换双向电路分别与所述低速数据处理电路和所述低速数据发送电路连接，所述并串转换双向电路用于在所述高速数据转换电路不工作时，将工作模式切换为低速模式，从加串器外部接收低速数据，并转发至所述低速数据处理电路，或将所述低速数据发送电路发送的低速数据发送至加串器的外部设备；所述并串转换双向电路还用于在所述高速数据转换电路工作时，将工作模式切换为高速模式，并接收所述高速数据转换电路发送的高速数据和加串器外部发送的低速数据，并将该低速数据发送至所述低速数据处理电路；

所述低速数据处理电路与所述高速数据转换电路连接，所述低速数据处理电路用于当所述并串转换双向电路从加串器外部接收并发送至加串器内部的低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至所述系统控制电路，产生第二响应命令并发送至所述高速数据转换电路；还用于当所述并串转换双向电路发送的低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至所述I2C控制器，产生第三响应命令并发送至所述高速数据转换电路；当所述并串转换双向电路发送的低速数据为对所述I2C控制器的第四响应命令时，将所述第四响应命令发送至所述I2C控制器，由所述I2C控制器将所述第四响应命令发送至加串器的外部设备；

所述高速数据转换电路与所述并串转换双向电路连接，所述高速数据转换电路用于将接收的所述目标视频数据、所述音频数据、所述外部控制命令进行、所述第二响应命令和所述第三响应命令重组得到高速数据，并将所述高速数据发送至并所述串转换双向电路。

可选的，所述低速数据处理电路包括：低速数据解析电路和低速数据接收电路；

所述低速数据接收电路分别与所述并串转换双向电路和所述低速数据解析电路连接，所述低速数据接收电路用于接收所述并串转换双向电路发送的低速数据，并将所述低速数据转发至所述低速数据解析电路；

所述低速数据解析电路分别与所述高速数据转换电路、所述系统控制电路和所述12C控制器连接，所述低速数据解析电路用于当低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至所述系统控制电路，产生所述第二响应命令并发送至所述高速数据转换电路；当低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至所述I2C控制器，产生所述第三响应命令并发送至所述高速数据转换电路；当低速数据为对所述I2C控制器的所述第四响应命令时，将所述第四响应命令发送至所述I2C控制器，由所述I2C控制器将所述第四响应命令发送至加串器的外部设备。

可选的，所述协议解析电路包括：低电压差分信号LVDS协议解析电路、晶体管逻辑集成电路TTL协议解析电路、移动产业处理器接口MIPI协议解析电路和选择器；

所述LVDS协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照LVDS协议进行解析，得到解析后的视频数据；

所述TTL协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照TTL协议进行解析，得到解析后的视频数据；

所述MIPI协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照MIPI协议进行解析，得到解析后的视频数据；

所述选择器分别与所述LVDS协议解析电路、所述TTL协议解析电路、所述MIPI协议解析电路和所述视频数据处理电路连接，所述选择器用于根据所述系统控制电路发送的初始化配置信息，配置分别与所述LVDS协议解析电路、所述TTL协议解析电路和所述MIPI协议解析电路之间通路的导通状态。

从上述的技术方案可知，本发明公开了一种加串器，包括：I2C控制器、I2C命令解析电路、系统控制电路、低速数据发送电路、高速数据转换电路、低速数据处理电路、I2S接收器、并串转换双向电路、串并转换电路、协议解析电路、视频数据处理电路和I2S接收器，I2C控制器接收外部控制器发送的外部控制命令，I2C命令解析电路对外部控制命令进行解析，并在确定外部控制命令中包含加串器标识时，将外部控制命令发送至系统控制电路，以及在确定外部控制命令中不包含加串器标识时，将外部控制命令同时发送至低速数据发送电路和高速数据转换电路，系统控制电路根据外部控制命令包含的配置信息或低速数据处理电路发送的内部控制命令包含的配置信息对整个加串器进行初始化配置，外部视频源发送的视频数据经串并转换电路转换为并行信号，并被协议解析电路进行解析和视频数据处理电路处理后，得到目标视频数据，高速数据转换电路将目标视频数据、外部控制命令、I2S接收器发送的音频数据、低速数据处理电路产生的第二响应命令和第三响应命令进行重组得到高速数据，并在低速数据处理电路处于高速模式时，将高速数据发送至并串转换双向电路，并串转换双向电路还可以接收低速数据，并将低速数据发送至低速数据处理电路，低速数据处理电路在低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至系统控制电路，在低速数据为对加串器的外部控制命令时，将外部控制命令发送至I2C控制器，其中，低速数据包括：当高速数据转换电路不工作时，低速数据发送电路发送的低速数据(此时的低速数据一定为外部控制命令，并可由串并双向电路转发至加串器的外部设备)和加串器外部发送的低速数据；或者，当高速数据转换电路工作时，加串器外部发送的低速数据。由此可以看出，本发明中的加串器不仅可以通过I2C控制器接收外部控制器发送的外部控制命令，还可以通过并串转换双向电路接收外部控制命令和内部控制命令，与此同时，加串器还可以通过串并转换电路接收外部视频源发送的视频数据，并通过I2S接收器接收外部发送的音频数据，因此，本发明中的加串器可以适用于背景技术所示的两种加串器的应用场景，从而使得加串器的应用更为灵活。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。

图1(a)为现有技术公开的一种视频数据传输路径示意图；

图1(b)为现有技术公开的另一种视频数据传输路径示意图；

图2为本发明实施例公开的一种加串器的结构示意图；

图3为本发明实施例公开的另一种加串器的结构示意图；

图4为本发明实施例公开的另一种加串器的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为便于理解本发明所要保护的技术方案，下面对本发明涉及的英文缩写解释如下：

LVDS：Low-Voltage-Differential-Signaling，低电压差分信号，业界统一的视频传输协议。

TTL：Transistor-Transistor Logic，晶体管逻辑集成电路，业界统一的视频传输协议。

MIPI：Mobile Industry Processor Interface，移动产业处理器接口，业界统一的视频传输协议。

I2S：Inter IC Sound，集成电路内置音频总线，业界统一的音频传输协议；

I2C：Inter Integrated Circuit，内置集成电路，业界统一的通信协议，主机是命令的发送端，从机是命令的接收端，主机可向从机发送命令，从机根据命令类型也可向主机回复数据。

本发明实施例公开了一种加串器，不仅可以通过I2C控制器接收外部控制器发送的外部控制命令，还可以通过并串转换双向电路接收外部控制命令和内部控制命令，与此同时，加串器还可以通过串并转换电路接收外部视频源发送的视频数据，并通过I2S接收器接收外部发送的音频数据，因此，本发明中的加串器可以适用于背景技术所示的两种加串器的应用场景，从而应用更为灵活。

参见图2，本发明实施例公开的一种加串器的结构示意图，加串器包括：I2C控制器11、I2C命令解析电路12、系统控制电路13、低速数据发送电路14、高速数据转换电路15、低速数据处理电路16、I2S接收器17、并串转换双向电路18、串并转换电路19、协议解析电路20、视频数据处理电路21和I2S接收器17。

其中：

I2C控制器11与I2C命令解析电路12连接，I2C控制器11用于接收外部控制器发送的外部控制命令，并将所述外部控制命令发送至I2C命令解析电路12。

I2C命令解析电路12分别与系统控制电路13、低速数据发送电路14和高速数据转换电路15连接，I2C命令解析电路12用于解析所述外部控制命令，并确定是否有加串器标识，若所述外部控制命令有所述加串器标识，则将所述外部控制命令发送至系统控制电路13，并产生第一响应命令反馈至I2C控制器11；若所述外部控制命令无所述加串器标识，则将所述外部控制命令同时发送至低速数据发送电路14和高速数据转换电路15。

系统控制电路13与低速数据处理电路16连接，系统控制电路13用于根据所述外部控制命令中包含的配置信息对整个加串器进行初始化配置，还用于根据低速数据处理电路16发送的内部控制命令包含的配置信息对整个加串器进行初始化配置。

低速数据发送电路14与并串转换双向电路18连接，低速数据发送电路14用于将I2C命令解析电路12发送的所述外部控制命令转发至并串转换双向电路18。

串并转换电路19用于接收外部视频源发送的视频数据，并将所述视频数据由串行信号转换为加串器内部能够识别的并行信号。

协议解析电路20与串并转换电路19连接，用于接收并行信号形式的视频数据，并对所述并行信号形式的视频数据进行协议解析，得到协议解析后的视频数据。

视频数据处理电路21分别与协议解析电路20和高速数据转换电路15连接，视频数据处理电路21用于接收协议解析电路20发送的所述协议解析后的视频数据，并对所述协议解析后的视频数据按照预设统一格式进行处理，得到目标视频数据，并将所述目标视频数据发送至高速数据转换电路15。

I2S接收器17与高速数据转换电路15连接，I2S接收器17用于接收外部发送的音频数据，并将所述音频数据发送至高速数据转换电路15。

并串转换双向电路18分别与低速数据处理电路16和低速数据发送电路14连接，并串转换双向电路18用于在高速数据转换电路15不工作时，将工作模式切换为低速模式，从加串器外部接收低速数据，并转发至所述低速数据处理电路16，或将所述低速数据发送电路14发送的低速数据发送至加串器的外部设备；并串转换双向电路18还用于在高速数据转换电路15工作时，将工作模式切换为高速模式，并接收高速数据转换电路15发送的高速数据和加串器外部发送的低速数据，并将该低速数据发送至低速数据处理电路16。

低速数据处理电路16与高速数据转换电路14连接，低速数据处理电路16用于当并串转换双向电路18从加串器外部接收并发送至加串器内部的低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至系统控制电路13，产生第二响应命令并发送至高速数据转换电路14；还用于当并串转换双向电路18发送的低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至I2C控制器11，产生第三响应命令并发送至高速数据转换电路14；当并串转换双向电路18发送的低速数据为对I2C控制器11的第四响应命令时，将所述第四响应命令发送至I2C控制器11，由I2C控制器11将所述第四响应命令发送至加串器的外部设备。

高速数据转换电路15与并串转换双向电路18连接，高速数据转换电路15用于将接收的所述目标视频数据、所述音频数据、所述外部控制命令、低速数据处理电路16产生的而响应命令和第三响应命令进行重组得到高速数据，并将所述高速数据发送至并串转换双向电路18。

综上可知，本发明公开了一种加串器，包括：I2C控制器11、I2C命令解析电路12、系统控制电路13、低速数据发送电路14、高速数据转换电路15、低速数据处理电路16、I2S接收器17、并串转换双向电路18、串并转换电路19、协议解析电路20、视频数据处理电路21和I2S接收器17，I2C控制器11接收外部控制器发送的外部控制命令，I2C命令解析电路12对外部控制命令进行解析，并在确定外部控制命令中包含加串器标识时，将外部控制命令发送至系统控制电路13，以及在确定外部控制命令中不包含加串器标识时，将外部控制命令同时发送至低速数据发送电路14和高速数据转换电路15，系统控制电路13根据外部控制命令包含的配置信息或低速数据处理电路16发送的内部控制命令包含的配置信息对整个加串器进行初始化配置，外部视频源发送的视频数据经串并转换电路19转换为并行信号，并被协议解析电路20进行解析和视频数据处理电路21处理后，得到目标视频数据，高速数据转换电路15将目标视频数据、外部控制命令、I2S接收器17发送的音频数据、低速数据处理电路16产生的第二响应命令和第三响应命令进行重组得到高速数据，并在低速数据处理电路16处于高速模式时，将高速数据发送至并串转换双向电路18，并串转换双向电路18还可以接收低速数据，并将低速数据发送至低速数据处理电路16，低速数据处理电路16在低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至系统控制电路13，在低速数据为对加串器的外部控制命令时，将外部控制命令发送至I2C控制器11，其中，低速数据包括：当高速数据转换电路15不工作时，低速数据发送电路14发送的低速数据和加串器外部发送的低速数据；或者，当高速数据转换电路15工作时，加串器外部发送的低速数据。由此可以看出，本发明中的加串器不仅可以通过I2C控制器11接收外部控制器发送的外部控制命令，还可以通过并串转换双向电路18接收外部控制命令和内部控制命令，与此同时，加串器还可以通过串并转换电路19接收外部视频源发送的视频数据，并通过I2S接收器17接收外部发送的音频数据，因此，本发明中的加串器可以适用于背景技术所示的两种加串器的应用场景，从而应用更为灵活。

为进一步优化上述实施例，参见图3，本发明实施例公开的另一种加串器的结构示意图，在图2所示实施例的基础上，低速数据处理电路16包括：低速数据解析电路161和低速数据接收电路162；

低速数据接收电路162分别与并串转换双向电路18和低速数据解析电路161连接，低速数据接收电路162用于将并串转换双向电路18发送的低速数据转发至低速数据解析电路161。

其中，并串转换双向电路18发送至低速数据接收电路162的低速数据包括：当高速数据转换电路15不工作时，低速数据发送电路14发送的低速数据(此时的低速数据一定为外部控制命令，并可由串并双向电路转发至加串器的外部设备)和加串器外部发送的低速数据；或者，当高速数据转换电路15工作时，加串器外部发送的低速数据。

低速数据解析电路161分别与高速数据转换电路15、系统控制电路13和12C控制器11连接，低速数据解析电路161用于当低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至系统控制电路13，产生第二响应命令并发送至高速数据转换电路14；当低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至I2C控制器11，产生第三响应命令并发送至高速数据转换电路14；当低速数据为对I2C控制器11的第四响应命令时，将所述第四响应命令发送至I2C控制器11，由I2C控制器11将所述第四响应命令发送至加串器的外部设备。

需要说明的是，现有技术中的加串器只能针对单一视频源发送的视频数据进行处理，也即只能针对具有一种协议的视频源信号进行处理，为解决这一问题，本发明对协议解析电路20进行了改进。

参见图4，本发明实施例公开的另一种加串器的结构示意图，在图3所示实施例的基础上，协议解析电路20包括：LVDS协议解析电路201、TTL协议解析电路202、MIPI协议解析电路203和选择器204；

LVDS协议解析电路201与串并转换电路19连接，用于对串并转换电路19发送的并行信号形式的视频数据按照LVDS协议进行解析，得到解析后的视频数据。

TTL协议解析电路202与串并转换电路19连接，用于对串并转换电路19发送的并行信号形式的视频数据按照TTL协议进行解析，得到解析后的视频数据。

MIPI协议解析电路203与串并转换电路19连接，用于对串并转换电路19发送的并行信号形式的视频数据按照MIPI协议进行解析，得到解析后的视频数据。

选择器204分别与LVDS协议解析电路201、TTL协议解析电路202、MIPI协议解析电路203和视频数据处理电路21连接，选择器204用于根据系统控制电路13发送的初始化配置信息，配置分别与LVDS协议解析电路201、TTL协议解析电路202和MIPI协议解析电路203之间通路的导通状态。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种加串器，其特征在于，包括：I2C控制器、I2C命令解析电路、系统控制电路、低速数据发送电路、高速数据转换电路、低速数据处理电路、I2S接收器、并串转换双向电路、串并转换电路、协议解析电路、视频数据处理电路和I2S接收器；

所述I2C控制器与所述I2C命令解析电路连接，所述I2C控制器用于接收外部控制器发送的外部控制命令，并将所述外部控制命令发送至所述I2C命令解析电路；

所述I2C命令解析电路分别与所述系统控制电路、所述低速数据发送电路和所述高速数据转换电路连接，所述I2C命令解析电路用于解析所述外部控制命令，并确定所述外部控制命令中是否有加串器标识，若所述外部控制命令有所述加串器标识，则将所述外部控制命令发送至所述系统控制电路，并产生第一响应命令反馈至所述I2C控制器；若所述外部控制命令无所述加串器标识，则将所述外部控制命令同时发送至所述低速数据发送电路和所述高速数据转换电路；

所述系统控制电路与所述低速数据处理电路连接，所述系统控制电路用于根据所述外部控制命令中包含的配置信息对整个加串器进行初始化配置，还用于根据所述低速数据处理电路发送的内部控制命令包含的配置信息对整个加串器进行初始化配置；

所述低速数据发送电路与所述并串转换双向电路连接，所述低速数据发送电路用于将所述I2C命令解析电路发送的所述外部控制命令转发至所述并串转换双向电路；

所述串并转换电路用于接收外部视频源发送的视频数据，并将所述视频数据由串行信号转换为加串器内部能够识别的并行信号；

所述协议解析电路与所述串并转换电路连接，用于接收并行信号形式的视频数据，并对所述并行信号形式的视频数据进行协议解析，得到协议解析后的视频数据；

所述视频数据处理电路分别与所述协议解析电路和所述高速数据转换电路连接，所述视频数据处理电路用于接收所述协议解析电路发送的所述协议解析后的视频数据，并对所述协议解析后的视频数据按照预设统一格式进行处理，得到目标视频数据，并将所述目标视频数据发送至所述高速数据转换电路；

所述I2S接收器与所述高速数据转换电路连接，所述I2S接收器用于接收外部发送的音频数据，并将所述音频数据发送至所述高速数据转换电路；

所述并串转换双向电路分别与所述低速数据处理电路和所述低速数据发送电路连接，所述并串转换双向电路用于在所述高速数据转换电路不工作时，将工作模式切换为低速模式，从加串器外部接收低速数据，并转发至所述低速数据处理电路，或将所述低速数据发送电路发送的低速数据发送至加串器的外部设备；所述并串转换双向电路还用于在所述高速数据转换电路工作时，将工作模式切换为高速模式，并接收所述高速数据转换电路发送的高速数据和加串器外部发送的低速数据，并将该低速数据发送至所述低速数据处理电路；

所述低速数据处理电路与所述高速数据转换电路连接，所述低速数据处理电路用于当所述并串转换双向电路从加串器外部接收并发送至加串器内部的低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至所述系统控制电路，产生第二响应命令并发送至所述高速数据转换电路；还用于当所述并串转换双向电路发送的低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至所述I2C控制器，产生第三响应命令并发送至所述高速数据转换电路；当所述并串转换双向电路发送的低速数据为对所述I2C控制器的第四响应命令时，将所述第四响应命令发送至所述I2C控制器，由所述I2C控制器将所述第四响应命令发送至加串器的外部设备；

所述高速数据转换电路与所述并串转换双向电路连接，所述高速数据转换电路用于将接收的所述目标视频数据、所述音频数据、所述外部控制命令、所述第三响应命令和所述第四响应命令进行重组得到高速数据，并将所述高速数据发送至并所述串转换双向电路。

2.根据权利要求1所述的加串器，其特征在于，所述低速数据处理电路包括：低速数据解析电路和低速数据接收电路；

所述低速数据接收电路分别与所述并串转换双向电路和所述低速数据解析电路连接，所述低速数据接收电路用于接收所述并串转换双向电路发送的低速数据，并将所述低速数据转发至所述低速数据解析电路；

所述低速数据解析电路分别与所述高速数据转换电路、所述系统控制电路和所述12C控制器连接，所述低速数据解析电路用于当低速数据为对加串器的内部控制命令时，将所述内部控制命令发送至所述系统控制电路，产生所述第二响应命令并发送至所述高速数据转换电路；当低速数据为对加串器的外部控制命令时，将所述外部控制命令发送至所述I2C控制器，产生所述第三响应命令并发送至所述高速数据转换电路；当低速数据为对所述I2C控制器的所述第四响应命令时，将所述第四响应命令发送至所述I2C控制器，由所述I2C控制器将所述第四响应命令发送至加串器的外部设备。

3.根据权利要求1所述的加串器，其特征在于，所述协议解析电路包括：低电压差分信号LVDS协议解析电路、晶体管逻辑集成电路TTL协议解析电路、移动产业处理器接口MIPI协议解析电路和选择器；

所述LVDS协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照LVDS协议进行解析，得到解析后的视频数据；

所述TTL协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照TTL协议进行解析，得到解析后的视频数据；

所述MIPI协议解析电路与所述串并转换电路连接，用于对所述串并转换电路发送的并行信号形式的视频数据按照MIPI协议进行解析，得到解析后的视频数据；

所述选择器分别与所述LVDS协议解析电路、所述TTL协议解析电路、所述MIPI协议解析电路和所述视频数据处理电路连接，所述选择器用于根据所述系统控制电路发送的初始化配置信息，配置分别与所述LVDS协议解析电路、所述TTL协议解析电路和所述MIPI协议解析电路之间通路的导通状态。

Images