CN112672518B - 一种消除60GHz内谐振的差分过孔结构优化方法 - Google Patents
一种消除60GHz内谐振的差分过孔结构优化方法 Download PDFInfo
- Publication number
- CN112672518B CN112672518B CN202110032311.6A CN202110032311A CN112672518B CN 112672518 B CN112672518 B CN 112672518B CN 202110032311 A CN202110032311 A CN 202110032311A CN 112672518 B CN112672518 B CN 112672518B
- Authority
- CN
- China
- Prior art keywords
- differential
- radius
- pair
- physical model
- dimensional physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种消除60GHz内谐振的差分过孔结构优化方法,该方法包括:基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系;根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型;基于差分过孔三维物理模型预测谐振点频率;按预设规则在差分过孔旁边放置接地过孔并实时获取预测谐振点频率,得到优化排布方案。本发明能够消除差分对过孔结构60GHz以内的谐振。本发明作为一种消除60GHz内谐振的差分过孔结构优化方法,可广泛应用于PCB结构设计领域。
Description
技术领域
本发明属于PCB结构设计领域,尤其涉及一种消除60GHz内谐振的差分过孔结构优化方法。
背景技术
电子电路系统正在向着高速度,高密度的方向不断发展。数据的爆炸性增长使得对高频高速电路信号完整性的要求越来越高。对于串行链路而言,PAM4脉冲幅度调制技术模块已经采用至112Gbps速率,更高一代的224Gbps速率成为信号传输高速领域的热门课题。
对于高频高速电路中PCB过孔部件,差分对过孔传输的信号完整性往往受到阻抗不匹配,平面回流引发的谐振腔,相邻信号网络串扰,介质和导体损耗等多方面的影响。目前的方法重点研究过孔中心距分别对差分信号和共模信号的影响。然而这种方法并不能预测在单元差分多孔模型下插入损耗可能出现的谐振点频率,也没有解释抑制谐振点的原理和方法。同时,该方法仅添加两个接地过孔返回路径以提供返回电流,这对抑制插入损耗的谐振和改善插入损耗的作用十分有限。总结而言,该优化方法对于高频率的差分过孔信号分析预测能力具有一定的局限性。目前,对于串行通道封装-PCB或连接器-PCB的差分过孔的分析和研究集中在差分对的过孔中心距,反焊盘直径以及功能性焊盘半径等结构上,而针对于差分对周围接地过孔排布的优化研究仍有欠缺。
发明内容
为了解决上述技术问题,本发明的目的是提供一种消除60GHz内谐振的差分过孔结构优化方法,能够消除差分对过孔结构60GHz以内的谐振,使得60GHz以内过孔的插入损耗近似为一条理想斜线。
本发明所采用的技术方案是:一种消除60GHz内谐振的差分过孔结构优化方法,包括以下步骤:
基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系;
根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型;
基于差分过孔三维物理模型预测谐振点频率;
按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案。
进一步,所述基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系这一步骤,其具体包括:
设置过孔半径;
基于Q2D仿真工具在设置的过孔半径下,得到差分过孔的不同间距情况下对应的特性阻抗值,并选取贴近特性阻抗90欧姆的过孔间距;
基于Q2D仿真工具在设置的过孔半径和过孔间距下,获得贴近90欧姆特性阻抗下的反焊盘半径。
进一步,所述根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型这一步骤,其具体包括:
根据差分对的过孔半径、过孔间距和反焊盘半径建立24层平面叠层结构的三维物理模型,并移除焊盘和带状走线,得到差分过孔三维物理模型。
进一步,所述差分过孔三维模型的部件包括接地层、接地过孔和差分信号过孔。
进一步,所述基于差分过孔三维物理模型预测谐振点频率具体为基于差分过孔三维物理模型不同参数设置下差分过孔结构的谐振点频率预测,具体公式如下:
上式中,c0表示光速,εr表示相对介电常数,x和y分别表示待定系数,D表示接地过孔等效间距,a表示接地过孔的半径。
进一步,所述优化排布方案的对象包括单对差分对结构的差分过孔和多对差分对结构的差分过孔,所述按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案这一步骤,其具体包括:
对于单对差分对结构的差分过孔,以过孔中心为轴心,按照一定的旋转角度放置接地过孔;
对于多对差分对结构的差分过孔,设置共享接地过孔,以过孔中心为轴心并按照一定的旋转角度在每对差分过孔放置接地过孔。
进一步,所述旋转角度根据信号带宽决定。
本发明方法的有益效果是:本发明通过建立PCB差分过孔模型,设置过孔半径-反焊盘半径-过孔间距参数组合,提出预测单元差分过孔的不同接地过孔排布下大谐振点的方法。同时,提出新型的接地过孔优化图案,通过调整接地过孔的摆放位置,消除差分对过孔结构60GHz以内的谐振,使得60GHz以内过孔的插入损耗近似为一条理想斜线,从而为下一代224GHz速率下串行通道封装-PCB或连接器-PCB两个关键部位的过孔设计提供一种解决方法。
附图说明
图1是本发明具体实施例一种消除60GHz内谐振的差分过孔结构优化方法的步骤流程图;
图2是本发明具体实施例建立的差分过孔三维物理模型;
图3是本发明具体实施例针对于单对差分对结构的差分过孔的接地过孔第一优化排布方案;
图4是本发明具体实施例针对于单对差分对结构的差分过孔的接地过孔第二优化排布方案;
图5是本发明具体实施例针对于单对差分对结构的差分过孔的接地过孔第三优化排布方案;
图6是本发明具体实施例针对于多对差分对结构的差分过孔的接地过孔第四优化排布方案;
图7是本发明具体实施例针对于多对差分对结构的差分过孔的接地过孔第五优化排布方案;
图8是本发明具体实施例单对差分对下传统方案和第一优化排布方案的插入损耗曲线对比;
图9是本发明具体实施例针对于单对差分对结构的三种优化排布方案的插入损耗曲线对比;
图10是本发明具体实施例四对差分对下传统差分对结构和传统方案和针对于多对差分对结构的两种优化排布方案的插入损耗曲线对比;
附图标记:1、信号过孔;2、反焊盘。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
如图1所示,本发明提供了一种消除60GHz内谐振的差分过孔结构优化方法,该方法包括以下步骤:
S1、基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系;
具体地,对差分过孔物理建模,其物理模型如图2所示。S1步骤的模型包含24层地层,两个信号过孔1组成差分过孔,根据最小化特性阻抗原则,差分过孔的反焊盘2半径尽量大,以减少阻抗不连续的影响,S1步骤中的反焊盘2由两个圆形反焊盘和一个矩形反焊盘组成。
S2、根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型;
S3、基于差分过孔三维物理模型预测谐振点频率;
具体地,当差分信号跟随差分过孔并进行跨平面层传输时,返回电流一部分跟随接地过孔返回,一部分跟随层间的等效电容返回。返回位移电流信号会激发寄生横向电磁模式,从而使其表现为平行板波导,激发的横向电磁波将在平面腔内传输,这些横向电磁波在某些频率下会形成驻波,引发信号的谐振。在信号过孔附近,短路通孔将这些地层缝合起来,周期排序后将形成周期结构的地栅栏。不同间距的,不同半径,不同位置形成的地过孔栅栏所形成的等效平面谐振腔也不同,这由地过孔栅栏的地过孔的单位面积密度和相邻的过孔间的偏移而引起的复杂反射等因素决定。因此,根据近似矩形波导谐振腔理论,但信号波长与等效谐振腔的尺寸存在一定关系时,将会引发谐振。插入损耗的谐振点的频率可由地过孔间距大小和过孔半径大小,以及地过孔的摆放位置等因素来预测。
S4、按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案。
具体地,对于接地过孔的设计原理有如下:通过将接地过孔放置在信号过孔的方法,可以为电流提供返回路径,增加通过返回接地过孔的电流,此举极大地减小了平行板的模式激励,并抑制了腔体内驻波的产生。同时,返回电流将遵循由短路通孔提供的低阻抗路径,电流环路面积将大大减小,有助于减少由于接地返回路径的寄生电感。此外,接地过孔的配置应该遵循远离差分对中心线位置的优先规则(具体位置需根据接地过孔数量再具体调整)。对于差分信号而言,距离差分对间的中心线越近,电势则越低,该位置下返回电流也越小。优先在左右两侧配置接地过孔,可以有效为电流提供返回路径管理,使得通过接地过孔返回的电流越大,减少跨等效电容返回的电流,从而减少平行板电磁模式的激发,抑制进入平面腔的电磁能量,从而抑制甚至消除谐振。接地过孔侧重于左右两侧摆放策略将使得接地过孔对平面层电磁波的有效截止频率提高。同时,越高密度的接地过孔栅栏抑制谐振效果越明显。
进一步作为本方法的优选实施例,所述基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系这一步骤,其具体包括:
设置过孔半径;
基于Q2D仿真工具在设置的过孔半径下,得到差分过孔的不同间距情况下对应的特性阻抗值,并选取贴近特性阻抗90欧姆的过孔间距;
基于Q2D仿真工具在设置的过孔半径和过孔间距下,获得贴近90欧姆特性阻抗下的反焊盘半径。
具体地,在步骤S1中,差分过孔半径,反焊盘半径,过孔间距对差分过孔的特性阻抗有决定作用。为了尽量贴近特性阻抗90欧姆的设定,差分信号过孔的半径,反焊盘半径,过孔间距三者的设置顺序为:首先,设置过孔半径;其次,运行Q2D仿真工具,在限定过孔半径值下,得到的差分过孔的不同间距情况下对应的特性阻抗值,选取贴近特性阻抗90欧姆的过孔间距值;最后,使用上一步中得到的过孔半径和过孔间距,用Q2D仿真工具获得贴近90欧姆特性阻抗下的反焊盘半径。总体而言,对于差分信号,反焊盘直径的太小会使得过孔的阻抗不匹配增大,因此,本模型的反焊盘尽量大,以减少信号阻抗不匹配的影响。通过设置信号过孔半径-反焊盘半径-过孔间距的参数组合,可以一定程度上抑制由于阻抗不连续性带来的影响。以差分过孔半径为9mil的情况为例,可设置过孔半径——反焊盘半径——过孔间距为9mil——45mil——35mil。
进一步作为本方法优选实施例,所述根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型这一步骤,其具体包括:
根据过孔半径、过孔间距和反焊盘半径建立24层平面叠层结构的三维物理模型,并移除焊盘和带状走线,得到差分过孔三维物理模型。
具体地,模型移除所有焊盘以排除焊盘对提出结构的不确定影响,同时移除带状走线以排除带状走线对差分多孔信号的影响。
进一步作为本发明的优选实施例,所述差分过孔三维模型的部件包括接地层、接地过孔和差分信号过孔。
进一步作为本发明优选实施例,所述基于差分过孔三维物理模型预测谐振点频率具体为基于差分过孔三维物理模型不同参数设置下差分过孔结构的谐振点频率预测,具体公式如下:
上式中,c0表示光速,εr表示相对介电常数,x和y分别表示待定系数,D表示接地过孔等效间距,D的值根据具体接地过孔排布而选取,a表示接地过孔的半径。
具体地,基于该预测方法,快速对不同的过孔半径——反焊盘半径——过孔间距的参数组合下的差分多孔模型进行分析,得到24层地平面叠层结构下的不同接地过孔图案下的大谐振点。经过仿真可得,当过孔半径越小且间距越小时,第一明显的谐振点将会越来越远。由于第一大谐振的频率点附近的频率范围内,插入损耗会快速变小,该频率点下信号的损耗会加大,因此在实际参数选择中,差分过孔模型下的有效带宽因尽量选取在谐振点之前。
进一步作为本发明优选实施例,所述优化排布方案的对象包括单对差分对结构的差分过孔和多对差分对结构的差分过孔,所述按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案这一步骤,其具体包括:
对于单对差分对结构的差分过孔,以过孔中心为轴心,按照一定的旋转角度放置接地过孔;
具体地,针对于单对差分对结构,参照图3,第一优化排布方案设置接地过孔图案为,以过孔中心为轴心,根据旋转角度放置,接地过孔放置角度为-72°—36°—0°—36°—72°;
针对于上述单对差分对的第一优化排布方案,因为其接地过孔的放置规则是沿着圆弧放置,此优化方法不适用于多对差分对的排布,因此本发明根据上述的单对差分对的新排布,提出针对于多对差分对排布的第四优化排布方案,如图6所示,该优化图案可看作单对差分对优化图案下的新的变化形式,用以解决多差分对排布的问题,共享接地过孔可以减小接地过孔的数量。走线可从差分信号过孔的上下两侧引出。同时,针对于实际中走线需从左右两侧引出的情况,本发明对多差分对条件下提出第五优化排布方案,如图7所示,此形式排布可看作是第四排布方案下的新调整。在第五优化排布方案的情况下,走线可以较好地从左右两边引出。第五优化排布方案具有易出线的特点;
另外,针对于单对差分对结构,参照图4,还提出了第二优化排布方案;参照图5,第三优化排布方案。
对于多对差分对结构的差分过孔,设置共享接地过孔,以过孔中心为轴心并按照一定的旋转角度在每对差分过孔放置接地过孔。
进一步作为本方法的优选实施例,所述旋转角度根据信号带宽决定。
下面进行插入损耗对比:
参照图8,单对差分对过孔的传统图案,与本发明提出的新过孔第一优化排布方案的插入损耗损耗进行对比。根据图中结果,传统接地过孔排布在35GHz插入损耗会出现大幅度下滑,在40GHz存在深谐振,而本发明提出的新排布在前60GHz的插入损耗可以看作近似为一条直线。
参照图9,将本发明提出的新过孔第一优化排布方案、第二优化排布方案、第三优化排布方案的插入损耗进行对比。仿真模型为单差分对,没有其他差分对的干扰。根据图中结果,在60GHz频率点上第一优化排布方案、第二优化排布方案、第三优化排布方案损耗依次增加。同时,优化图案结构在60GHz前均没有大谐振,近乎为一条直线。因此,优化排布方案均有更好的信号完整特性,其中第一优化排布方案效果最优。
参照图10,针对于多对差分对结构,将传统的差分对过孔排布,第四优化排布方案,第五优化排布方案的插入损耗进行对比。需要注意的是,仿真模型使用了四对差分对,引入了差分信号的串扰问题,因此同一种排布图案下的单差分对和多差分对的仿真结果略有不同。根据图中结果,可以得到,多差分对的第四优化排布方案和第五优化排布方案均优于传统图案,在60GHz频率之前没有谐振,插入损耗近似于一条直线。传统的多差分对图案的信号过孔和接地过孔之比为1:2,多差分对的第四优化排布方案的信号过孔和接地过孔之比为2:5,多差分对的第五优化排布方案的信号过孔和接地过孔之比为1:2。
综合上述说明,本发明中提出的优化排布方案拥有更好的信号完整特性。相对于传统图案,优化图案设计能够消除差分对过孔结构60GHz以内的谐振,使得60GHz以内过孔的插入损耗近似为一条理想斜线。它可为下一代224GHz速率下串行通道封装-PCB或连接器-PCB两个关键部位的过孔设计提供一种解决方法。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (4)
1.一种消除60GHz内谐振的差分过孔结构优化方法,其特征在于,包括以下步骤:
基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系;
根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型;
基于差分过孔三维物理模型预测谐振点频率;
按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案;
所述基于特性阻抗匹配原则,确定不同组合的差分对的过孔半径,过孔间距和反焊盘半径三者的对应关系这一步骤,其具体包括;
设置过孔半径;
基于Q2D仿真工具在设置的过孔半径下,得到差分过孔的不同间距情况下对应的特性阻抗值,并选取贴近特性阻抗90欧姆的过孔间距;
基于Q2D仿真工具在设置的过孔半径和过孔间距下,获得贴近90欧姆特性阻抗下的反焊盘半径;
所述优化排布方案的对象包括单对差分对结构的差分过孔和多对差分对结构的差分过孔,所述按预设规则在差分过孔旁边放置接地过孔,得到优化排布方案这一步骤,其具体包括;
对于单对差分对结构的差分过孔,以过孔中心为轴心,按照一定的旋转角度放置接地过孔;
所述旋转角度根据信号带宽决定;
对于多对差分对结构的差分过孔,设置共享接地过孔,以过孔中心为轴心并按照一定的旋转角度在每对差分过孔放置接地过孔。
2.根据权利要求1所述一种消除60GHz内谐振的差分过孔结构优化方法,其特征在于,所述根据差分对的过孔半径,过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型,得到差分过孔三维物理模型这一步骤,其具体包括:
根据差分对的过孔半径、过孔间距和反焊盘半径建立24层平面叠层结构的三维物理模型,并移除焊盘和带状走线,得到差分过孔三维物理模型。
3.根据权利要求2所述一种消除60GHz内谐振的差分过孔结构优化方法,其特征在于,所述差分过孔三维物理模型的部件包括接地层、接地过孔和差分信号过孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110032311.6A CN112672518B (zh) | 2021-01-11 | 2021-01-11 | 一种消除60GHz内谐振的差分过孔结构优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110032311.6A CN112672518B (zh) | 2021-01-11 | 2021-01-11 | 一种消除60GHz内谐振的差分过孔结构优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112672518A CN112672518A (zh) | 2021-04-16 |
CN112672518B true CN112672518B (zh) | 2023-05-05 |
Family
ID=75414195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110032311.6A Active CN112672518B (zh) | 2021-01-11 | 2021-01-11 | 一种消除60GHz内谐振的差分过孔结构优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112672518B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114828415A (zh) * | 2022-03-30 | 2022-07-29 | 华南理工大学 | 一种提高信号传输质量的差分过孔结构优化方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10194524B1 (en) * | 2017-07-26 | 2019-01-29 | Cisco Technology, Inc. | Anti-pad for signal and power vias in printed circuit board |
CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008305074A (ja) * | 2007-06-06 | 2008-12-18 | Nec Corp | 電子機器設計支援装置及びプログラム |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
CN102436516B (zh) * | 2011-09-02 | 2013-11-13 | 北京航空航天大学 | 一种包含平面对谐振特性影响的分段式过孔建模方法 |
-
2021
- 2021-01-11 CN CN202110032311.6A patent/CN112672518B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10194524B1 (en) * | 2017-07-26 | 2019-01-29 | Cisco Technology, Inc. | Anti-pad for signal and power vias in printed circuit board |
CN109842990A (zh) * | 2019-03-22 | 2019-06-04 | 重庆邮电大学 | 一种高速差分过孔的优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112672518A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100651414B1 (ko) | 동축 비아홀을 구비한 인쇄회로기판 | |
US8481866B2 (en) | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards | |
JP6133884B2 (ja) | 高域伝送用電気工学受動素子を埋め込んだプリント回路基板 | |
US7446624B2 (en) | Transmission line and wiring forming method | |
Wu et al. | Electromagnetic bandgap power/ground planes for wideband suppression of ground bounce noise and radiated emission in high-speed circuits | |
KR100651559B1 (ko) | 잡음 특성이 개선된 고주파 신호 전송 선로 | |
US7448880B2 (en) | Multilayer printed circuit board for high-speed differential signal, communication apparatus, and data storage apparatus | |
US7385470B2 (en) | Technique for reducing via capacitance | |
US9265149B2 (en) | Printed wiring board and method for manufacturing the same | |
US8049118B2 (en) | Printed circuit board | |
US20100182105A1 (en) | Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals | |
US7470864B2 (en) | Multi-conducting through hole structure | |
US8536464B2 (en) | Multilayer substrate | |
CN203040005U (zh) | 印制电路板 | |
JP2017204598A5 (zh) | ||
US10524351B2 (en) | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material | |
CN112672518B (zh) | 一种消除60GHz内谐振的差分过孔结构优化方法 | |
US20060214010A1 (en) | Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
US7196906B1 (en) | Circuit board having segments with different signal speed characteristics | |
JP6238605B2 (ja) | プリント回路板及び電子機器 | |
JP5194722B2 (ja) | 配線基板及び半導体装置 | |
US20240120633A1 (en) | Ultra-wideband electromagnetic band gap (ebg) structure and circuit board | |
CN113594685B (zh) | 一种移动终端的多层电路板及终端设备 | |
JP4377725B2 (ja) | 高周波用配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |