CN112670286A - 具有气隙的半导体元件结构及其制备方法 - Google Patents

具有气隙的半导体元件结构及其制备方法 Download PDF

Info

Publication number
CN112670286A
CN112670286A CN202010893706.0A CN202010893706A CN112670286A CN 112670286 A CN112670286 A CN 112670286A CN 202010893706 A CN202010893706 A CN 202010893706A CN 112670286 A CN112670286 A CN 112670286A
Authority
CN
China
Prior art keywords
source
drain
fin
fin structure
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010893706.0A
Other languages
English (en)
Other versions
CN112670286B (zh
Inventor
郭锦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112670286A publication Critical patent/CN112670286A/zh
Application granted granted Critical
Publication of CN112670286B publication Critical patent/CN112670286B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种具有气隙的半导体元件结构及其制备方法。该半导体元件结构包括一第一鳍片结构与一第二鳍片结构，以及一第一字元线，该第一鳍片结构与该第二鳍片结构设置在一半导体基底上，该第一字元线穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元件结构亦包括一第一源极/漏极(S/D)结构以及一第二源极/漏极(S/D)结构，该第一源极/漏极结构设置在该第一鳍片结构上，并邻近该第一字元线设置，而该第二源极/漏极结构设置在该第二鳍片结构上，并邻近该第一字元线设置。该第一源极/漏极结构与该第二源极/漏极结构之间具有一气隙。

Description

具有气隙的半导体元件结构及其制备方法
技术领域
本公开主张2019年10月16日申请的美国正式申请案第16/654,497号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种半导体元件结构以及该半导体元件的制备方法。特别涉及一种具有气隙的半导体元件结构及其制备方法，该气隙位在相邻的源极/漏极(source/drain，S/D)结构之间。
背景技术
由于结构简单，动态随机存取存储器(dynamic random access memories，DRAMs)可比其他形态的存储器提供每单元芯片面积中更多的存储器胞，而该其他形态的存储器例如静态随机存取存储器(static random access memories，SRAMs)。一DRAM由多个DRAMcells所构成，而每一DRAM的存储单元具有一电容器以及一晶体管，该电容器用于存储信息，该晶体管耦接到该电容器，当该电容器充电或方电时，该晶体管用于稳压(regulating)。在一读取操作期间，一字元线(word line，WL)被确证(asserted)，则导通晶体管。该致能的晶体管允许电压穿过该电容器，以经过一位元线(bit line，BL)而被一感测放大器(sense amplifier)所读取。在一写入期间，在该字元线确证时，被写入的数据提供在该位元线上。
为了满足较大存储器存储量的需求，已经持续缩减DRAM存储器胞的尺寸，其是造成增加相当多的该些DRAMs的封装密度。然而，当DRAM存储器胞需求要求降低尺寸时，电容耦合(capacitive coupling)正变成日益重要的问题，其是导致增加寄生电容(parasiticcapacitance)。据此，非预期地降低DRAM存储器胞的速度，也因此负面地影响整体元件效能。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；以及一第一字元线，穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元件结构亦包括一第一源极/漏极结构，设置在该第一鳍片结构上，并邻近该第一字元线设置；以及一第二源极/漏极结构，设置在该第二鳍片结构上，并邻近该第一字元线设置。该第一源极/漏极结构与该第二源极/漏极结构之间具有一气隙。
在本公开的一些实施例中，该半导体元件结构还包括一位元线接触点，设置在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该位元线接触点而电性连接到一位元线。
在本公开的一些实施例中，该半导体元件结构还包括一第二字元线，穿过该第一鳍片结构与该第二鳍片结构设置，其中该第一源极/漏极结构、该第二源极/漏极结构以及该气隙位在该第一字元线与该第二字元线之间。
在本公开的一些实施例中，该半导体元件结构还包括一第一深沟电容器以及一第二深沟电容器，该第一字元线覆盖该第一深沟电容器，该第二字元线覆盖该第二深沟电容器，其中该第二源极/漏极结构位在该第一深沟电容器与该第二深沟电容器之间。
在本公开的一些实施例中，该气隙在该第一鳍片结构与该第二鳍片结构之间延伸。
在本公开的一些实施例中，该半导体元件结构还包括一接触点蚀刻终止层，设置在该第一源极/漏极结构的一侧壁上以及该第二源极/漏极结构的一侧壁上，其中该接触点蚀刻终止层围绕并密封该气隙。
在本公开的一些实施例中，在剖视图中，该第一源极/漏极结构具有一最大宽度的一部分，是位在高于该气隙的一最高点处。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；一第一字元线以及一第二字元线，穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元件结构亦包括一第一源极/漏极结构，设置在该第一鳍片结构的一凹陷部上，并位在该第一字元线与该第二字元线之间；以及一第二源极/漏极结构，设置在该第二鳍片的一凹陷部上，并位在该第一字元线与该第二字元线之间。该第一鳍片结构的该凹陷部与该第二鳍片结构的该凹陷部之间具有一第一气隙。
在本公开的一些实施例中，该第一气隙在该第一源极/漏极结构与该第二源极/漏极结构之间延伸，而该第一源极/漏极结构部分覆盖该第一气隙。
在本公开的一些实施例中，在剖视图中，该第一气隙具有一最大宽度的一部分是位在低于该第一鳍片结构的该凹陷部的一顶表面处。
在本公开的一些实施例中，该半导体元件结构还包括一绝缘结构，形成该第一鳍片结构与该第二鳍片结构之间，其中该第一气隙具有该最大宽度的该部分，是位在低于该绝缘结构与该第一源极/漏极结构之间的一界面处。
在本公开的一些实施例中，该半导体元件结构还包括一第三鳍片结构以及一第三源极/漏极结构；该第三鳍片结构设置在该半导体基底上，其中该第二鳍片结构位在该第一鳍片结构与该第三鳍片结构之间，且该第一字元线与该第二字元线穿过该第三鳍片结构设置；而该第三源极/漏极结构设置在该第三鳍片结构位于该第一字元线与该第二字元线之间的一凹陷部上，其中该第二鳍片结构的该凹陷部与该第三鳍片结构的该凹陷部之间具有一第二气隙。
在本公开的一些实施例中，该半导体元件结构，还包括一第一位元线接触点以及一第二位元线接触点；该第一位元线接触点设置在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该第一位元线接触点而电性连接到一第一位元线；而该第二位元线接触点设置在该第三源极/漏极结构上，其中该第三源极/漏极结构经由该第二位元线接触点而电性连接到一第二位元线。
本公开的另一实施例提供一种半导体元件结构的制备方法。该制备方法包括形成一第一鳍片结构与一第二鳍片结构在一半导体基底上；以及形成一绝缘结构在该半导体基底上。该第一鳍片结构与该第二鳍片结构从该绝缘结构突出设置。该制备方法亦包括部分移除该第一鳍片结构以及该第二鳍片结构，以形成该第一鳍片结构的一凹陷部以及该第二鳍片结构的一凹陷部；以及外延生长一第一源极/漏极结构在该第一鳍片结构的该凹陷部上以及外延生长一第二源极/漏极结构在该第二鳍片结构的该凹陷部上。该第一源极/漏极结构与该第二源极/漏极结构以一第一开口而间隔设置。该制备方法亦包括经由该第一开口部分移除该绝缘结构，以形成一第二开口；以及形成一接触点蚀刻终止层在该第一源极/漏极结构与该第二源极/漏极结构上，以便形成并密封位在该第一开口与该第二开口中的一气隙。
在本公开的一些实施例中，在外延生长该第一源极/漏极结构之前，该第一鳍片结构的该凹陷部的一顶表面与一侧壁，是从该绝缘结构突出设置。
在本公开的一些实施例中，该第一开口的一宽度是从该第一开口的一顶部到该第一开口的一底部递增，而该第二开口的一宽度是从该第二开口的一顶部到该第二开口的一底部递减。
在本公开的一些实施例中，该绝缘结构在该第二开口处暴露。
在本公开的一些实施例中，该接触点蚀刻终止层延伸进入该第一开口与该第二开口，而该接触点蚀刻终止层覆盖该绝缘结构的该侧壁。
在本公开的一些实施例中，该半导体元件结构的制备方法还包括：形成一第一字元线与一第二字元线穿过该第一鳍片结构与该第二鳍片结构，其中该第一源极/漏极结构、该第二源极/漏极结构以及该气隙位在该第一字元线与该第二字元线之间；以及外延生长一第三源极/漏极结构在该第一鳍片结构的另一凹陷部上，其中该第一字元线位在该第一源极/漏极结构与该第三源极/漏极结构之间，而该第三源极/漏极结构电性连接到一深沟电容器。
在本公开的一些实施例中，该半导体元件结构的制备方法还包括：移除该接触点蚀刻终止层位在该第一源极/漏极结构上的一部分；以及形成一位元线接触点在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该位元线接触点而电性连接到一位元线。
依据本公开的一些实施例是提供一半导体元线结构的多个实施例。该半导体元件结构包括穿过一第一鳍片结构与一第二鳍片结构的一第一字元线、位在第一鳍片结构上的一第一源极/漏极结构，以及位在第二鳍片结构上的一第二源极/漏极结构。该第一源极/漏极结构与该第二源极/漏极结构邻近该第一字元线形成，而一气隙形成在该第一源极/漏极结构与该第二源极/漏极结构之间。因此，可降低相邻源极/漏极结构(例如第一源极/漏极结构与第二源极/漏极结构)之间的电容。所以，可提升该半导体元件结构的操作速度，且可改善整体元件效能。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较好了解。构成本公开的保护范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离相关申请文件所界定的本公开的构思和范围。
附图说明
参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为依据本公开一些实施例中一种半导体元件结构的顶视示意图。
图2为依据本公开一些实施例中一种半导体元件结构沿图1的剖线I-I’的剖视示意图。
图3为依据本公开一些实施例中一种半导体元件结构的制备方法的流程示意图。
图4为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图5为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图6为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图7为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图8为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图9为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
图10为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
附图标记说明：
100：半导体元件结构
101：基底
103：图案化介电层
105：图案化遮罩层
108a：开口
108b：开口
111a：鳍片结构
111a’：凹陷部
111b：鳍片结构
111b’：凹陷部
111c：鳍片结构
111c’：凹陷部
113：绝缘结构
113”：绝缘结构
113p1：突出部
113p2：突出部
114a：开口
114b：开口
121a：源极/漏极结构
121b：源极/漏极结构
121c：源极/漏极结构
121d：源极/漏极结构
121e：源极/漏极结构
121f：源极/漏极结构
121g：源极/漏极结构
121h：源极/漏极结构
121i：源极/漏极结构
121j：源极/漏极结构
121k：源极/漏极结构
121l：源极/漏极结构
121m：源极/漏极结构
121n：源极/漏极结构
121o：源极/漏极结构
124a1：第一开口
124a2：第二开口
124b1：第一开口
124b2：第二开口
131：接触点蚀刻终止层
134a：气隙
134b：气隙
141：层间介电结构
148a：接触点开口
148d：接触点开口
151a：位元线接触点
151b：位元线接触点
151c：位元线接触点
151d：位元线接触点
161a：字元线
161b：字元线
161c：字元线
161d：字元线
171a：深沟电容器
171b：深沟电容器
171c：深沟电容器
171d：深沟电容器
171e：深沟电容器
171f：深沟电容器
P：最高点
S1：顶表面
S2：界面
SW1：侧壁
SW2：侧壁
Wm1：宽度
Wm2：宽度
X：方向
Y：方向
10：制备方法
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1为依据本公开一些实施例中一种半导体元件结构100的顶视示意图。如图1所示，半导体元件结构100包括多个鳍片结构111a、11b、111c，依据一些实施例，其为半导体元件结构100的主动区。该些鳍片结构111a、11b、111c相互平行并沿X方向延伸。应当理解，在本实施例中，半导体元件结构100为一动态随机存取存储器(dynamic random accessmemory，DRAM)。
再者，依据一些实施例，如图1所示，半导体元件结构100亦包括多个字元线161a、161b、161c、161d。该些字元线161a至161d相互平行并沿Y方向延伸。在一些实施例中，该些字元线161a为栅极结构，并延伸穿过该些鳍片结构111a至111c。
此外，在一些实施例中，该些鳍片结构111a至111c具有凹陷部，其是通过该些字元线161a至161d而被暴露(例如未被覆盖)。如图1所示，源极/漏极(source/drain，S/D)结构121a、121b、121c、121d、121e设置在鳍片结构111a的凹陷部上，源极/漏极结构121f、121g、121h、121i、121j设置在鳍片结构111b的凹陷部上，而源极/漏极结构121k、121l、121m、121n、121o设置在鳍片结构111c的凹陷部上。应当理解，如图1件仅表示的鳍片结构111a、111b、111c的一些凹陷部，以件化附图。举例来说，源极/漏极结构121c设置在鳍片结构111a的凹陷部111a’上，源极/漏极结构121g设置在鳍片结构111b的凹陷部111b’上，而源极/漏极结构121m设置在鳍片结构111c的凹陷部111c’上。
半导体元件结构100还包括多个位元线接触点151a、151b、151b、151d以及多个深沟电容器171a、171b、171c、171d、171e、171f，该些位元线接触点151a、151b、151b、151d分别设置在源极/漏极结构121c、121f、121j、121m上，而该些字元线161a至161d覆盖该些深沟电容器171a、171b、171c、171d、171e、171f。更特别是，该些位元线接触点151a的151d用于将下层的源极/漏极结构121c、121f、121j、121m电性连接到上层的该些位元线，为了简化及清楚，其并未表示在图1中。
在一些实施例中，深沟电容器171a位在字元线161a与鳍片结构111a的交叉处，深沟电容器171b位在字元线161d与鳍片结构111a的交叉处，深沟电容器171c位在字元线161b与鳍片结构111b的交叉处，深沟电容器171d位在字元线161c与鳍片结构111b的交叉处，深沟电容器171e位在字元线161a与鳍片结构111c的交叉处，而深沟电容器171f则位在字元线161d与鳍片结构111c的交叉处。在一些实施例中，每一深沟电容器171a至171f嵌设在其中一鳍片结构111a至111c中。再者，该些深沟电容器171a至171f可延伸进入位在该些鳍片结构111a至111c下的一半导体基底101(如图2所示)。
应当理解，参考图1中在鳍片结构111a的凹陷部上的该些源极/漏极结构121a至121e，依据一些实施例，该些源极/漏极结构121a及121e为虚拟(dummy)源极/漏极结构，并未电性连接到其他元件或部件，源极/漏极结构121b电性连接到深沟电容器171a，源极/漏极结构121c经由位元线接触点151a而电性连接到上层位元线，而源极/漏极结构121d则电性连接到深沟电容器171b。
再者，参考图1中在鳍片结构111b的凹陷部上的该些源极/漏极结构121f至121j，依据一些实施例，源极/漏极结构121f经由位元线接触点151b而电性连接到上层位元线，源极/漏极结构121g电性连接到深沟电容器171c，源极/漏极结构121h为虚拟源极/漏极结构且并未电性连接到其他元件或部件，源极/漏极结构121i电性连接到深沟电容器171d，而源极/漏极结构121j则经由位元线接触点151c而电性连接到上层位元线。
再者，位在鳍片结构111c的凹陷部上的源极/漏极结构121k至121o的布局(layout)，是类似于源极/漏极结构121a至121e的布局。依据一些实施例，源极/漏极结构121k与121o为虚拟源极/漏极结构且并未电性连接到其他元件或部件，源极/漏极结构121l案性连接到深沟电容器171e，源极/漏极结构121m经由位元线接触点151d而电性连接到上层位元线，而源极/漏极结构121n则电性连接到深沟电容器171f。
图2为依据本公开一些实施例中一种半导体元件结构100沿图1的剖线I-I’的剖视示意图。如图2所示，依据一些实施例，一绝缘结构113”设置在半导体基底101上，而鳍片结构111a、111b、111c的凹陷部111a’、111b’、111c’从绝缘结构113”突出设置。
在一些实施例中，源极/漏极结构121c、121h、121m设置在凹陷部111a’、111b’、111c’上，形成一接触点蚀刻终止层(contact etch stop layer，CESL)131以覆盖源极/漏极结构121c、121h、121m及绝缘结构113”，而多个气隙则形成在相邻源极/漏极结构之间。举例来说，依据一些实施例，如图1及图2所示，气隙134a形成在源极/漏极结构121c与121h之间，气隙134b形成在源极/漏极结构121h与121m之间。
虽然仅示出半导体元件结构100的三个源极/漏极结构121c、121h、121m以及鳍片结构111a、111b、111c的三个凹陷部111a’、111b’、111c’，但应当理解，其他源极/漏极结构与其他鳍片结构的凹陷部的结构与架构可相同于或类似于源极/漏极结构121c、121h、121m以及凹陷部111a’、111b’、111c’。
在一些实施例中，如图2所示的剖视图中，接触点蚀刻终止层131围绕每一气隙134a与134b设置，且每一气隙134a与134b为五边形，而源极/漏极结构121c、121h、121m部分覆盖气隙134a与134b。更特别是，在一些实施例中，气隙134a具有一最高点P，而源极/漏极结构121c具有一最大宽度Wm1，其中源极/漏极结构121c具有最大宽度Wm1的该部分是位在高于气隙134a的最高点P处。在一些实施例中，鳍片结构111a的凹陷部111a’具有一顶表面S1以及一界面S2，顶表面S1位在高于气隙134a具有一最大宽度Wm2的一部分处，界面S2位在绝缘结构113”与源极/漏极结构121c之间，并位在高于气隙134a具有该最大宽度Wm2的该部分处。气隙134b的详细叙述是类似于或相同于气隙134a，在文中不再重复。
此外，一层间介电(interlayer dielectric，ILD)结构141设置在接触点蚀刻终止层131上，而位元线接触点151a与151d形成穿经层间介电结构141与接触点蚀刻终止层131，以分别直接接触极/漏极结构121c与121m。在图1与图2中仅表示二气隙134a与134b，半导体元件结构100可包括更多气隙。举例来说，极/漏极结构121b与121g(如图1所示)之间可具有一气隙。应当理解，该些气隙可设置在沿着Y方向的相邻极/漏极结构之间，其是相互平行于该些字元线161a至161d的纵向方向。
图3为依据本公开一些实施例中一种半导体元件结构100的制备方法10的流程示意图，制备方法10包括步骤S11、S13、S15、S17、S19、S21。图3中的步骤S11至S21对应连接图4至图10进行详细说明。
图4为依据本公开一实施例中制备半导体元件结构的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
如图4所示，提供半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。另外或此外，半导体基底101可包含元素型(elementary)半导体材料、化合物半导体材料、及/或合金半导体材料。元素型半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、锗、及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(silicon carbide)、砷化镓(galliumarsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indiumarsenide)、及/或锑化铟(indium arnimonide)，但并不以此为限。合金半导体材料的例子可包括硅锗(SiGe)、镓砷磷(GaAsP)、铝铟砷(AlInAs)、铝镓砷(AlGaAs)、镓铟砷(GaInAs)、镓铟磷(GaInP)、及/或镓铟砷磷(GaInAsP)，但并不以此为限。
在一些实施例中，半导体基底101包括一外延层。举例来说，半导体基底101具有一外延层，是铺设在一块形(bulk)半导体上。在一些实施例中，半导体基底101为绝缘体上覆半导体(semiconductor-on-insulator)基底，其是可包括一基底、一埋入氧化层以及一半导体层，该埋入层位在该基底上，该半导体层位在该埋入氧化层上，例如绝缘体上覆硅(SOI)基底、绝缘体上覆硅锗(SGOI)基底，或一绝缘体上覆锗(GOI)基底。该些绝缘体上覆半导体基底可使用氧离子植入硅晶隔离法(separation by implanted oxygen，SIMOX)、晶圆接合法(wafer bonding)及/或其他适合方法进行制造。
在一些实施例中，一介电层(图未示)设置在半导体基底101上，一遮罩层(图未示)设置在介电层上，而一图案化光刻胶层(图未示)设置在遮罩层上。图案化光刻胶层可由一沉积工艺与一图案化工艺所形成。
用于形成图案化光刻胶层的该沉积工艺可包括一化学气相沉积(CVD)工艺、一高密度等离子体化学气相沉积(HDPCVD)工艺、一旋涂(spin-coating)工艺、一溅镀(sputtering)工艺，或其他可应用的工艺。用于形成图案化光刻胶层的该图案化工艺可包括一微影工艺以及一蚀刻工艺。微影工艺可包括光刻胶涂布(例如旋涂式涂布)、软烤(softbaking)、掩模对准、曝光、曝光后烘烤、光刻胶显影、冲洗、干燥(例如硬烤)。蚀刻工艺包括一干蚀刻工艺或一湿蚀刻工艺。
再者，介电层可为一缓冲层，位在半导体基底101与遮罩层之间。在一些实施例中，当移除遮罩层时，介电层用来当作一终止层。介电层可由氧化硅、氮化硅、氮氧化硅或其他可应用的材料所制。介电层与遮罩层可通过沉积工艺所形成，其是可包括CVD工艺、HDPCVD工艺、旋涂工艺、溅镀工艺，或其他可应用的工艺。
在形成图案化光刻胶层之后，依据一些实施例，如图4所示，使用图案化光刻胶层当作一遮罩以图案化介电层与遮罩层。结果，获得一图案化介电层103与一图案化遮罩层105。接下来，移除图案化光刻胶层。
接下来，使用图案化介电层103与图案化遮罩层105当作一遮罩，在半导体基底101上执行一蚀刻工艺，以形成鳍片结构111a、111b、111c。其个别步骤是示出在图3所示的制备方法10的步骤S11。再用于形成鳍片结构111a、111b、111c的蚀刻工艺之后，以开口108a与108b将形成鳍片结构111a、111b、111c分隔开。
在一些实施例中，以一干蚀刻工艺蚀刻半导体基底101。干蚀刻工艺包含使用一氟基蚀刻剂气体(fluorine-based etchant gas)，例如六氟化硫(SF6)、碳氟化物(CxFy)、三氟化氮(NF3)或其组合。蚀刻工艺可以是时间控制的工艺，并且蚀刻工艺持续到鳍片结构111a至111c达到预定的高度。在一些实施例中，每一鳍片结构111a至111c具有一宽度，是从其顶部到其底部递增。
图5为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
依据一些实施例，在形成鳍片结构111a至111c之后，形成一隔离材料(图未示)以覆盖在半导体基底101上的鳍片结构111a至111c、图案化介电层103以及图案化遮罩层105。换言之，依据一些实施例，隔离材料充填在开口108a及108b。在一些实施例中，隔离材料由氧化硅、氮化硅、氮氧化硅、掺杂氟化物的硅酸盐玻璃(fluoride-doped silicate glass，FSG)或其他低介电常数介电材料(low-k dielectric material)所制。可以通过化学气相沉积(CVD)工艺、旋涂玻璃工艺(spin-on-glass process)或其他适用的工艺，以沉积隔离材料。
然后，薄化或平坦化隔离材料，以暴露图案化遮罩层105的顶表面。在一些实施例中，通过化学机些研磨(CMP)工艺薄化隔离材料。接下来，移除图案化介电层103与图案化遮罩层105。
依据一些实施例，如图5所示，移除图案化介电层103与图案化遮罩层105之后，移除隔离材料的一上部，以形成一绝缘结构113。其个别步骤是示出在图3所示的制备方法10的步骤S13。绝缘结构113可为一浅沟隔离(shallow trench isolation，STI)结构，是围绕鳍片结构111a至111c设置。在一些实施例中，绝缘结构113充填在开口108a与108b的下部，而开口114a与114b设置在绝缘结构113上，并位在相邻鳍片结构111a、111b、111c之间。
在一些实施例中，鳍片结构111a至111c嵌设在绝缘结构113中。更特别是，当鳍片结构111a至111c从绝缘结构113突出设置时，绝缘结构113围绕鳍片结构111a至111c的下部设置。绝缘结构113经配置以避免电性干扰(electrical interference)或串扰(crosstalk)。
图6为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
依据一些实施例，如图6所示，在形成绝缘结构113之后，字元线161a至161d(如图1所示)设置穿过鳍片结构111a至111c并在绝缘结构113上延伸，而通过字元线161a至161d而暴露(例如未被覆盖)的鳍片结构111a至111c是部分地移除，以形成鳍片结构的凹陷部，例如鳍片结构111a的凹陷部111a’、鳍片结构111b的凹陷部111b’，以及鳍片结构111c的凹陷部111c’。其个别步骤是示出在图3所示的制备方法10的步骤S15。
在一些实施例中，字元线161a至161d为栅极结构，是设置穿过鳍片结构111a至111c，而在此步骤期间，字元线161a至161d是形成如虚拟(dummy)栅极结构，其是在接下来的工艺中形成接触点终止层131与层间介电结构141之后，将被该些栅极结构(例如金属栅极结构)所取代。
更特别是，邻近字元线161a至161d的鳍片结构111a、111b、111c是凹陷，以形成在鳍片结构111a、111b、111c两侧的凹陷部(例如凹陷部111a’、111b’、111c’)。在一些实施例中，在鳍片结构111a、111b、111c凹陷期间，移除绝缘结构113的上部，以使凹陷部111a’、111b’、111c’从一凹陷的绝缘结构113’突出设置。
在一些实施例中，凹陷的绝缘结构113’具有多个突出部113p1，是邻近鳍片结构111a、111b、111c的凹陷部111a’、111b’、111c’，而该些突出部113p1具有凹面。在一些实施例中，凹陷部111a’、111b’、111c’具有一顶表面S1以及多各侧壁SW1，是通过凹陷的绝缘结构113’而暴露(或未被覆盖)。
图7为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
然后，源极/漏极结构121a至121o外延生长在鳍片结构111a、111b、111c的凹陷部上。依据一些实施例，举例来说，如图7所示，源极/漏极结构121c、121h、121m设置在鳍片结构111a、111b、111c的凹陷部111a’、111b’、111c’上。其个别步骤是示出在图3所示的制备方法10的步骤S17。应当理解，在一些实施例中，源极/漏极结构121a至121o相互间隔设置。意即，源极/漏极结构121a至121o并未相互连接或者是合并在一起。
更特别是，依据一些实施例，如图7所示，源极/漏极结构121c与源极/漏极结构121h以一第一开口124a1分隔开，而源极/漏极结构121h与源极/漏极结构121m以另一第一开口124b1分隔开。在一些实施例中，第一开口124a1与124b1的上边界是界定成与该些相邻的源极/漏极结构的最大宽度处对准，例如源极/漏极结构121c的最大宽度Wm1，而第一开口124a1与124b1各自的宽度是从其顶部到其底部递增。
在一些实施例中，一应变材料(strained material)通过一外延(epitaxial，epi)工艺而生长在鳍片结构111a、111b、111c的该些凹陷部上，以形成源极/漏极结构121a至121o。在一些实施例中，应变材料的晶格常数(lattice constant)可不同于半导体基底101的晶格常数。在一些实施例中，源极/漏极结构121a至121o的材料包含Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或其类似物。
图8为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
依据一些实施例，如图8所示，在外延生长源极/漏极结构121a至121o之后，是移除凹陷的绝缘结构113’的上部，以形成一绝缘结构113”，其是凹陷的绝缘结构113’的一残留部(remaining portion)。更特别是，经由第一开口124a1与124b1部分移除凹陷的绝缘结构113’，以在绝缘结构113”中形成第二开口124a2与124b2。其个别步骤是示出在图3所示的制备方法10的步骤S19。
在一些实施例中，凹陷的绝缘结构113’的部分移除包括一湿蚀刻工艺、一干蚀刻工艺，或其组合。在蚀刻工艺之后，第二开口124a2与124b2形成在第一开口124a1与124b1下，并位在绝缘结构113”的多个突出部113p2之间，其中该些突出部113p2位在该些突出部113p1下。在一些实施例中，各第二开口124a2与124b2的一宽度是从其顶部到其底部递减。再者，绝缘结构113”的该些突出部113p2具有侧壁SE2，是通过第二开口124a2与124b2而暴露。
图9为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
然后，接触点蚀刻终止层131设置在源极/漏极结构121a至121o上，以便该些气隙形成并密封在该些第一开口与该些第二开口中。举例来说，依据一些实施例，如图9所示，形成气隙134a与134b。其个别步骤是示出在图3所示的制备方法10的步骤S21。
在一些实施例中，形成接触点蚀刻终止层131以覆盖绝缘结构113”的该些侧壁SW2，其中该些侧壁SW2通过第二开口124a2与124b2而暴露，且接触点蚀刻终止层131亦覆盖源极/漏极结构121a至121o的各侧壁。结果，在图9的剖视图中，接触点蚀刻终止层131围绕气隙134a与134b设置。在一些实施例中，接触点蚀刻终止层131由氮化硅、氮氧化硅及/或其他可应用的材料所制。再者，依据一些实施例，接触点蚀刻终止层131可由等离子体加强化学气相沉积(plasma-enhanced CVD)、低压化学气相沉积(low-pressure CVD)、原子层沉积(ALD)或其他可应用的工艺所制。
在形成接触点蚀刻终止层131之后，层间介电结构141设置在接触点蚀刻终止层131上。应当理解，在本实施例中，由于气隙134a与134b被接触点蚀刻终止层131所密封，所以层间介电结构141并未沉积进入气隙134a与134b中。在一些实施例中，层间介电结构141包含由多个介电材料所制的多层，介电材料是例如氧化硅、氮化硅、氮氧化硅、磷硅玻璃(phosphosilicate glass，PSG)、硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、低介电常数材料及/或其他可应用的材料。低介电材料的例子包括掺氟硅玻璃(fluorinatedsilica glass)、掺杂碳的氧化硅、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、双-苯并环丁烯(bis-benzocyclobutenes，BCB)以及聚酰亚胺(polyimide)，但并不以此为限。此外，层间介电结构141可由CVD、物理气相沉积(PVD)、ALD、涂布或其他可应用的工艺所制。
图10为依据本公开一实施例中制备半导体元件结构100的其中一中间阶段沿图1的剖线I-I’的剖视示意图。
在形成层间介电结构141之后，部分移除层间介电结构141与接触点蚀刻终止层131，以形成暴露该些下层源极/漏极结构的多个接触点开口，其是设计来电性连接到接下来形成的多个位元线。举例来说，依据一些实施例，如图10所示，形成接触点开口148a与148d以分别暴露源极/漏极结构121c与121m。特别是，通过例如一干蚀刻工艺的一蚀刻工艺，部分移除层间介电结构141与接触点蚀刻终止层131。
接下来，位元线接触点151a至151d形成在被接触点蚀刻终止层131与层间介电结构141围绕的该些接触点开口，例如依据一些实施例，如图2的剖视图所示的位元线接触点151a与151d。
在一些实施例中，每一位元线接触点151a至151d包含多层。在一些实施例中，位元线接触点151a至151d的材料包含多晶硅、钨、铝、铜、镍、钴、硅化钴、硅化钛、硅化钽、硅化镍、硅化铜、硅化钨、硅化钼、其他可应用的材料或其组合。
此外，在一些实施例中，在形成鳍片结构111a至111c之后，形成深沟电容器171a至171f。在一些实施例中，在形成该些虚拟栅极结构之前，形成深沟电容器171a至171f，而该些虚拟栅极结构是用来形成字元线161a至161d。在一些实施例中，半导体元件结构100为一DRAM，而位元线接触点151a至151d用来形成在该些下层源极/漏极结构与该些上层位元线之间的垂直电性连接。
本公开是提供有郭个半导体元件结构及其制备方法的一些实施例。半导体元件结构100包括字元线161a至161d、源极/漏极结构121a至121o，以及多个气隙(例如气隙134a与134b)；而字元线161a至161d延伸穿过鳍片结构111a至111c；源极/漏极结构121a至121o设置在鳍片结构111a至111c的该些凹陷部(例如凹陷部111a’、111b’、111c’)上，并邻近字元线161a至161d设置；该些气隙沿着平行于字元线161a至161d的纵向方向而形成在相邻源极/漏极结构(例如源极/漏极结构121c、121h、121m)之间。由于该些气隙形成在相邻源极/漏极结构之间且该些气隙延伸进入相邻的鳍片结构111a至111c的该些凹陷部，所以可降低在相邻源极/漏极结构之间的电容。因此，可提升半导体元件结构100的操作速度，且可改善整体元件效能。
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括包括一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；以及一第一字元线，穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元件结构亦包括一第一源极/漏极结构，设置在该第一鳍片结构上，并邻近该第一字元线设置；以及一第二源极/漏极结构，设置在该第二鳍片结构上，并邻近该第一字元线设置。该第一源极/漏极结构与该第二源极/漏极结构之间具有一气隙。
本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；一第一字元线以及一第二字元线，穿过该第一鳍片结构与该第二鳍片结构设置。该半导体元件结构亦包括一第一源极/漏极结构，设置在该第一鳍片结构的一凹陷部上，并位在该第一字元线与该第二字元线之间；以及一第二源极/漏极结构，设置在该第二鳍片的一凹陷部上，并位在该第一字元线与该第二字元线之间。该第一鳍片结构的该凹陷部与该第二鳍片结构的该凹陷部之间具有一第一气隙。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括形成一第一鳍片结构与一第二鳍片结构在一半导体基底上；以及形成一绝缘结构在该半导体基底上。该第一鳍片结构与该第二鳍片结构从该绝缘结构突出设置。该制备方法亦包括部分移除该第一鳍片结构以及该第二鳍片结构，以形成该第一鳍片结构的一凹陷部以及该第二鳍片结构的一凹陷部；以及外延生长一第一源极/漏极结构在该第一鳍片结构的该凹陷部上以及外延生长一第二源极/漏极结构在该第二鳍片结构的该凹陷部上。该第一源极/漏极结构与该第二源极/漏极结构以一第一开口而间隔设置。该制备方法亦包括经由该第一开口部分移除该绝缘结构，以形成一第二开口；以及形成一接触点蚀刻终止层在该第一源极/漏极结构与该第二源极/漏极结构上，以便形成并密封位在该第一开口与该第二开口中的一气隙。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离相关申请文件所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的相关申请文件的保护范围内。

Claims (20)

1.一种半导体元件结构，包括：
一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；
一第一字元线，穿过该第一鳍片结构与该第二鳍片结构设置；
一第一源极/漏极结构，设置在该第一鳍片结构上，并邻近该第一字元线设置；以及
一第二源极/漏极结构，设置在该第二鳍片结构上，并邻近该第一字元线设置，其中该第一源极/漏极结构与该第二源极/漏极结构之间具有一气隙。
2.如权利要求1所述的半导体元件结构，还包括一位元线接触点，设置在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该位元线接触点而电性连接到一位元线。
3.如权利要求1所述的半导体元件结构，还包括一第二字元线，穿过该第一鳍片结构与该第二鳍片结构设置，其中该第一源极/漏极结构、该第二源极/漏极结构以及该气隙位在该第一字元线与该第二字元线之间。
4.如权利要求3所述的半导体元件结构，还包括一第一深沟电容器以及一第二深沟电容器，该第一字元线覆盖该第一深沟电容器，该第二字元线覆盖该第二深沟电容器，其中该第二源极/漏极结构位在该第一深沟电容器与该第二深沟电容器之间。
5.如权利要求1所述的半导体元件结构，其中该气隙在该第一鳍片结构与该第二鳍片结构之间延伸。
6.如权利要求1所述的半导体元件结构，还包括一接触点蚀刻终止层，设置在该第一源极/漏极结构的一侧壁上以及该第二源极/漏极结构的一侧壁上，其中该接触点蚀刻终止层围绕并密封该气隙。
7.如权利要求1所述的半导体元件结构，其中在剖视图中，该第一源极/漏极结构具有一最大宽度的一部分，是位在高于该气隙的一最高点处。
8.一种半导体元件结构，包括：
一第一鳍片结构以及一第二鳍片结构，设置在一半导体基底上；
一第一字元线以及一第二字元线，穿过该第一鳍片结构与该第二鳍片结构设置；
一第一源极/漏极结构，设置在该第一鳍片结构的一凹陷部上，并位在该第一字元线与该第二字元线之间；以及
一第二源极/漏极结构，设置在该第二鳍片的一凹陷部上，并位在该第一字元线与该第二字元线之间，其中该第一鳍片结构的该凹陷部与该第二鳍片结构的该凹陷部之间具有一第一气隙。
9.如权利要求8所述的半导体元件结构，其中该第一气隙在该第一源极/漏极结构与该第二源极/漏极结构之间延伸，而该第一源极/漏极结构部分覆盖该第一气隙。
10.如权利要求8所述的半导体元件结构，其中在剖视图中，该第一气隙具有一最大宽度的一部分是位在低于该第一鳍片结构的该凹陷部的一顶表面处。
11.如权利要求10所述的半导体元件结构，还包括一绝缘结构，形成该第一鳍片结构与该第二鳍片结构之间，其中该第一气隙具有该最大宽度的该部分，是位在低于该绝缘结构与该第一源极/漏极结构之间的一界面处。
12.如权利要求8所述的半导体元件结构，还包括一第三鳍片结构以及一第三源极/漏极结构；该第三鳍片结构设置在该半导体基底上，其中该第二鳍片结构位在该第一鳍片结构与该第三鳍片结构之间，且该第一字元线与该第二字元线穿过该第三鳍片结构设置；而该第三源极/漏极结构设置在该第三鳍片结构位于该第一字元线与该第二字元线之间的一凹陷部上，其中该第二鳍片结构的该凹陷部与该第三鳍片结构的该凹陷部之间具有一第二气隙。
13.如权利要求12所述的半导体元件结构，还包括一第一位元线接触点以及一第二位元线接触点；该第一位元线接触点设置在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该第一位元线接触点而电性连接到一第一位元线；而该第二位元线接触点设置在该第三源极/漏极结构上，其中该第三源极/漏极结构经由该第二位元线接触点而电性连接到一第二位元线。
14.一种半导体元件结构的制备方法，包括：
形成一第一鳍片结构与一第二鳍片结构在一半导体基底上；
形成一绝缘结构在该半导体基底上，其中该第一鳍片结构与该第二鳍片结构从该绝缘结构突出设置；
部分移除该第一鳍片结构以及该第二鳍片结构，以形成该第一鳍片结构的一凹陷部以及该第二鳍片结构的一凹陷部；
外延生长一第一源极/漏极结构在该第一鳍片结构的该凹陷部上以及外延生长一第二源极/漏极结构在该第二鳍片结构的该凹陷部上，其中该第一源极/漏极结构与该第二源极/漏极结构以一第一开口而间隔设置；
经由该第一开口部分移除该绝缘结构，以形成一第二开口；以及
形成一接触点蚀刻终止层在该第一源极/漏极结构与该第二源极/漏极结构上，以便形成并密封位在该第一开口与该第二开口中的一气隙。
15.如权利要求14所述的半导体元件结构的制备方法，其中在外延生长该第一源极/漏极结构之前，该第一鳍片结构的该凹陷部的一顶表面与一侧壁，是从该绝缘结构突出设置。
16.如权利要求14所述的半导体元件结构的制备方法，其中该第一开口的一宽度是从该第一开口的一顶部到该第一开口的一底部递增，而该第二开口的一宽度是从该第二开口的一顶部到该第二开口的一底部递减。
17.如权利要求15所述的半导体元件结构的制备方法，其中该绝缘结构在该第二开口处暴露。
18.如权利要求17所述的半导体元件结构的制备方法，其中该接触点蚀刻终止层延伸进入该第一开口与该第二开口，而该接触点蚀刻终止层覆盖该绝缘结构的该侧壁。
19.如权利要求14所述的半导体元件结构的制备方法，还包括：形成一第一字元线与一第二字元线穿过该第一鳍片结构与该第二鳍片结构，其中该第一源极/漏极结构、该第二源极/漏极结构以及该气隙位在该第一字元线与该第二字元线之间；以及外延生长一第三源极/漏极结构在该第一鳍片结构的另一凹陷部上，其中该第一字元线位在该第一源极/漏极结构与该第三源极/漏极结构之间，而该第三源极/漏极结构电性连接到一深沟电容器。
20.如权利要求14所述的半导体元件结构的制备方法，还包括：移除该接触点蚀刻终止层位在该第一源极/漏极结构上的一部分；以及形成一位元线接触点在该第一源极/漏极结构上，其中该第一源极/漏极结构经由该位元线接触点而电性连接到一位元线。
CN202010893706.0A 2019-10-16 2020-08-31 具有气隙的半导体元件结构及其制备方法 Active CN112670286B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/654,497 2019-10-16
US16/654,497 US11217591B2 (en) 2019-10-16 2019-10-16 Semiconductor device structure with air gap and method for preparing the same

Publications (2)

Publication Number Publication Date
CN112670286A true CN112670286A (zh) 2021-04-16
CN112670286B CN112670286B (zh) 2024-08-09

Family

ID=75403169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010893706.0A Active CN112670286B (zh) 2019-10-16 2020-08-31 具有气隙的半导体元件结构及其制备方法

Country Status (3)

Country Link
US (2) US11217591B2 (zh)
CN (1) CN112670286B (zh)
TW (1) TWI770548B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024156165A1 (zh) * 2023-01-29 2024-08-02 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220359763A1 (en) * 2021-05-06 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with embedded epitaxial structure
US11930634B2 (en) 2021-06-30 2024-03-12 Micron Technology, Inc. Methods of forming microelectronic devices
US11842990B2 (en) 2021-06-30 2023-12-12 Micron Technology, Inc. Microelectronic devices and electronic systems
US11996377B2 (en) 2021-06-30 2024-05-28 Micron Technology, Inc. Microelectronic devices and electronic systems
US11810838B2 (en) 2021-06-30 2023-11-07 Micron Technology, Inc. Microelectronic devices, and related electronic systems and methods of forming microelectronic devices
US11837594B2 (en) 2021-06-30 2023-12-05 Micron Technology, Inc. Microelectronic devices and electronic systems
US11776925B2 (en) 2021-06-30 2023-10-03 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11785764B2 (en) 2021-06-30 2023-10-10 Micron Technology, Inc. Methods of forming microelectronic devices
CN116133381A (zh) * 2021-08-25 2023-05-16 长鑫存储技术有限公司 半导体结构及其制备方法
US11751383B2 (en) * 2021-08-31 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080084731A1 (en) * 2006-10-10 2008-04-10 Samsung Electronics Co., Ltd DRAM devices including fin transistors and methods of operating the DRAM devices
US20140264522A1 (en) * 2013-03-14 2014-09-18 International Business Machines Corporation Semiconductor structures with deep trench capacitor and methods of manufacture
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN106252351A (zh) * 2015-06-08 2016-12-21 三星电子株式会社 半导体器件
CN106531806A (zh) * 2015-09-15 2017-03-22 台湾积体电路制造股份有限公司 Fet及形成fet的方法
CN107437565A (zh) * 2016-05-31 2017-12-05 三星电子株式会社 半导体器件以及用于制造半导体器件的方法
CN109786461A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150076607A1 (en) * 2013-09-18 2015-03-19 International Business Machines Corporation Fin field effect transistor with merged metal semiconductor alloy regions
KR102432268B1 (ko) * 2015-04-14 2022-08-12 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US9455331B1 (en) * 2015-07-10 2016-09-27 International Business Machines Corporation Method and structure of forming controllable unmerged epitaxial material
US9679965B1 (en) * 2015-12-07 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device having a gate all around structure and a method for fabricating the same
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080084731A1 (en) * 2006-10-10 2008-04-10 Samsung Electronics Co., Ltd DRAM devices including fin transistors and methods of operating the DRAM devices
US20140264522A1 (en) * 2013-03-14 2014-09-18 International Business Machines Corporation Semiconductor structures with deep trench capacitor and methods of manufacture
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN106252351A (zh) * 2015-06-08 2016-12-21 三星电子株式会社 半导体器件
CN106531806A (zh) * 2015-09-15 2017-03-22 台湾积体电路制造股份有限公司 Fet及形成fet的方法
CN107437565A (zh) * 2016-05-31 2017-12-05 三星电子株式会社 半导体器件以及用于制造半导体器件的方法
CN109786461A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024156165A1 (zh) * 2023-01-29 2024-08-02 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
TWI770548B (zh) 2022-07-11
TW202117939A (zh) 2021-05-01
US11895826B2 (en) 2024-02-06
CN112670286B (zh) 2024-08-09
US11217591B2 (en) 2022-01-04
US20210118887A1 (en) 2021-04-22
US20220037331A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
CN112670286B (zh) 具有气隙的半导体元件结构及其制备方法
US11871565B2 (en) Methods of semiconductor device fabrication
US11521974B2 (en) Memory device with different types of capacitors and method for forming the same
CN111987071A (zh) 在导电插塞上具有导电顶盖层的半导体元件及其制备方法
US11824004B2 (en) Method for fabricating semiconductor device structure with manganese-containing conductive plug
US11742209B2 (en) Method for preparing semiconductor device with air gap in pattern-dense region
US11417667B2 (en) Method for preparing semiconductor device with air gap structure
CN114464594A (zh) 半导体元件结构及其制备方法
CN114496977A (zh) 半导体元件结构及其制备方法
TWI741784B (zh) 具有磊晶結構的半導體元件及其形成方法
US20230413521A1 (en) Memory device with multilayered capacitor dielectric structure
US20230413509A1 (en) Method for preparing memory device with multilayered capacitor dielectric structure
US20240339325A1 (en) Semiconductor structure with air gap in pattern-dense region and method of manufacturing the same
US12125744B2 (en) Semiconductor device with composite conductive features and method for preparing the same
US20240249975A1 (en) Semiconductor device with composite conductive features and method for preparing the same
TW202437519A (zh) 具有複合導電部件的半導體元件的製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant