CN112670254A - 一种改善SiC功率器件封装热均匀性的封装结构 - Google Patents

一种改善SiC功率器件封装热均匀性的封装结构 Download PDF

Info

Publication number
CN112670254A
CN112670254A CN202011628481.2A CN202011628481A CN112670254A CN 112670254 A CN112670254 A CN 112670254A CN 202011628481 A CN202011628481 A CN 202011628481A CN 112670254 A CN112670254 A CN 112670254A
Authority
CN
China
Prior art keywords
dbc
copper layer
layer
sic
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011628481.2A
Other languages
English (en)
Inventor
何少伟
马敏辉
宋召海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huaxinwei Semiconductor Technology Beijing Co ltd
Original Assignee
Huaxinwei Semiconductor Technology Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaxinwei Semiconductor Technology Beijing Co ltd filed Critical Huaxinwei Semiconductor Technology Beijing Co ltd
Priority to CN202011628481.2A priority Critical patent/CN112670254A/zh
Publication of CN112670254A publication Critical patent/CN112670254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种改善SiC功率器件封装热均匀性的封装结构，包括SiC芯片一、SiC芯片二、DBC上铜层一、DBC上铜层二、DBC上铜层三、DBC陶瓷层、DBC下铜层以及基板；所述DBC上铜层一、DBC上铜层二、DBC上铜层三以及所述DBC下铜层的表面均刻蚀镂空结构焊料层；所述SiC芯片一的上表面通过键合铝包铜带与所述DBC上铜层二上的所述镂空结构焊料层相连；所述SiC芯片二的上表面通过键合铝包铜带与所述DBC上铜层三上的所述镂空结构焊料层相连。本申请的封装结构散热均匀、可靠性高，键合铝包铜带导电性能好、寄生电感小，可以有效加固键合线的连接，提高SiC功率器件的使用寿命。

Description

一种改善SiC功率器件封装热均匀性的封装结构
技术领域
本发明涉及电力电子器件散热和封装技术领域，尤其是涉及一种改善SiC功率器件封装热均匀性的封装结构。
背景技术
SiC是目前发展极为成熟的新型宽禁带半导体材料，可用于制作大功率电子器件，例如SiC MOSFET、SiC JFET、SiC IGBT等等。相比Si功率器件，SiC功率器件有着导通电阻低、开关频率高、耐高温高压等优势，在高频高压领域具有重大应用前景与产业价值。覆铜陶瓷基板DBC在陶瓷层上下面直接键合铜层，完美结合了陶瓷与无氧铜两者的优良性能。铜线与铝线是常用的键合线，铝线结合性良好但载流能力低，铜线导电导热性能优于铝线但需对金属表面预处理，工艺更为复杂。铝包铜带作为一种新型键合线，兼具铝和铜双重优势，且相比线状，带状的载流能力与散热效果更优。
传统SiC功率器件封装技术是将SiC芯片下表面焊接在DBC上铜层处，利用键合铝线将SiC芯片上表面与其余独立的上铜层相连，DBC下铜层焊接在基板上，基板直接与外壳相连进行散热，不同层间通过焊料层连接。
但是这种结构存在以下缺点:一、在芯片工作产生的热应力反复冲击下，键合点易老化导致键合铝线脱落，器件可靠性差；二、芯片与DBC上铜层间的焊料层会存在空洞、裂纹且难以做到均匀平铺，使得SiC芯片下表面散热不均匀，结温过高易致使SiC功率器件故障；三、下铜层与基板间焊料层不均匀，器件整体搭建易倾斜。
公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种改善SiC功率器件封装热均匀性的封装结构，以解决现有技术中存在的问题。
为了实现上述目的，本发明采用以下技术方案：
本发明提供一种改善SiC功率器件封装热均匀性的封装结构，包括SiC芯片一、SiC芯片二、DBC上铜层一、DBC上铜层二、DBC上铜层三、DBC陶瓷层、DBC下铜层以及基板；所述DBC上铜层一、DBC上铜层二、DBC上铜层三以及所述DBC下铜层的表面均刻蚀镂空结构焊料层；
所述SiC芯片一的上表面通过键合铝包铜带与所述DBC上铜层二上的所述镂空结构焊料层相连；所述SiC芯片二的上表面通过键合铝包铜带与所述DBC上铜层三上的所述镂空结构焊料层相连；SiC芯片一的下表面通过镂空结构焊料层焊接在所述DBC上铜层一上，SiC芯片二的下表面通过镂空结构焊料层焊接在DBC上铜层二上，所述DBC下铜层通过镂空结构焊料层焊接在基板上。
作为一种进一步的技术方案，所述DBC上铜层一的蚀镂空结构外围矩形尺寸与所述SiC芯片一的外围尺寸相同，所述DBC上铜层二的蚀镂空结构外围矩形尺寸与所述SiC芯片二加键合铝包铜带焊接面轮廓总的外围尺寸相同，所述DBC上铜层三的蚀镂空结构外围矩形尺寸与键合铝包铜带焊接面轮廓尺寸相同。
作为一种进一步的技术方案，所述镂空结构焊料层整体刻蚀为矩形深槽，深槽内壁与被蚀刻体的表面垂直；且深槽内保留等距等高的铜柱若干。
作为一种进一步的技术方案，所述铜柱为圆柱、正四棱柱或顶面矩形长大于宽的线型直四棱柱。
采用上述技术方案，本发明具有如下有益效果：
本申请改进后的封装结构散热均匀、可靠性高，键合铝包铜带导电性能好、寄生电感小，可以有效加固键合线的连接，提高SiC功率器件的使用寿命。并且，新设了镂空结构焊料层，将焊料填充进镂空矩形槽中待用，槽中保留的铜柱用于支撑SiC芯片,其顶面做参考面，需保证填充的焊料水平面不超过参考面。镂空结构焊料层能够减轻因传统焊料层高低不均匀导致的SiC功率器件模块结温问题，并能改进器件整体倾斜的情况。去除传统焊料层，使得器件厚度减小，整体更为轻便。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为传统SiC功率器件封装剖面结构示意图。
图2为本发明的剖面结构示意图。
图3为图2未焊接SiC芯片且镂空槽中保留铜柱为圆柱型的封装俯视图。
图4为图2未焊接SiC芯片且镂空槽中保留铜柱为正四棱柱型的封装俯视图。
图5为图2未焊接SiC芯片且镂空槽中保留铜柱为线型的直四棱柱型封装俯视图。
图中符号：1：键合铝线；2a.SiC芯片一；2b.SiC芯片二；3.传统焊料层；4a.DBC上铜层一；4b.DBC上铜层二；4c.DBC上铜层三；5.DBC陶瓷层；6.DBC下铜层；7.基板；8.键合铝包铜带；9.镂空结构焊料层。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1所示，传统SiC功率器件封装选用键合铝线1，键合铝线1电阻率较大，固定可靠性差且散热效果差，传统焊料层3不能保证高度均匀，后续会引发SiC芯片一2a、SiC芯片二2b的结温问题，并且传统焊料层3不平整，最终会造成器件整体的倾斜。
如图2所示，本发明提供一种改善SiC功率器件封装热均匀性的封装结构，包括SiC芯片一2a、SiC芯片二2b、DBC上铜层一4a、DBC上铜层二4b、DBC上铜层三4c、DBC陶瓷层5、DBC下铜层6以及基板7；所述DBC上铜层一4a、DBC上铜层二4b、DBC上铜层三4c以及所述DBC下铜层6的表面均刻蚀镂空结构焊料层9；
所述SiC芯片一2a的上表面通过键合铝包铜带8与所述DBC上铜层二4b上的所述镂空结构焊料层相连；所述SiC芯片二2b的上表面通过键合铝包铜带8与所述DBC上铜层三4c上的所述镂空结构焊料层相连；SiC芯片一2a的下表面通过镂空结构焊料层焊接在所述DBC上铜层一4a上，SiC芯片二2b的下表面通过镂空结构焊料层焊接在DBC上铜层二4b上，所述DBC下铜层6通过镂空结构焊料层焊接在基板7上。
在该实施例中，作为一种进一步的技术方案，所述DBC上铜层一4a的蚀镂空结构外围矩形尺寸与所述SiC芯片一2a的外围尺寸相同，所述DBC上铜层二4b的蚀镂空结构外围矩形尺寸与所述SiC芯片二2b加键合铝包铜带焊接面轮廓总的外围尺寸相同，所述DBC上铜层三4c的蚀镂空结构外围矩形尺寸与键合铝包铜带焊接面轮廓尺寸相同。
在该实施例中，作为一种进一步的技术方案，所述镂空结构焊料层整体刻蚀为矩形深槽，深槽内壁与被蚀刻体的表面垂直；且深槽内保留等距等高的铜柱若干。
在该实施例中，作为一种进一步的技术方案，所述铜柱为圆柱(结构图3所示)、正四棱柱(结构图4所示)或顶面矩形长大于宽的线型直四棱柱(结构图5所示)。
以铜柱结构为顶部圆形的锥形结构为例，作进一步的方案介绍。DBC上铜层一4a、DBC上铜层二4b、DBC上铜层三4c与DBC下铜层6，各自的镂空结构焊料层9内部的圆柱等间距等内径等高度，槽内填充适量的热膨胀系数适合的焊料。控制各槽内已填充的焊料整体水平面不超过圆柱型铜柱的顶面，其顶面做参考面。同种工作温度下，各槽内填充的焊料水平面也相同，进一步确保器件的平整度。其中，圆柱型铜柱的间距、高度等数值可根据SiC芯片一2a、SiC芯片二2b、DBC上铜层一4a、DBC上铜层二4b、DBC上铜层三4c与DBC下铜层6的实际尺寸，通过改变刻蚀用剂浓度、刻蚀用时等来做灵活的调整。
综上，本申请涉及一种改善SiC功率器件封装热均匀性的封装结构，键合线选择铝包铜带，铝外层与芯片表面结合性好，铜内芯导电导热能力强，且带状表面积大易于散热，能够提升模块高温工作的性能；改良焊料层为整体矩形深槽内部仍保留若干铜柱的新型结构，槽内填充热膨胀系数适合的焊料待用，该新型焊料层可减小封装整体厚度，使得器件轻型化；同时，镂空结构焊料层可以避免传统焊料层高低不平引起的结温问题，提高了SiC功率器件的使用寿命。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (4)

1.一种改善SiC功率器件封装热均匀性的封装结构，包括SiC芯片一、SiC芯片二、DBC上铜层一、DBC上铜层二、DBC上铜层三、DBC陶瓷层、DBC下铜层以及基板；其特征在于，所述DBC上铜层一、DBC上铜层二、DBC上铜层三以及所述DBC下铜层的表面均刻蚀镂空结构焊料层；
所述SiC芯片一的上表面通过键合铝包铜带与所述DBC上铜层二上的所述镂空结构焊料层相连；所述SiC芯片二的上表面通过键合铝包铜带与所述DBC上铜层三上的所述镂空结构焊料层相连；SiC芯片一的下表面通过镂空结构焊料层焊接在所述DBC上铜层一上，SiC芯片二的下表面通过镂空结构焊料层焊接在DBC上铜层二上，所述DBC下铜层通过镂空结构焊料层焊接在基板上。
2.根据权利要求1所述的改善SiC功率器件封装热均匀性的封装结构，其特征在于，所述DBC上铜层一的蚀镂空结构外围矩形尺寸与所述SiC芯片一的外围尺寸相同，所述DBC上铜层二的蚀镂空结构外围矩形尺寸与所述SiC芯片二加键合铝包铜带焊接面轮廓总的外围尺寸相同，所述DBC上铜层三的蚀镂空结构外围矩形尺寸与键合铝包铜带焊接面轮廓尺寸相同。
3.根据权利要求1所述的改善SiC功率器件封装热均匀性的封装结构，其特征在于，所述镂空结构焊料层整体刻蚀为矩形深槽，深槽内壁与被蚀刻体的表面垂直；且深槽内保留等距等高的铜柱若干。
4.根据权利要求3所述的改善SiC功率器件封装热均匀性的结构，其特征在于，所述铜柱为圆柱、正四棱柱或顶面矩形长大于宽的线型直四棱柱。
CN202011628481.2A 2020-12-30 2020-12-30 一种改善SiC功率器件封装热均匀性的封装结构 Pending CN112670254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011628481.2A CN112670254A (zh) 2020-12-30 2020-12-30 一种改善SiC功率器件封装热均匀性的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011628481.2A CN112670254A (zh) 2020-12-30 2020-12-30 一种改善SiC功率器件封装热均匀性的封装结构

Publications (1)

Publication Number Publication Date
CN112670254A true CN112670254A (zh) 2021-04-16

Family

ID=75412560

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011628481.2A Pending CN112670254A (zh) 2020-12-30 2020-12-30 一种改善SiC功率器件封装热均匀性的封装结构

Country Status (1)

Country Link
CN (1) CN112670254A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334897A (zh) * 2022-03-15 2022-04-12 合肥阿基米德电子科技有限公司 一种igbt模块封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334897A (zh) * 2022-03-15 2022-04-12 合肥阿基米德电子科技有限公司 一种igbt模块封装结构
CN114334897B (zh) * 2022-03-15 2022-05-24 合肥阿基米德电子科技有限公司 一种igbt模块封装结构

Similar Documents

Publication Publication Date Title
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
JP4984485B2 (ja) 半導体装置
US11201121B2 (en) Semiconductor device
CN110246835B (zh) 一种三维集成高压碳化硅模块封装结构
CN105914185A (zh) 一种碳化硅功率器件的封装结构及封装方法
CN102693969B (zh) 一种igbt功率模块
CN112736058A (zh) 一种引线框架及采用该引线框架的功率模块和制造方法
WO2023000823A1 (zh) 一种功率半导体模块的新型封装结构
CN114649279A (zh) 基于导电金属带的宽禁带半导体双面散热模块封装结构
CN202695428U (zh) 一种igbt功率模块
CN112670254A (zh) 一种改善SiC功率器件封装热均匀性的封装结构
CN216563091U (zh) 一种双面散热功率模块
CN213816137U (zh) 一种改善SiC功率器件封装热均匀性的封装结构
CN113517244A (zh) 一种功率半导体模块的新型封装结构
KR102244279B1 (ko) 반도체 패키지
CN105247675A (zh) 半导体装置
CN110707057A (zh) 一种SiC功率器件的封装结构
CN213845830U (zh) 高功率半导体激光芯片散热热沉及设有该热沉的激光器
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN114914235A (zh) 多芯片并联非对称碳化硅模块的封装结构及封装方法
JP2019067976A (ja) 半導体装置
CN211151047U (zh) 一种便于光斑整形的高功率半导体激光器
CN203617266U (zh) 一种功率半导体模块
CN218647918U (zh) 一种低电感的SiC功率模块封装结构
CN116130467B (zh) 一种对称布局的半桥功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination