CN112668722B

CN112668722B - 量子电路处理方法、装置、设备、存储介质及产品

Info

Publication number: CN112668722B
Application number: CN202011641810.7A
Authority: CN
Inventors: 王鑫; 蒋佳卿; 赵炫强; 宋旨欣
Original assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Current assignee: Beijing Baidu Netcom Science and Technology Co Ltd
Priority date: 2020-12-31
Filing date: 2020-12-31
Publication date: 2021-09-14
Anticipated expiration: 2040-12-31
Also published as: CN112668722A

Abstract

本公开提供了量子电路处理方法、装置、设备、存储介质及产品，涉及量子计算领域。具体实现方案为：获取目标逻辑量子电路以及初始物理量子电路；确定目标逻辑量子电路中未能映射到初始物理量子电路中的目标第一量子门；计算得到第一最短路径总分值；在初始物理量子电路中的目标路径作用互换门，以变换逻辑量子比特与物理量子比特之间的映射关系；在所述目标路径作用所述互换门后，计算得到第二最短路径总分值；至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射。如此，高效实现逻辑量子电路至物理量子电路的映射。

Description

量子电路处理方法、装置、设备、存储介质及产品

技术领域

本公开涉及数据处理技术领域，尤其涉及量子计算领域。

背景技术

人类正处于新一轮量子科技高速兴起的浪潮之中。越来越多的量子科技在不断涌现，量子硬件的技术也在逐年提升，IBM、Google等相继发布了65量子比特和72量子比特的量子计算机。一方面，大量研究者认为这些量子计算机已有超越经典计算机的潜力，即运行经典计算机难实现的算法，例如运行量子系统模拟算法，质因数分解算法等。但另一方面，由于量子硬件拓扑结构的限制，即只能在固定的一些相互连接着的物理量子比特之间运行受控反闸门(CNOT)，导致量子算法(也即逻辑量子电路)不能直接在物理硬件上执行，换言之，逻辑量子电路不直接在物理量子电路上执行。因此，设计量子比特映射算法(Qubitmapping)，即将逻辑量子电路中的逻辑量子比特映射到物理量子电路中的物理量子比特上，从而使量子算法能够在受限的物理硬件上运行，是一个极其重要的问题。

发明内容

本公开提供了一种量子电路处理方法、装置、设备、存储介质及产品。

根据本公开的一方面，提供了一种量子电路处理方法，包括：

获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特；

确定所述目标逻辑量子电路中未能映射到所述初始物理量子电路中的目标第一量子门；

计算得到第一最短路径总分值，其中，所述第一最短路径总分值至少是基于所有第一最短路径而计算出的，所述第一最短路径至少表征在初始映射关系下，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

选取所述初始物理量子电路中的目标路径，并在所述目标路径作用互换门，以变换所述逻辑量子比特与所述物理量子比特之间的映射关系；

在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，其中，所述第二最短路径总分值至少是基于所有第二最短路径而计算出的，所述第二最短路径至少表征所述逻辑量子比特与所述物理量子比特之间的映射关系变化后的，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射。

根据本公开的另一方面，提供了一种量子电路处理装置，包括：

电路获取单元，用于获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特；

目标量子门确定单元，用于确定所述目标逻辑量子电路中未能映射到所述初始物理量子电路中的目标第一量子门；

第一最短路径总分值确定单元，用于

量子门作用单元，用于选取所述初始物理量子电路中的目标路径，并在所述目标路径作用互换门，以变换所述逻辑量子比特与所述物理量子比特之间的映射关系；

第二最短路径总分值确定单元，用于在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，其中，所述第二最短路径总分值至少是基于所有第二最短路径而计算出的，所述第二最短路径至少表征所述逻辑量子比特与所述物理量子比特之间的映射关系变化后的，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

映射关系确定单元，用于至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射。

根据本公开的另一方面，提供了一种电子设备，包括：

至少一个处理器；以及

与该至少一个处理器通信连接的存储器；其中，

该存储器存储有可被该至少一个处理器执行的指令，该指令被该至少一个处理器执行，以使该至少一个处理器能够执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，该计算机指令用于使计算机执行本公开任一实施例中的方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现本公开任一实施例中的方法。

根据本公开的技术能够高效实现逻辑量子电路至物理量子电路的映射。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本公开的限定。其中：

图1是根据本公开实施例在一示例中初始逻辑量子电路的结构示意图；

图2是根据本公开实施例在一示例中初始物理量子电路的结构示意图一；

图3是根据本公开实施例量子电路处理方法的实现流程示意图；

图4是根据本公开实施例在一示例中初始物理量子电路的结构示意图二；

图5是根据本公开实施例量子电路处理方法在一具体示例中的实现流程示意图；

图6是根据本公开实施例在一示例中对初始逻辑量子电路进行分层处理后的示意图；

图7是根据本公开实施例量子电路处理方法在一具体示例中的过程展示示意图；

图8是根据本公开实施例量子电路处理装置的结构示意图；

图9是用来实现本公开实施例的量子电路处理方法的电子设备的框图。

具体实施方式

以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

具体的说，考虑含n个逻辑量子比特的逻辑量子电路C，该逻辑量子电路中全部量子门，比如受控反闸门CNOT门的作用位置记为L＝[[c₁,t₁],[c₂,t₂],…]，其中[c_i,t_i]表示第i个CNOT门作用在逻辑量子比特c_i和逻辑量子比特t_i上。考虑一个含m个物理量子比特的量子硬件(也即物理量子电路，物理硬件，物理设备)，其连通性由G表示，其中物理量子比特i和物理量子比特j间有一条边(记为边(i,j))相连，当且仅当物理量子比特i和物理量子比特j之间可以作用CNOT门，且边(i,j)设置有权值w_ij，该权值w_ij表征在边(i,j)上作用CNOT门的错误率，如此，来表达出量子硬件的量子硬件连通性G。

在这里再次强调由算法设计出的逻辑量子电路和物理设备上实际运行的物理量子电路两者是不同的。

举例来说，如图1所示，是一个含有4个逻辑量子比特(也即n＝4)的逻辑量子电路(也即初始逻辑量子电路)C，图1中的量子门皆为CNOT门。这里CNOT门的全部位置记录为L＝[[0,3],[1,2],[1,3]]。进一步地，通常情况下，会默认一个逻辑量子比特至物理量子比特的初始映射关系M₀＝[0,1,2,3,...,j,...]，表征将第j个逻辑量子比特映射到第j个物理量子比特上。

如图2所示，一个包含有五个物理量子比特的物理量子电路，其中，该物理量子电路只允许在两两相邻的物理量子比特上进行CNOT门操作。也就是说，图2所示的物理硬件中所允许的全部CNOT门操作的位置集合为P＝[[0,1],[1,0],[1,2],[2,1],[2,3],[3,2],[3,4],[4,3]]，显然，上述图1中逻辑量子电路中的位置[0,3]和位置[1,3]的CNOT门不属于集合P，换言之，逻辑量子电路中的位置[0,3]和位置[1,3]的CNOT门为物理硬件上不被允许的操作。因此，上述初始映射关系M₀的假设下，逻辑量子电路是无法直接在物理量子电路上运行的，因为物理量子电路上的物理量子比特不是全部连接在一起的。

这里，将逻辑量子比特映射到物理量子比特上是执行量子程序的一个基本前提。由于目前量子硬件技术的限制，当前量子设备只能在固定物理量子比特之间执行CNOT门，而大多数量子算法通常会假设能在任意物理量子比特之间作用CNOT，显然该假设是不成立的。因此，需要设计解决方案去使得利用给定的物理硬件也能实现想要的逻辑量子电路，与此同时，设计出的解决方案应当足够高效，尽量减少计算映射关系所需的运行时间。此外，一个好的解决方案(也即映射方案)能够应对任意的物理连通性结构，并且使得最后执行的物理量子电路(也即最后输出的能够直接运行逻辑量子电路的目标物理量子电路)具有比较好的保真度。

基于此，本申请方案提供了一种能够使逻辑量子电路在近期量子硬件上执行的方案，如此，来确保广泛的量子算法和应用能够在物理硬件上进行实现，兼具高效性、实用性、与通用性。这里，所述高效性是指能够以尽量少的时间计算所需要的映射关系，实用性指最后执行的目标物理量子电路具有比较好的保真度，通用性指能够应对任意的物理连通性结构，也即对初始的物理量子电路不进行限制。

进一步地，本申请方案利用量子比特映射算法来动态地实现逻辑量子比特到物理量子比特的对应，具体地，通过添加互换门(SWAP门)来保证L中记录着的每个CNOT门都能在物理设备上执行。当然，本申请方案中量子比特映射算法能够添加尽可能少的SWAP门，如此，来避免互换门操作引入的误差，同时也具有较快的运行速度，并且使映射后得到的目标物理量子电路和原先的逻辑量子电路间有较高保真度，这里，所述的SWAP门能够作用到物理硬件上，并交换物理量子比特的状态，如此，来实现变换逻辑量子比特的位置的目的。所述的保真度用以衡量两个量子电路之间的距离，保真度越高表示两个量子电路越相似。需要说明的是，目前所有存在连通性问题的量子硬件都可以被归纳到这个范围内。

具体地，图3是根据本公开实施例量子电路处理方法的实现流程示意图，如图3所示，所述方法包括：

步骤S301：获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特。这里，所述第一量子门为至少两个逻辑量子比特所形成的，比如，为双量子比特量子门，当然，在一示例中，该第一量子门可以具体为CNOT门。实际应用中，所述目标逻辑量子电路中还可以包含有单量子比特门，这里，由于逻辑量子电路中的所有单量子比特门均可以直接在物理量子电路中执行，所以无需执行本申请方案来完成映射。

步骤S302：确定所述目标逻辑量子电路中未能映射到所述初始物理量子电路中的目标第一量子门。

步骤S303：计算得到第一最短路径总分值，其中，所述第一最短路径总分值至少是基于所有第一最短路径而计算出的，所述第一最短路径至少表征在初始映射关系下，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；也就是说，在初始映射关系下，将所述目标第一量子门所作用的至少两个逻辑量子比特分别映射到所述初始物理量子电路中的物理量子比特后，得到与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特，该所述第一最短路径指与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径，换言之，该第一最短路径表征在初始映射关系下，将所述目标第一量子门映射到初始物理量子电路所需的最短路径。

实际应用中，初始映射关系相当于初始化过程，后续会基于处理过程对该初始映射关系进行优化，也就是说，初始映射关系下，目标逻辑量子电路中的目标第一量子门虽然存在到初始物理量子电路的映射关系，但是，该映射关系下并非能够运行该目标第一量子门，换言之，该初始映射关系下，无法利用初始物理量子电路来运行目标逻辑量子电路中的目标第一量子门。

步骤S304：选取所述初始物理量子电路中的目标路径，并在所述目标路径作用互换门，以变换所述逻辑量子比特与所述物理量子比特之间的映射关系。这里，所述目标路径可以是基于初始物理量子电路的连通性信息而确定出的，举例来说，如图2所示，所述目标路径可以具体为图2所示的联通的任意边。进一步地，所述的互换门，也即SWAP门能够作用到物理硬件上，并交换物理量子比特的状态，如此，来变换逻辑量子比特的位置，进而变换所述逻辑量子比特与所述物理量子比特之间的映射关系。

步骤S305：在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，其中，所述第二最短路径总分值至少是基于所有第二最短路径而计算出的，所述第二最短路径至少表征所述逻辑量子比特与所述物理量子比特之间的映射关系变化后的，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；也就是说，所述逻辑量子比特与所述物理量子比特之间的映射关系变化后，所述目标第一量子门所作用的至少两个逻辑量子比特分别映射到所述初始物理量子电路中的物理量子比特后，得到与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特，该所述第二最短路径至少表征映射关系变换后的与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径，换言之，该第二最短路径表征在映射关系变换后，将所述目标第一量子门映射到初始物理量子电路所需的最短路径。

步骤S306：至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射

这样，来高效实现目标逻辑量子电路至初始物理量子电路的映射(也即实现逻辑量子比特至物理量子比特的映射)，如此，使得目标逻辑量子电路能够基于初始物理量子电路来实现，来确保广泛的量子算法和应用能够在物理硬件上实现；而且，本申请方案兼具高效性、实用性、与通用性。

在本申请方案的一具体示例中，还可以采用如下方式来得到目标逻辑量子电路，具体地，获取初始逻辑量子电路；其中，所述初始物理量子电路为待运行所述初始逻辑量子电路的物理电路；基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路。这里，初始逻辑量子电路与目标逻辑量子电路中的逻辑量子比特相同。实际应用中，预设分层规则可以基于实际需求而设置，本申请方案对此不作限制。

也就是说，本示例所述的目标逻辑量子电路为初始逻辑量子电路中的某一层，举例来说，如图6所示，可以将图1所示的初始逻辑量子电路进行分层处理，并分为两层，分别为C₀,C₁，该C₀层或C₁层即为目标逻辑量子电路。如此，便于同时对多个目标逻辑量子电路(也即多层)进行映射处理，使得映射过程中视野不再局限于当前层，能够利用到全局逻辑量子电路的信息来找到一个更优的映射方案。

在本申请方案的一具体示例中，上述基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路，可以包括：基于同一层中所有第一量子门所作用的逻辑量子比特的位置不同的规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，并得到至少两个目标逻辑量子电路，其中，同一所述目标逻辑量子电路中的所有所述第一量子门所作用的逻辑量子比特的位置不同。举例来说，预设分层规则表征逻辑量子电路中，同一层内的所有量子门所作用的逻辑量子比特的位置不重复，如图6所示，给定的初始逻辑量子电路C＝(C₀,C₁)，即共分为两层(深度D＝2)，同一层内所有CNOT门所作用的逻辑量子比特的位置不会有任何重复，例如C₀层中两个CNOT门作用的位置分别为[0,3]和[1,2]，此时，由于CNOT门[1,2]和CNOT门[1,3]均都作用在了逻辑量子比特1，所以，需要将CNOT门[1,3]划分至下一层，即C₁层，以使逻辑CNOT门[1,3]与CNOT门[1,2]分属不同的层，如此，来确定出逻辑量子电路的电路深度。

这样，便于同时对多个目标逻辑量子电路(也即多层)进行映射处理，使得映射过程中视野不再局限于当前层，能够利用到全局逻辑量子电路的信息来找到一个更优的映射方案。

在本申请方案的一具体示例中，还可以采用如下方式来得到目标第一量子门，具体地，以上确定所述目标逻辑量子电路中未能映射到(也即未映射成功的)所述初始物理量子电路中的目标第一量子门，具体包括：获取当前进行映射处理的所述目标逻辑量子电路中的所有所述第一量子门；从获取到的所有所述第一量子门中确定出未能映射到(也即未映射成功的)所述初始物理量子电路中的目标第一量子门。也就是说，从当前层中选取出未映射成功的第一量子门作为目标第一量子门。这里，未映射成功指未从初始物理量子电路中确定出能够执行该目标第一量子门的物理量子比特，即未找到该目标第一量子门作用的逻辑量子比特映射至初始物理量子电路中的物理量子比特，导致该目标第一量子门无法利用该初始物理量子电路来执行。如此，使得后续能够有针对性的进行映射处理，为后续高效实现目标逻辑量子电路至初始物理量子电路的映射奠定了基础。

在本申请方案的一具体示例中，以上至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射，具体包括：在所述第二最短路径总分值小于所述第一最短路径总分值的情况下，利用在所述目标路径上所作用的所述互换门来确定出所述目标逻辑量子电路至所述初始物理量子电路的关系映射，以基于映射关系以及所述初始物理量子电路得到目标物理量子电路，其中，所述目标物理量子电路为从所述初始物理量子电路中确定出的能够运行所述初始逻辑量子电路的物理电路。如此，高效实现逻辑量子电路至物理量子电路的映射，同时，使本申请方案所使用的互换门数量较少。

在本申请方案的一具体示例中，以上至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射，具体包括：在所述第二最短路径总分值大于所述第一最短路径总分值的情况下，撤销作用在所述目标路径上的所述互换门，并在基于初始映射关系得到的所述目标第一量子门映射到所述初始物理量子电路后的物理量子比特上作用所述交换门，以将所述目标第一量子门所作用的逻辑量子比特映射到所述初始物理量子电路上，且使得该目标第一量子门能够利用该初始物理量子电路而运行。这里，实际应用中，还需要更新初始映射关系，如此，使得新的映射关系下，目标第一量子门所作用的逻辑量子比特能够成功映射到所述初始物理量子电路的物理量子比特上。如此，高效实现逻辑量子电路至物理量子电路的映射，同时，使本申请方案所使用的互换门数量较少。

在本申请方案的一具体示例中，所述第一最短路径是在预设随机参数的影响下所确定出的；和/或，所述第二最短路径是在预设随机参数的影响下所确定出的。这里，预设随机参数指随机的扰动，即在计算最短路径(如下所述的S)时还加入了随机的扰动，如此，使得本申请方案不会局限于局部最优解，能够跳出局部最优解以找到一个互换门数量更少的映射方案。

在本申请方案的一具体示例中，可以采用如下方式来得第一最短路径总分值，具体地，以上计算得到第一最短路径总分值，具体包括：获取未进行映射处理的至少一个其他目标逻辑量子电路中的所有所述第一量子门；获取在初始映射关系下所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取在初始映射关系下所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取所述初始物理量子电路中各目标路径运行所述第一量子门的错误率；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第一最短路径计算得到所述第一最短路径总分值。也就是说，计算第一最短路径总分值所需的第一最短路径不仅要包含有目标第一量子门映射到所述初始物理量子电路所需的最短路径，还包括未进行处理的其他目标逻辑量子电路中的第一量子门映射到所述初始物理量子电路所需的最短路径，如此，便于利用到全局逻辑量子电路的信息来找到一个更优的映射方案，进而便于在短时间内确定出逻辑量子电路的物理映射方案。

举例来说，获取当前层中不能在初始量子硬件上执行的CNOT门(也即目标第一量子门)，可称为未映射成功的CNOT门以及之后的LA-1层(也即未进行映射处理的其他目标逻辑量子电路)(这里，若所剩的所有层数不足LA-1，则取剩下的全部层)中的CNOT门(相当于未进行映射处理的其他目标逻辑量子电路中的第一量子门)，并计算获取到的所有CNOT门(包括所有目标第一量子门，以及其他层中的所有第一量子门)带权重的总得分，即在当前的量子比特映射关系下的总得分S＝∑w_ij*s(CNOT[i,j])。其中，s(CNOT[i,j])表示在当前的初始量子比特映射关系下，量子门CNOT[i,j]在初始量子硬件的连通性信息G上所需的最短距离，即在初始量子电路的连通性信息G上从逻辑量子比特i对应的物理量子比特到逻辑量子比特j对应的物理量子比特最短需要经过几条边，也可称为最短路径；这里，量子门CNOT[i,j]指逻辑量子电路上作用在逻辑量子比特i和逻辑量子比特j的CNOT门。

当然，实际应用中，上述的得分还可以加上随机的扰动，如此，便于跳出局部最优解。此时，对于CNOT[k,l]门而言，得分s(CNOT[k,l])＝1+r_k,l，这里，r_k,l是一个随机扰动。

如此，本申请方案充分考虑了量子硬件不同位置的连通性的差异，即联通信息G中边的权值w_ij，使得优化出的目标物理量子电路在理论上会具有更好的保真度，而且，具有更高的实用性。同时，实现了多个目标逻辑量子电路(也即多层)进行映射处理，使得映射过程中视野不再局限于当前层，能够利用到全局逻辑量子电路的信息来找到一个更优的映射方案，便于在短时间内确定出逻辑量子电路的物理映射方案。

在本申请方案的一具体示例中，以上在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，包括：获取映射关系变换后的所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；获取映射关系变换后的所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第二最短路径计算得到所述第二最短路径总分值。

这里，所述第二最短路径总分值的计算法方式与第一最短路径总分值的计算方式相同，只是第二最短路径总分值是建立在映射关系变换后的基础上进行的，此处不再追着。如此，本申请方案充分考虑了量子硬件不同位置的连通性的差异，即联通信息G中边的权值w_ij，使得优化出的目标物理量子电路在理论上会具有更好的保真度，而且，具有更高的实用性。同时，实现了多个目标逻辑量子电路(也即多层)进行映射处理，使得映射过程中视野不再局限于当前层，能够利用到全局逻辑量子电路的信息来找到一个更优的映射方案，便于在短时间内确定出逻辑量子电路的物理映射方案。

综上，本申请方案具有更好的高效性与实用性。具体地，本申请方案通过加入初始映射关系、随机扰动和同时基于连续的多层进行映射优化，如此，使得本申请方案能够在大规模的逻辑量子电路上使用更少的SWAP门来完成映射过程，并得到最终的映射关系，以及实现给定的逻辑量子电路(也即初始逻辑量子电路)的目标物理量子电路。并且，上述优化速度快，具有高效性。

而且，更为重要的是，本申请方案将物理硬件上的性质(比如作用量子门的错误率)作为考量，加入到了映射方案。如此，使得本申请方案优化出的目标物理量子电路在理论上会具有更好的保真度，而且，具有更高的实用性，同时，该过程对运行速度没有带来很大的限制，进一步确保了高效性。

以下结合具体示例对本申请方案做进一步详细说明，具体地，本示例在现有方案的基础上进一步考虑了物理硬件上存在噪声的情况。物理噪声的存在直接导致的结果就是实际执行的量子操作会和预定设想的量子操作间存在误差。具体的，本示例着重考虑了双量子比特门(如CNOT、SWAP)的误差，而不考虑每个单量子比特门上的误差。原因在于单量子比特门的误差与前者相比非常低，而且在实际执行过程中很难被避免。如图4所示，以现有发布的包含65个物理量子比特的量子硬件为例，可以看到单物理量子比特阿达马门(Hadamard gate)的误差平均在0.048％左右，而作用在双物理量子比特间的CNOT门的误差平均在1.477％左右。在比较糟糕的情况下，个别物理量子比特上测量的误差(Readouterror)甚至可以达到6.29％。基于此，本示例避免上述误差去设计量子比特映射算法，并选取质量较好的物理量子比特去执行操作从而得到更准确的执行结果。因此，相比于现有方案，本申请方案执行出的算法结果在理论上会具有更高精确性。

需要强调的是，本申请方案可行的主要原因在于，实际应用中，量子硬件容许操作的物理量子比特的数量会大于执行逻辑量子电路所需要的逻辑量子比特的数量，所以，本申请方案能够在一定自由度的情况下，去选取合适的物理量子比特来执行算法(也即运行逻辑量子电路)。而且，选取的不同的映射方案不会影响算法的理论结果。

因此，本申请方案所述的映射方案能够尽可能使用质量好的物理量子比特来执行给定的逻辑量子电路，进而减小误差。同时，运行速度也较高，在实用性方面更具有优势。

如图5所示，具体步骤包括：

步骤1：确定给定的逻辑量子电路(也即以上所述的初始逻辑量子电路，也可简称逻辑电路)，记为C＝(C₀,C₁,...,C_D)，且该逻辑量子电路的深度为D。确定待执行上述逻辑量子电路C的初始量子硬件(也即初始物理量子电路，对应于图5所示的目标物理硬件)的连通性信息，并记为G，所述G中表征初始量子硬件中物理量子比特之间的连通关系，这里，存在联通的两个节点，也即两个联通的物理量子比特i和物理量子比特j，该联通的物理量子比特i和物理量子比特j对应的边(i,j)间作用CNOT门的误差记为w_ij，该误差越高表明在这两个节点间执行CNOT门的实际物理操作和理想物理操作的差距越大。进一步地，将基于初始量子硬件确定出的能够运行该给定的逻辑量子电路的目标物理量子电路记为C’，利用最后确定出的目标物理量子电路记为C’即可运行以上给定的逻辑量子电路；此外，还可以定义Lookahead的层数，记为LA，表征可以同时优化的层数，比如，可以同时对(C_j,...,C_j+LA-1)层的逻辑量子电路进行优化处理，如此，便于跳出局部最优解。

这里，可以基于预设分层规则，对逻辑量子电路进行分层处理后，得到D层，此时，也可称逻辑量子电路的电路深度(可简称深度)为D。实际应用中，预设分层规则可以基于实际需求而设置，比如，预设分层规则表征逻辑量子电路中，同一层内的所有量子门所作用的逻辑量子比特的位置不重复，如图6所示，给定的逻辑量子电路C＝(C₀,C₁)，即共分为两层(深度D＝2)，同一层内所有CNOT门所作用的逻辑量子比特的位置不会有任何重复，例如C₀层中两个CNOT门作用的位置分别为[0,3]和[1,2]，此时，由于CNOT门[1,2]和CNOT门[1,3]均都作用在了逻辑量子比特1，所以，需要将CNOT门[1,3]划分至下一层，即C₁层，以使逻辑CNOT门[1,3]与CNOT门[1,2]分属不同的层，如此，来确定出逻辑量子电路的电路深度。

在给定上述输入信息后，通过利用全局电路(也即全局的逻辑电路)的整体信息，来寻找最优的映射关系。具体地，利用下述的具体算法来识别全局电路的分层结构，并在选定的层数内(比如LA层内)寻找最优的映射方案，如此，来减少误差，同时，记录可执行给定的逻辑电路的物理电路(也即目标物理量子电路)，并存入C’中。直至迭代处理完成逻辑电路中的全部层为止，此时，即可输出可执行给定的逻辑电路的完整物理地阿奴，以及对应的映射关系。

步骤2：获取步骤1得到的逻辑量子电路的逆电路C^-1，这里，逆电路可以定义为反向从最后一层开始执行量子操作直到第一层；从初始映射关系中随机选取一个初始量子比特映射关系，将该逆电路与随机选取的量子比特映射作为输入以进行步骤3-9。

实际应用中，在确定出逻辑量子电路以及初始量子硬件后，可以给出初始映射关系，该初始映射关系表征逻辑量子电路中的逻辑量子比特映射至初始量子硬件中物理量子比特的初始量子比特映射关系；举例来说，初始一个图1所示的逻辑量子电路中逻辑量子比特映射至图2所示的初始量子硬件中物理量子比特的初始映射关系M₀＝[0,1,2,3,...,j,...]，该M₀表征将第j个逻辑量子比特映射到第j个物理量子比特上。

进一步地，在运行步骤3-9后，即可基于步骤3-9得到的新的量子比特映射关系来优化初始映射关系，得到一个新的映射关系，以得到最终的目标映射关系，利用该目标映射关系即可确定出最后执行给定的该逻辑量子电路C的目标物理量子电路C’。

步骤3：提取给定的逻辑量子电路的每一层C_j的层信息，从第一层C₀开始执行以下步骤4-7。这里，层信息中至少指示有所对应的层，该层的所有量子门，以及所有量子门所作用的逻辑量子比特的位置。

步骤4：在随机选取的初始量子比特映射关系下，将当前层中可以在初始量子硬件上执行的CNOT门(可称为映射成功的CNOT门)和单量子比特门移入至目标物理量子电路C’。

这里，需要说明的是，逻辑量子电路中的所有单量子比特门均可以直接在物理量子电路中执行。

步骤5：获取当前层中不能在初始量子硬件上执行的CNOT门，可称为未映射成功的CNOT门以及之后的LA-1层(这里，若所剩的所有层数不足LA-1，则取剩下的全部层)中的CNOT门，并计算获取到的所有CNOT门带权重的总得分，即在当前的量子比特映射关系下的总得分S＝∑w_ij*s(CNOT[i,j])。其中，s(CNOT[i,j])(也即第一最短路径)表示在当前的初始量子比特映射关系下，量子门CNOT[i,j]在初始量子硬件的连通性信息G上所需的最短距离，即在初始量子电路的连通性信息G上从逻辑量子比特i对应的物理量子比特到逻辑量子比特j对应的物理量子比特最短需要经过几条边，也可称为最短路径；这里，量子门CNOT[i,j]指逻辑量子电路上作用在逻辑量子比特i和逻辑量子比特j的CNOT门。

步骤6：遍历初始量子硬件的连通图(可以基于连通性信息而得到)的所有边，每遍历到一条边，即尝试在该条边上做SWAP门以交换该条边对应的初始量子比特映射关系，并计算得到作用SWAP门后的量子比特映射关系下的新的总分数S’，并将该新的总分数S’与SWAP门变换前的总分数S(即步骤5得到的总分数)进行比较，如果S’＜S，则保留这次映射关系的交换，将SWAP加入目标物理量子电路C’中，同时，优化初始映射关系；随后，继续遍历；否则，撤销这次交换并继续遍历，待所有边遍历完成后执行步骤7。

步骤7：完成第6步中的遍历后，若在遍历过程中没有任何映射关系的改变，则选取当前层中第一个未映射的CNOT门，使用最少的SWAP门将该CNOT门的逻辑比特映射到相邻的物理量子比特上，并将用到的SWAP门和该CNOT门一并移入目标物理量子电路C’中，然后继续返回步骤6进行重新遍历，直至当前层中所有的CNOT门均映射完成。

步骤8：当前层所有的量子门都完成映射后，取输入的逻辑量子电路的下一层，并重复步骤4-7，直至逻辑量子电路中所有的量子门都映射到了初始量子硬件上止。

步骤9：输出目标物理量子电路’和映射完成时的量子比特映射关系M_f，也即该量子比特映射关系M_f即为对初始映射关系进行优化后所得到的目标映射关系。此时，该目标物理量子电路C’可以在量子设备上执行且与输入的逻辑量子电路C等价。如图7所示，即为利用上述具体步骤将图1所示的逻辑量子电路映射至图2所示的物理量子电路中的映射结果，如此，实现逻辑量子电路中的逻辑量子比特至量子硬件中的物理量子比特的映射。

综上，本申请方案相比于现有方案具有如下优势：

第一，本申请方案充分考虑了量子硬件不同位置的连通性的差异，即联通信息G中边的权值w_ij，使得优化出的目标物理量子电路在理论上会具有更好的保真度，而且，具有更高的实用性。

第二，本申请方案具有高效性，能在短时间内确定出逻辑量子电路的物理映射方案，且该映射方案所使用的SWAP门数量较少。

第三，本申请方案在计算评分函数(即S)时还可以加入随机的扰动，因此不会局限于局部最优解，能够挑出局部最优解以找到一个SWAP门数量更少的映射方案。

第四，本申请方案在进行优化的过程中，设置了Lookahead参数，如此，来同时考虑连续多层的映射，视野不再局限于当前层，能够利用到全局逻辑量子电路的信息来找到一个更优的映射方案。

本申请方案还提供了一种量子电路处理装置，如图8所示，所述装置包括：

电路获取单元801，用于获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特；

目标量子门确定单元802，用于确定所述目标逻辑量子电路中未能映射到所述初始物理量子电路中的目标第一量子门；

第一最短路径总分值确定单元803，用于计算得到第一最短路径总分值，其中，所述第一最短路径总分值至少是基于所有第一最短路径而计算出的，所述第一最短路径至少表征在初始映射关系下，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

量子门作用单元804，用于选取所述初始物理量子电路中的目标路径，并在所述目标路径作用互换门，以变换所述逻辑量子比特与所述物理量子比特之间的映射关系；

第二最短路径总分值确定单元805，用于在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，其中，所述第二最短路径总分值至少是基于所有第二最短路径而计算出的，所述第二最短路径至少表征所述逻辑量子比特与所述物理量子比特之间的映射关系变化后的，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

映射关系确定单元806，用于至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射。

在本申请方案的一具体示例中，所述电路获取单元，还用于获取初始逻辑量子电路；其中，所述初始物理量子电路为待运行所述初始逻辑量子电路的物理电路；基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路。

在本申请方案的一具体示例中，所述电路获取单元，还用于基于同一层中所有第一量子门所作用的逻辑量子比特的位置不同的规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，并得到至少两个目标逻辑量子电路，其中，同一所述目标逻辑量子电路中的所有所述第一量子门所作用的逻辑量子比特的位置不同。

在本申请方案的一具体示例中，所述目标量子门确定单元，还用于获取当前进行映射处理的所述目标逻辑量子电路中的所有所述第一量子门；从获取到的所有所述第一量子门中确定出未能映射到所述初始物理量子电路中的目标第一量子门。

在本申请方案的一具体示例中，所述映射关系确定单元，还用于在所述第二最短路径总分值小于所述第一最短路径总分值的情况下，利用在所述目标路径上所作用的所述互换门来确定出所述目标逻辑量子电路至所述初始物理量子电路的关系映射，以基于映射关系以及所述初始物理量子电路得到目标物理量子电路，其中，所述目标物理量子电路为从所述初始物理量子电路中确定出的能够运行所述初始逻辑量子电路的物理电路。

在本申请方案的一具体示例中，所述映射关系确定单元，还用于在所述第二最短路径总分值大于所述第一最短路径总分值的情况下，撤销作用在所述目标路径上的所述互换门，并在基于初始映射关系得到的所述目标第一量子门映射到所述初始物理量子电路后的物理量子比特上作用所述交换门，以将所述目标第一量子门所作用的逻辑量子比特映射到所述初始物理量子电路上，且能够运行。

在本申请方案的一具体示例中，所述第一最短路径是在预设随机参数的影响下所确定出的；和/或，所述第二最短路径是在预设随机参数的影响下所确定出的。

在本申请方案的一具体示例中，所述第一最短路径总得分确定单元，还用于获取未进行映射处理的至少一个其他目标逻辑量子电路中的所有所述第一量子门；获取在初始映射关系下所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取在初始映射关系下所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取所述初始物理量子电路中各目标路径运行所述第一量子门的错误率；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第一最短路径计算得到所述第一最短路径总分值。

在本申请方案的一具体示例中，所述第二最短路径总得分确定单元，还用于获取映射关系变换后的所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；获取映射关系变换后的所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第二最短路径计算得到所述第二最短路径总分值。

本发明实施例量子电路处理装置中各单元的功能可以参见上述方法中的对应描述，在此不再赘述。

根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。

图9示出了可以用来实施本公开的实施例的示例电子设备900的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或要求的本公开的实现。

如图9所示，设备900包括计算单元901，其可以根据存储在只读存储器(ROM)902中的计算机程序或者从存储单元908加载到随机访问存储器(RAM)903中的计算机程序来执行各种适当的动作和处理。在RAM 903中，还可存储设备900操作所需的各种程序和数据。计算单元901、ROM 902以及RAM 903通过总线904彼此相连。输入输出(I/O)接口905也连接至总线904。

设备900中的多个部件连接至I/O接口905，包括：输入单元906，例如键盘、鼠标等；输出单元907，例如各种类型的显示器、扬声器等；存储单元908，例如磁盘、光盘等；以及通信单元909，例如网卡、调制解调器、无线通信收发机等。通信单元909允许设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

计算单元901可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元901的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元901执行上文所描述的各个方法和处理，例如量子电路处理方法。例如，在一些实施例中，量子电路处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元908。在一些实施例中，计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到设备900上。当计算机程序加载到RAM 903并由计算单元901执行时，可以执行上文描述的量子电路处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元901可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行量子电路处理方法。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入、或者触觉输入来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims

1.一种量子电路处理方法，包括：

获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特；其中，所述初始物理量子电路为待运行初始逻辑量子电路的物理电路,所述目标逻辑量子电路为所述初始逻辑量子电路中的一层；

2.根据权利要求1所述的方法，还包括：

获取所述初始逻辑量子电路；

基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路。

3.根据权利要求2所述的方法，其中，所述基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路，包括：

基于同一层中所有第一量子门所作用的逻辑量子比特的位置不同的规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，并得到至少两个目标逻辑量子电路，其中，同一所述目标逻辑量子电路中的所有所述第一量子门所作用的逻辑量子比特的位置不同。

4.根据权利要求1或2或3所述的方法，其中，所述确定所述目标逻辑量子电路中未能映射到所述初始物理量子电路中的目标第一量子门，包括：

获取当前进行映射处理的所述目标逻辑量子电路中的所有所述第一量子门；

从获取到的所有所述第一量子门中确定出未能映射到所述初始物理量子电路中的目标第一量子门。

5.根据权利要求2或3所述的方法，其中，所述至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射，包括：

在所述第二最短路径总分值小于所述第一最短路径总分值的情况下，利用在所述目标路径上所作用的所述互换门来确定出所述目标逻辑量子电路至所述初始物理量子电路的关系映射，以基于映射关系以及所述初始物理量子电路得到目标物理量子电路，其中，所述目标物理量子电路为从所述初始物理量子电路中确定出的能够运行所述初始逻辑量子电路的物理电路。

6.根据权利要求2或3所述的方法，其中，所述至少基于所述第一最短路径总分值和所述第二最短路径总分值来进行所述目标逻辑量子电路至所述初始物理量子电路的映射，包括：

在所述第二最短路径总得分大于所述第一最短路径总得分的情况下，撤销作用在所述目标路径上的所述互换门，并在基于初始映射关系得到的所述目标第一量子门映射到所述初始物理量子电路后的物理量子比特上作用所述互换门，以将所述目标第一量子门所作用的逻辑量子比特映射到所述初始物理量子电路上，且能够运行。

7.根据权利要求1或2或3所述的方法，其中，所述第一最短路径总得分是在预设随机参数的影响下所确定出的；和/或，所述第二最短路径总得分是在预设随机参数的影响下所确定出的。

8.根据权利要求2或3所述的方法，其中，所述计算得到第一最短路径总分值，包括：

获取未进行映射处理的至少一个其他目标逻辑量子电路中的所有所述第一量子门；

获取在初始映射关系下所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；

获取在初始映射关系下所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；

获取所述初始物理量子电路中各目标路径运行所述第一量子门的错误率；

基于所述目标路径运行所述第一量子门的错误率，以及所有所述第一最短路径计算得到所述第一最短路径总分值。

9.根据权利要求8所述的方法，其中，在所述目标路径作用所述互换门后，计算得到第二最短路径总分值，包括：

获取映射关系变换后的所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；

获取映射关系变换后的所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；

基于所述目标路径运行所述第一量子门的错误率，以及所有所述第二最短路径计算得到所述第二最短路径总分值。

10.一种量子电路处理装置，包括：

电路获取单元，用于获取目标逻辑量子电路以及初始物理量子电路，其中，所述目标逻辑量子电路中包含有多个逻辑量子比特以及基于所述逻辑量子比特所形成的第一量子门；所述初始物理量子电路包含有多个物理量子比特；其中，所述初始物理量子电路为待运行初始逻辑量子电路的物理电路,所述目标逻辑量子电路为所述初始逻辑量子电路中的一层；

第一最短路径总分值确定单元，用于计算得到第一最短路径总分值，其中，所述第一最短路径总分值至少是基于所有第一最短路径而计算出的，所述第一最短路径至少表征在初始映射关系下，与所述目标第一量子门所作用的至少两个逻辑量子比特具有映射关系的物理量子比特之间对应的最短路径；

11.根据权利要求10所述的装置，其中，所述电路获取单元，还用于获取所述初始逻辑量子电路；基于预设分层规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，得到至少两个目标逻辑量子电路。

12.根据权利要求11所述的装置，其中，所述电路获取单元，还用于基于同一层中所有第一量子门所作用的逻辑量子比特的位置不同的规则，对所述初始逻辑量子电路中的第一量子门进行分层处理，并得到至少两个目标逻辑量子电路，其中，同一所述目标逻辑量子电路中的所有所述第一量子门所作用的逻辑量子比特的位置不同。

13.根据权利要求11或12所述的装置，其中，所述目标量子门确定单元，还用于获取当前进行映射处理的所述目标逻辑量子电路中的所有所述第一量子门；从获取到的所有所述第一量子门中确定出未能映射到所述初始物理量子电路中的目标第一量子门。

14.根据权利要求11或12所述的装置，其中，所述映射关系确定单元，还用于在所述第二最短路径总分值小于所述第一最短路径总分值的情况下，利用在所述目标路径上所作用的所述互换门来确定出所述目标逻辑量子电路至所述初始物理量子电路的关系映射，以基于映射关系以及所述初始物理量子电路得到目标物理量子电路，其中，所述目标物理量子电路为从所述初始物理量子电路中确定出的能够运行所述初始逻辑量子电路的物理电路。

15.根据权利要求11或12所述的装置，其中，所述映射关系确定单元，还用于在所述第二最短路径总分值大于所述第一最短路径总分值的情况下，撤销作用在所述目标路径上的所述互换门，并在基于初始映射关系得到的所述目标第一量子门映射到所述初始物理量子电路后的物理量子比特上作用所述互换门，以将所述目标第一量子门所作用的逻辑量子比特映射到所述初始物理量子电路上，且能够运行。

16.根据权利要求10或11或12所述的装置，其中，所述第一最短路径是在预设随机参数的影响下所确定出的；和/或，所述第二最短路径是在预设随机参数的影响下所确定出的。

17.根据权利要求11或12所述的装置，其中，所述第一最短路径总得分确定单元，还用于获取未进行映射处理的至少一个其他目标逻辑量子电路中的所有所述第一量子门；获取在初始映射关系下所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取在初始映射关系下所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第一最短路径；获取所述初始物理量子电路中各目标路径运行所述第一量子门的错误率；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第一最短路径计算得到所述第一最短路径总分值。

18.根据权利要求17所述的装置，其中，所述第二最短路径总得分确定单元，还用于获取映射关系变换后的所述至少一个其他目标逻辑量子电路中的所有所述第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；获取映射关系变换后的所有所述目标第一量子门映射到所述初始物理量子电路所需的最短路径，作为所述第二最短路径；基于所述目标路径运行所述第一量子门的错误率，以及所有所述第二最短路径计算得到所述第二最短路径总分值。

19.一种电子设备，其特征在于，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-9中任一项所述的方法。

20.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使计算机执行权利要求1-9中任一项所述的方法。