CN112655069A - 等离子处理装置以及等离子处理方法 - Google Patents

等离子处理装置以及等离子处理方法 Download PDF

Info

Publication number
CN112655069A
CN112655069A CN202080004939.9A CN202080004939A CN112655069A CN 112655069 A CN112655069 A CN 112655069A CN 202080004939 A CN202080004939 A CN 202080004939A CN 112655069 A CN112655069 A CN 112655069A
Authority
CN
China
Prior art keywords
ring
wafer
electrode
sample stage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080004939.9A
Other languages
English (en)
Other versions
CN112655069B (zh
Inventor
中谷信太郎
堀川恭兵
佐藤浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN112655069A publication Critical patent/CN112655069A/zh
Application granted granted Critical
Publication of CN112655069B publication Critical patent/CN112655069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供能够提高可靠性或者成品率的等离子处理装置或者等离子处理方法。具备：样品台，配置在配置于真空容器内部的处理室内部且载置晶片；环状电极，在样品台的所述上表面的外周侧将其包围而配置，被供给高频电力，为导体制；盖体，在该环状电极的上方放置且将其覆盖，为电介质制；棒状构件，在配置在构成所述样品台且具有圆板或者圆筒形状的基材的外周侧部分的贯通孔内垂吊配置，在其上端部具有与所述环状电极连接并定位于所述环状电极的连接器部；梁状的构件，在所述贯通孔的下方的所述样品台下方空出间隙地配置，在水平方向上延伸，其一端与所述棒状构件的下端部连结，另一端相对于所述样品台定位，关于所述另一端针对环状电极朝上地对所述棒状构件施力；以及高频电源，经由供电路径与所述棒状构件连接，且对所述环状电极供给高频电力。

Description

等离子处理装置以及等离子处理方法
技术领域
本发明涉及等离子处理装置以及等离子处理方法，特别涉及适于半导体基板等被处理件的加工的等离子处理装置以及等离子处理方法。
背景技术
在半导体制造工序中，一般进行使用等离子的干蚀刻。用于进行干蚀刻的等离子处理装置使用各种方式。
一般，等离子处理装置包括：真空处理室、与其连接的气体供给装置、将真空处理室内的压力维持成期望的值的真空排气系统、载置作为被处理件的晶片的电极、用于在真空处理室内产生等离子的等离子产生部件等。通过利用等离子产生部件使从簇射板等供给到真空处理室内的处理气体成为等离子状态，从而进行保持于晶片载置用电极的晶片的蚀刻处理。
近年，伴随半导体器件的集成度的提高，要求微细加工即要求提高加工精度，并且半导体器件的电路构造也更加微细，需要如下这样的半导体器件的电路，使得能够以良好的成品率制造直至比形成在其上的半导体晶片等基板的更外周缘部为止性能都良好的半导体器件。也就是说，要求使基板的外周缘部的区域的大小更小，以便不会导致由等离子处理装置实施的处理使半导体器件的性能恶化这样的情况。为了抑制这样的基板的外周侧部分的性能的恶化，在放置有基板的样品台的上表面的基板的外周侧的区域减少电场的集中。并且，需要抑制基板的上表面的外周侧部分的处理的特性例如在蚀刻处理的情况下是处理的速度(蚀刻速率)急剧增大。为了达成该目的，考虑调节包含电介质制的基座环的基板的外周侧区域中的电场，以便抑制在基板的处理中形成在基板的上表面的上方的护套的厚度从基板的中心部至外周缘的变化，其中，该电介质制的基座环在基板的外周侧覆盖样品台的上部的上表面而配置。
作为这样的技术，例如，已知JP特开2016-225376号公报(专利文献1)中公开的技术。在上述专利文献1中，公开了如下技术：对导电体制的环施加给定的频率的高频电力，使样品的上表面的外周侧部分的带电粒子的进入方向垂直地接近样品的上表面，从而实现处理的成品率的提高，其中，上述导电体制的环在包围样品台上部的上述样品的外周而配置的绝缘体制的环的下方被其覆盖，在样品的外周侧将其包围而配置，该样品台放置有半导体晶片等基板状的上述样品。
此外，在JP特开2011-009351号公报(专利文献2)中公开了如下技术：通过对面对等离子的聚焦环供给偏置电位形成用的高频电力，并对应于导电体的等离子所导致的切削、消耗的程度来调节由此形成在导电体的上表面的上方的偏置电位的大小，从而抑制处理的性能随时间而变动的情况。
在先技术文献
专利文献
专利文献1：JP特开2016-225376号公报
专利文献2：JP特开2011-009351号公报
发明内容
发明想要解决的课题
上述的技术关于以下方面的考虑并不充分，因此有问题产生。
也就是说，上述专利文献1并未考虑如下一点：虽然通过引发对导电性的环供给高频电力的供电线上的串联谐振而起到降低供电线的阻抗从而流过大的电流的作用，但是由于流过大的电流，因而供电路径的发热量会变大。特别是，并没有考虑如下一点：在流过大的电流时，在配置在样品台的内部的供电路径上的电缆的连接器等的构成路径的2个构件的连接部分产生大的发热，有可能损伤上述连接部分，对周围的构件带来坏影响。
此外，在专利文献2中，由于聚焦环面对等离子，因此有可能因与等离子接触而使针对聚焦环的来自供电线的高频电力的电流流入到等离子，此时会产生与专利文献1同样的问题。在上述专利文献2的技术中，并未考虑如下的点：在样品台的内部的供电路径上的连接部分中，发热变大而损伤供电路径，使装置的可靠性受损；在样品台的上表面或者放置于其上的晶片的上表面，产生因来自发热的影响导致的温度的不均匀，结果是，处理后的形状与期望的形状有很大偏差。
本发明的目的在于，提供一种能够提高可靠性或者成品率的等离子处理装置或者等离子处理方法。
本发明的前述目的和新的特征根据本说明书的记述以及附图会变得明确。
用于解决课题的手段
在本申请公开的实施方式当中，若简单说明代表性的实施方式的概要，则如以下所述。
一实施方式的等离子处理装置具有：真空容器，在内部具备形成等离子的处理室；样品台，配置在上述处理室内的下部，且具备放置处理对象的半导体晶片的载置面；以及电场形成部，使用供给到上述处理室内的气体来形成等离子形成用的电场。进一步地，具有：第1电极，构成上述样品台，在形成上述等离子的期间被从第1高频电源被供给第1高频电力；环状构件，配置在上述样品台的上述载置面的外周部并覆盖上述样品台的表面，由电介质构成；以及第2电极，配置在上述环状构件的内部，被供给来自第2高频电源的第2高频电力。进一步地，具有：膜状的静电吸附用电极，构成上述样品台的上述载置面，对内部供给基于静电的半导体晶片吸附用的直流电力；以及供电连接器，构成对上述第2电极供给上述第2高频电力的路径。并且，上述供电连接器具备如下导电构件：与在配置在将上述样品台的由上述环状构件覆盖的部分的内部贯通的贯通孔内的绝缘性的圆筒形构件的内部所配置的导电性的圆筒构件抵接，并且长边方向上对置的两端当中的上述导电性的圆筒构件不抵接的一端被固定，该导电构件具有能够与上述导电性的圆筒构件向下方的延伸联动地在上下方向上挠曲变形的弹性。
此外，一实施方式的等离子处理方法具有：(a)在设置在进行等离子处理的真空容器内的样品台载置半导体晶片的工序；(b)在载置在上述样品台上的上述半导体晶片上形成等离子，在形成上述等离子的期间，从第1高频电源对上述样品台供给第1高频电力，对上述半导体晶片进行等离子处理的工序。进一步地，在上述等离子处理中，从第2高频电源对配置在上述样品台的外周部的上部的电极经由设置于上述样品台的供电连接器供给第2高频电力。进一步地，经由具备导电构件的上述供电连接器供给上述第2高频电力，其中，上述导电构件与配置在将上述样品台的由环状构件覆盖的部分的内部贯通的贯通孔内的上述导电性的圆筒构件抵接，并且长边方向上对置的两端当中的上述导电性的圆筒构件不抵接的一端被固定，上述导电构件具有能够与上述导电性的圆筒构件向下方的延伸联动地在上下方向上挠曲变形的弹性。
发明效果
若简单说明本申请公开的发明当中可由代表性的发明得到的效果，则如以下所述。
能够提高等离子处理装置的可靠性，提高等离子处理中的成品率。
附图说明
图1是示意性表示本发明的实施例涉及的等离子处理装置的结构的概况的截面图。
图2是将图1所示的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图3是将图2所示的本实施例的等离子处理装置的基座环的另一部分的结构放大并示意性表示的截面图。
图4是将图2所示的本发明的实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图5是将图2所示的实施例的另一变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图6是将图2所示的实施例的又另一变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图7是将本发明的另一实施例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图8是将本发明的另一实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图9是将本发明的另一实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
图10是将本发明的另一实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大并示意性表示的截面图。
具体实施方式
在现有的等离子处理装置中，配置在处理室内并在其上表面载置有晶片的晶片载置用电极在晶片的处理中受到从形成在处理室内的等离子传递的热和因预先形成、配置在该晶片的表面上的膜与等离子的相互作用而产生的热，从而被加热。此时，在配置在晶片载置用电极的上部并构成其的构件当中，由金属等导电体材料构成的基材和在其下方与该基材通过螺钉、螺栓进行紧固等而连接从而配置成一体的由绝缘性材料或者电介质材料构成的绝缘板在伴随温度上升而产生的膨胀的结果所得到的尺寸、形状上，由于它们的热膨胀系数之差，会产生差异，其结果是，一体连接的晶片载置用电极的上部的形状会发生弯曲、凹凸等从初始的形状起的翘曲、变动。
将发生了这样的翘曲的晶片载置用电极的基材、绝缘板等构成上部的构件贯通的贯通孔会使长度等尺寸、中心轴的角度、方向发生变化，伴随于此，配置在贯通孔的内部的构件或者放置在晶片载置用电极上部的构件的位置、它们的相对距离会发生变化。特别是，上述的翘曲、变形在具备圆板或者圆筒形状的晶片载置用电极的上部的构件的外周侧变大。例如，在该晶片载置用电极是配置有对其上部的外周侧供给高频电力的导电体制的环的结构的情况下，该环与配置在晶片载置用电极120的内部并通电供给至环的高频电力的供电路径的端部之间的距离会伴随上述变形、翘曲的产生而发生变化，会对将这些环与端部之间连接的连接器部分作用使其变形或者移位的外力。
因此，在现有的技术中，若外力超过连接器的构造的强度，则该连接器就会产生破损。此外，即使产生的变形、翘曲的大小处于该连接器所容许的范围内，在对多片晶片连续进行处理的情况下，在晶片载置用电极以及搭载于其的上述连接器部分，会反复发生因每次使用等离子的处理的加热以及处理结束后的冷却和伴随于此的膨胀、收缩引起的变形、移位或者翘曲。并且，若伴随这样的变形、移位、翘曲的反复而在连接器部分的将2个构件连接的部分引发滑动，则该滑动的结果是，发生因磨耗、发热而产生的相互作用所导致的反应物的形成，进一步地发生污染、导通性能的降低、构件的破损，其结果是，有可能会产生使等离子处理装置历经较长期间的可靠性受损这样的问题。
本申请发明为了解决上述的课题而想出。
以下，使用附图说明本发明的实施方式。
实施例1
以下，使用图1～图4来说明本发明的实施例。
图1是示意性表示本发明的实施例涉及的等离子处理装置的结构的概况的截面图。特别是，图1表示如下等离子蚀刻装置：使用微波的电场来作为用于形成等离子的电场，引发上述微波的电场与磁场的ECR(Electron Cyclotron Resonance，电子回旋共振)而形成等离子，并使用上述等离子对半导体晶片等基板状的样品进行蚀刻处理。
说明图1所示的等离子蚀刻装置100。等离子蚀刻装置100具有在内部具备形成等离子的处理室104的真空容器101。将具有圆板形状的电介质窗103(例如石英制)作为盖构件放置在真空容器101的具有圆筒形状的上部的侧壁的上端上方，从而构成该真空容器101的一部分。在放置在圆筒形的真空容器101的侧壁的上方的状态下，在电介质窗103周缘部的背面与真空容器101的具有圆筒形的侧壁的上端之间夹着配置O环等密封构件，通过对真空容器101内部的处理室104内进行排气使其减压，将电介质窗103向真空容器101按压，从而密封构件发生变形，由此气密地划分真空容器101或者处理室104的内部和外部。
此外，在真空容器101的下部，面对处理室104地配置具有圆形的开口的真空排气口110，与配置在真空容器101的下方并连接的真空排气装置(省略图示)连通。进一步地，在构成真空容器101的上部的盖构件的电介质窗103的下表面的下方，具备构成处理室104的圆形的顶板面并与处理室104面对的簇射板102。簇射板102具有具备在中央部贯通配置的多个气体导入孔102a的圆板形状，经过该气体导入孔102a将蚀刻处理用的气体从上方导入到处理室104。本实施例的簇射板102由石英等电介质的材料构成。
在真空容器101的上部的外侧的上方侧的部位，配置形成用于在处理室104内部生成等离子116的电场以及磁场的电场/磁场形成部160。电场/磁场形成部160包含以下的结构而装在等离子蚀刻装置100。也就是说，电场/磁场形成部160配置有配置在电介质窗103的上方且为了将用于生成等离子116的给定的频率的高频电场导入到处理室104内而在内部传送该电场的波导管105，构成其下部的圆筒形部分在上下方向上具有轴并在电介质窗103上表面的中央部的上方配置直径比电介质窗103小的圆筒的下端部。进一步地，在波导管105的另一个端部，具备发送并形成在波导管105的内部传送的高频的电场的电场产生用电源106。该电场的给定的频率并没有特别限定，但在本实施方式中使用2.45GHz的微波。
在处理室104的电介质窗103的上方的波导管105的圆筒形状部的下端部以及构成处理室104的圆筒形状部的真空容器101的侧壁的外周侧各自的周围，在将它们包围的状态下配置磁场产生线圈107。磁场产生线圈107在供给直流电流而形成磁场的上下方向上由配置成多层的电磁铁以及磁轭构成。
在上述的结构中，在从簇射板102的气体导入孔102a向处理室104内导入了处理用的气体的状态下，由电场产生用电源106振荡的微波的电场在波导管105的内部传播后透过电介质窗103以及簇射板102而从上方朝下地供给到处理室104。进一步地，由供给到磁场产生线圈107的直流电流引发的磁场被供给到处理室104内，与微波的电场产生相互作用而引发ECR(Electron Cyclotron Resonance，电子回旋共振)。通过该ECR，处理用的气体的原子或者分子被激发、离解或者电离，在处理室104内生成高密度的等离子116。
在形成等离子116的空间的下方的处理室104的下部，配置有构成样品台的晶片载置用电极(第1电极)120。晶片载置用电极120中，其上部的中央部具备使上表面比外周侧高的圆筒形的突起(凸状)部分，在凸上部的上表面具备放置作为样品(处理对象)的半导体晶片(以后也仅称为晶片)109的载置面120a。该载置面120a配置成与簇射板102或者电介质窗103对置。
如图2所示，构成晶片载置用电极120上部的电极基材108的凸部的上表面120b被电介质膜140被覆，该电介质膜140构成载置面120a。在电介质膜140的内部，配置有经由图1所示的高频滤波器125与直流电源126连接的静电吸附用的多个导电体制的膜即导电体膜111。这里，导电体膜111是用于向内部供给基于静电的半导体晶片吸附用的直流电力而形成夹着覆盖其的电介质膜140的上部地吸附晶片109的静电的膜状的静电吸附用电极。本实施例的导电体膜111是从上方来看具有圆形或者近似于可被视作圆的程度的形状并相互以给定的距离空出距离配置且绝缘的多个膜，可以是赋予多个膜状的电极中的一者和另一者所不同的极性的双极型的膜，或者也可以是赋予相同极性的单极型的膜。在图1中，仅公开了单一的导电体膜111，但本实施例将分别被赋予不同的极性的多个导电体膜111作为双极型的静电吸附电极配置在电介质膜140内部。
配置在晶片载置用电极120的内部的导电体制的具有圆形或者圆筒形状的电极基材108经由匹配器129并经过包含同轴电缆等布线的供电路径而与高频电源124连接。这些高频电源(第1高频电源)124和匹配器129配置在比高频滤波器125与导电体膜111之间的距离近的部位。进一步地，高频电源124与接地112连接。
在本实施例中，在晶片109的处理中，供给来自高频电源124的给定的频率的高频电力(第1高频电力)，在吸附保持于晶片载置用电极120的电介质膜140的上表面上的晶片109的上方形成具有与和等离子116的电位之差相应的分布的偏置电位。换言之，上述样品台具有在形成等离子116的期间从高频电源124供给高频电力(第1高频电力)的晶片载置用电极(第1电极)120。
在电极基材108的内部，为了将传递的热消除而对晶片载置用电极120进行冷却，具备绕着电极基材108或者晶片载置用电极120的上下方向的中心轴以螺旋状或者同心状多重配置且在内部流通将温度调节成给定的范围的冷媒的冷媒流路152。该冷媒流路152向晶片载置用电极120的入口以及出口通过管路与具备未图示的冷冻循环且通过热传递对冷媒进行给定的范围内的温度的调节的温度调节器连接，流过冷媒流路152并通过热交换使温度变化了的冷媒在从出口流出并经由管路且经过温度调节器内部的流路被设为给定的温度范围后，供给到电极基材108内的冷媒流路152进行循环。
在晶片载置用电极120的电极基材108的凸状部的具有与晶片109同样的圆形形状的载置面120a的外周侧，将其包围地配置有从上方来看以环状配置的凹陷部120d。在该凹陷部120d的高度形成得比样品台的载置面120a低的环状的上表面，放置由石英或者氧化铝等陶瓷这样的电介质制的材料构成的环状构件即基座环113，将凹陷部120d的底面或者凸状部的圆筒形的侧壁面相对于等离子116覆盖。
本实施例的基座环113中，构成环状部分的外周缘的圆筒形的侧壁部在放置于凹陷部120d的状态下，具有侧壁部的下端向比该凹陷部120d更往下方延伸而将晶片载置用电极120的电极基材108或者后述的绝缘板150的圆筒形的侧壁面覆盖的尺寸。进一步地，基座环113具有在将基座环113放置于凹陷部120d且环状部分的底面与凹陷部120d或者覆盖其的保护用的电介质制的被膜的上表面相接的状态下、基座环113的平坦的上表面比载置面120a高的尺寸。
在本实施例中，对等离子蚀刻装置100的动作进行调节的装置各自具备探测输出、流量、压力等动作的状态的探测器，并且经由有线或者无线与控制器170以能通信的方式连接，其中，该等离子蚀刻装置100包含上述电场产生用电源106、磁场产生线圈107、高频电源124、高频滤波器125、直流电源126、高频电源127、匹配器128、129、负载阻抗可变箱130等构成电场/磁场调节系统的装置、或者后述的真空排气装置、调节气体供给量的质量流控制器等构成压力调节系统的装置。若从这些装置各自所具备的探测器输出的表示该动作的状态的信号传递到控制器170，则控制器170的运算器就读出存储于控制器170内部的存储装置的软件并基于其算法从接收到的来自探测器的信号中检测其状态的量，算出用于将其调节成合适的值的指令信号并发送。接收到指令信号的电场/磁场调节系统或者压力调节系统等中包含的装置对应于指令信号来调节动作。
在这样的等离子蚀刻装置100中，放置在配置于真空搬运室内的晶片搬运用的机器人的臂前端上的处理前的晶片109在连通真空搬运室与处理室104之间的通路即闸门将配置在真空搬运室内的闸阀打开后，通过臂的伸长而经过该闸门内并在放置在臂前端上的状态下被搬入到处理室104内部，其中，该真空搬运室处于与真空容器101的侧壁连结的另一真空容器即真空搬运容器的内部且被减压至与处理室104同样的压力。进一步地，被搬运到处理室104内的晶片载置用电极120的载置面120a的上方的晶片109通过升降销的上下移动而被交接到上述升降销上，在进一步被放置在载置面120a上后，通过由从直流电源126施加的直流电力形成的静电力吸附保持于晶片载置用电极120的载置面120a。
在通过臂的收缩而使搬运用机器人从处理室104退出到真空搬运室内部后，闸阀将闸门相对于真空搬运室气密闭塞，从而将处理室104内部密闭。在该状态下，蚀刻处理用的气体经过由将气体源与真空容器101之间连接的配管构成的气体供给用的管路而被供给到处理室104内。在该配管上配置：在内部流过该气体的流路；以及具有配置在该流路上使该流路的截面积增减或者开闭而将流量调节成期望的范围内的值的阀的流路调节器即质量流控制器(省略图示)，由此，将其流量或者速度调节后从与配管的端部连接的真空容器101内的流路导入到电介质窗103与石英制的簇射板102之间的间隙的空间。被导入的气体在该空间内扩散后经过簇射板102的气体导入孔102a而被导入到处理室104。
处理室104内部通过与真空排气口110连结的真空排气装置的动作而经过真空排气口110将内部的气体、粒子排气。对应于来自簇射板102的气体导入孔102a的气体的供给量与来自真空排气口110的排气量之间的平衡，将处理室104内调整成适于晶片109的处理的范围内的给定的值。
此外，在吸附保持晶片109的期间，对晶片109与晶片载置用电极120的载置面120a即电介质膜140的上表面之间的间隙从电介质膜140的上表面的未图示的开口供给He(氦)等具有热传递性的气体，由此促进晶片109与晶片载置用电极120之间的热传递。另外，通过调节成给定的范围内的温度的冷媒在配置在晶片载置用电极120的电极基材108内的冷媒流路152内进行流通并循环，从而晶片载置用电极120或者电极基材108的温度就在载置晶片109之前被预先调节。因此，通过与热容量大的晶片载置用电极120或者电极基材108之间进行热传递，从而在处理前将晶片109的温度调节成接近它们的温度，在处理的开始后也对来自晶片109的热进行传递而调节晶片109的温度。
在该状态下，对处理室104内供给微波的电场和磁场并使用气体生成等离子116。若形成等离子116，就从高频电源124对电极基材108供给高频(RF)电力，在晶片109的上表面的上方形成偏置电位，从而对应于与等离子116的电位之间的电位差将等离子116内的离子等带电粒子引诱到晶片109的上表面。进一步地，上述带电粒子与预先配置在晶片109的上表面的包含掩模以及处理对象的膜层的膜构造的上述处理对象的膜层表面发生碰撞而进行蚀刻处理。在蚀刻处理中，将导入到处理室104内的处理用的气体、处理中产生的反应生成物的粒子从真空排气口110排气。
若处理对象的膜层的蚀刻处理进展，该处理达到给定的蚀刻量或者剩余膜厚度这一情况被未图示的终点检测器、膜厚度检测器检测到，则就停止来自高频电源124的高频电力的供给，停止电力向电场产生用电源106以及磁场产生线圈107的供给，将等离子116熄灭而停止蚀刻处理。之后，从直流电源126对用于吸附晶片109的导电体膜111供给电力，使得成为与处理中相反的电位，在实施了静电吸附力的除电处理后，向处理室104内部导入稀有气体而与处理用的气体进行置换，在晶片109通过升降销而从晶片载置用电极120的载置面120a抬起后，将其交接到经过闸阀打开的闸门而进入到处理室104内的搬运用机器人的臂前端，通过臂的收缩而搬出到处理室104外。在存在应处理的另一晶片109的情况下，由搬运用机器人将该晶片109搬入并与上述同样地进行处理，在不存在另一晶片109的情况下，闸阀将闸门气密闭塞而将处理室104密封，处理室104中的处理结束。
然后，在本实施例的等离子蚀刻装置100中，在晶片109的处理中，从第2高频电源即高频电源127对配置在晶片载置用电极120的载置面120a外周的凹陷部120d与基座环113之间的导体环131供给第2高频电力。进一步地，该导体环131与供电连接器161连接，该供电连接器161构成第2高频电力的供电路径，并且配置在将晶片载置用电极120的电极基材108的外周部的内部贯通的贯通孔内，对导体环131从下方朝上地按压而被保持。
从高频电源127输出的高频电力在将高频电源127与导体环131之间电连接的供电路径上经由配置在其上的负载的匹配器128和负载阻抗可变箱130而供给到配置在基座环113的内侧的导电体制的导体环131。此时，通过在负载阻抗可变箱130中将供电路径上的阻抗调节成合适的范围内的值，从而相对于基座环113的上部的相对高的阻抗部分，使从高频电源127经过电极基材108直至晶片109的外周缘部为止的针对第1高频电力的阻抗的值相对低。由此，对晶片109的外周侧部分以及外周缘部有效地供给高频电力，使晶片109的外周侧部分或者外周缘部的电场的集中缓和，从而将这些区域上方的偏置电位的等电位面的高度的分布设为等离子中的离子等带电粒子向晶片109上表面入射的入射方向上的偏差被容许的期望的范围内，可提高处理的成品率。
在本实施例中，高频电源127与接地部位112电连接。另外，在本例中，从高频电源127对导体环131供给的第2高频电力的频率可对应于晶片109的处理的条件而适当选择，但优选设为与高频电源124相同或常数倍的值。
接着，使用图2说明将本实施例的晶片载置用电极120上部包围的基座环113以及其内部的导体环131的结构的详细情况。另外，关于本图中附加了与图1所示的部位相同附图标记的部位，只要没有必要就省略说明。图2是将图1所示的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。
本实施例的晶片载置用电极120具备：具有圆筒或圆板形状的电极基材108；在该电极基材108的下表面的下方与电极基材108连接而配置的圆板状的绝缘板150；以及作为在绝缘板150的下表面的下方与绝缘板150抵接而配置的圆板状的导电体制的构件且被设为接地电位的接地板151。进一步地，晶片载置用电极120将电极基材108、绝缘板150、接地板151通过未图示的螺栓等进行紧固并连结成一体。
此外，接地板151在电极基体146的圆筒部上端面上在它们之间夹着O环等密封构件145地放置，并在该状态下通过未图示的螺栓被紧固，其中，电极基体146的外周端的下表面具有圆筒形状。通过该结构，接地板151的下方以及电极基体146的中央侧的空间149相对于晶片载置用电极120的外部的处理室104被气密封闭，并且经由未图示的连结路而与真空容器101的外部连通，在晶片的处理中也维持在大气压的压力或者近似于可视作大气压的程度的压力。
在本实施例中，供电连接器161嵌入配置在将电极基材108、其下方的绝缘板150、接地板151贯通的贯通孔120c以及形成于绝缘体制或者电介质制的环状的绝缘环139的贯通孔139a的内部。贯通孔120c是在凹陷部120d的上表面具有开口的圆筒形的孔，其中，该凹陷部120d在电极基材108的上部且在放置晶片109的中央部的圆筒形的凸部的外周侧配置成环状。此外，贯通孔139a是形成在构成放置于凹陷部120d的基座环113的绝缘体制或者电介质制的环状的绝缘环139的圆筒形的孔，将轴配置在与贯通孔120c同心的位置或者近似于可视作同心的程度的位置。绝缘环139是具有给定的厚度且上表面具有平坦的面的环状的构件，且具有配置在与电极基材108中央部的具备载置面120a的圆筒形的凸部同心的位置或者近似于可视作同心的程度的位置的尺寸、形状。
导体环131由铝或者其合金这样的金属等导电体构成，是上下表面为平坦的形状且具有给定的厚度的环状的构件，与绝缘环139同样地是包围电极基材108中央部的圆筒形的凸部的构件。导体环131可以是由在其表面具有有绝缘性的覆膜的导电体构成的构件。在本实施例中，将导体环131作为以钛制的构件为母材且通过热喷涂等方法在其表面被覆陶瓷等耐等离子性高的材料的构件进行说明。
导体环131在凹陷部120d与放置在其上的基座环113之间，包围上方以及内周、外周侧的侧面地配置于该基座环113，其中，该凹陷部120d在具有圆筒或者圆板形状的电极基材108上部的外周侧部分包围该上部的中央侧部分的地以环状配置。进一步地，通过经过电极基材108内部的供电路径并经由匹配器128和负载阻抗可变箱130与高频电源127连接，在晶片109的处理中从该高频电源127供给第2高频电力，在晶片109的上表面以及与晶片109上表面平行或者以可视作平行的程度平坦地形成的基座环113上表面的上方形成具有与和处理室104内部的等离子116的电位之差相应的分布的电场和由该电场导致的等电位面。
此外，作为构成用于对导体环131供电偏置形成用的高频电力的供电路径的构件，在导体环131的下方与该导体环131的下表面连接地具备将晶片载置用电极120上下贯通而配置的导电体制的供电连接器161。构成供电连接器161的上端部的具有圆筒形的供电套筒133和导体环131由从导体环131的上方经过形成于导体环131的贯通孔内而拧入配置在供电套筒133的上端部的圆筒部上表面的内螺纹孔中的螺钉或者螺栓即紧固螺钉132进行紧固。通过基于紧固螺钉132的紧固，导体环131和供电连接器161的供电套筒133这2个构件的表面彼此接触，并且相对于高频电力电连接。
供电连接器161具备：供电套筒133，其轴在上下方向上延伸，是金属等导电体制的具有圆筒的形状的棒状的构件；梁状构件135，通过导电性构件制的紧固螺钉163紧固在供电套筒133下端，其上表面与该下端下表面连接，由导电体构成，平面形状具有矩形；连结柱147，在梁状构件135的另一端部的下方与其下表面连接，具有圆筒形；以及紧固螺钉162，夹着构成高频电力的供电用的电缆的端部的金属制的端子而拧入到配置在连结柱147下表面的内螺纹孔中，是螺杆或者螺栓。梁状构件135通过螺钉或者螺栓即紧固螺钉163分别使平面形状具有矩形板状的部分的一端部与具有圆筒形的供电套筒133的下端部的下表面连接，使板状部分的另一端部与作为铝或者铜等金属制的构件的连结柱147的圆筒形部的上表面连接(另一端部的紧固螺钉163省略图示)。
通过该结构，高频电力的供电用的电缆的端子经过具备连结柱147、梁状构件135、供电套筒133的供电连接器161以及紧固螺钉132而与导体环131电连接。进一步地，在与导体环131连接的状态下，供电套筒133将上端部配置在将绝缘环139上下贯通的贯通孔内，进一步地将圆筒形的绝缘套筒144的内部贯通进行配置，圆筒形的下端部在绝缘套筒144下方的空间149(或者与其连通的空间)露出，其中，圆筒形的绝缘套筒144在将电极基材108、配置在其下表面下方的绝缘板150以及其下表面下方的接地板151贯通而配置的贯通孔内部。供电套筒133通过使在上端部利用紧固螺钉132连接的导体环131与绝缘环139上表面抵接地放置于绝缘环139上表面，从而在上端部保持位置，并在上述贯通孔的内侧垂吊而被保持。
由板状的部分构成的梁状构件135的与供电套筒133的连接以及与连结柱147的连接除了基于螺钉或者螺栓的紧固以外还可以通过基于焊接等的接合而电连接。在本实施例中，保持成相对于与连结柱147上端连接且至少上下方向的位置被固定的梁状构件135的另一端部的上表面，梁状构件135的一端部的上表面的高度位置位于下方。因此，梁状构件135在从另一端部起在水平方向上延伸的板状的部分的一端部侧向下方挠曲的状态下被保持，作为反作用力将该一端部朝上地按压到供电套筒133下端部的板簧而动作，按照这种方式将供电连接器161安装在晶片载置用电极120的下部。
进一步地，在梁状构件135的上下方向上，与引导构件148的内部空间的内表面之间具有容许因梁状构件135的挠曲导致的变形、移位的间隙，其中，引导构件148与梁状构件135的上下表面对置地将其包围，因而在与一端部连接的供电套筒133伴随温度的变化而发生了膨胀、收缩等变形、因该变形导致的下端部的上下方向的移位(这些中的至少一些在图上以P示出)的情况下，也能够追随着这些变形、移位，不与引导构件148相接触地使一端部的位置发生移位，从而对供电套筒133赋予推斥力。也就是说，梁状构件135的至少板状的部分是具有能够起到上述作用的程度的弹性或者刚性的板状的构件。
供电套筒133的下端部、梁状构件135、连结柱147以及紧固螺钉162、163配置在引导构件148的内部的空间。引导构件148在接地板151放置在电极基体146上端上方的状态下配置在接地板151下方的空间149，在接地板151的下表面安装在图上朝上凹陷而将其厚度减小的凹陷部内并将位置固定，在图上纵截面为倒L字状的金属制的构件的内部的空间内具备：第1空间，不与该空间的内侧壁面接触并与内侧的壁面空出容许变形的给定的距离的间隙地收纳梁状构件135，从晶片载置用电极120上方来看的平面形状具有矩形；以及第2空间，在收纳了梁状构件135的状态下在该另一端部的下方在上下方向上延伸，并在内部配置连结柱147以及紧固螺钉162，是圆筒形。另外，虽然未图示，但是在第1空间的内部收纳了梁状构件135的状态下，在与供电套筒133的下端部连接的梁状构件135的另一端部的下方也具备在上下方向上延伸并与空间149连通的圆筒形的贯通孔，紧固螺钉163在安装于供电连接器161的状态下经由贯通孔与该空间149面对，且构成为处于空间149的下方的作业人员能够将紧固螺钉163从供电连接器161拆下，或者反之将其安装到供电连接器161。
引导构件148内部的圆筒形的第2空间的下端部在引导构件148的下端部具有开口，该开口通过将盖构件164安装在引导构件148下端部而被堵塞。盖构件164使用螺钉或者螺栓与引导构件148连接。在盖构件164的中央部，具有供通过紧固螺钉162与连结柱147连接的构成来自高频电源127的高频电力的供电路径的电缆的端部或者端子所穿过的贯通孔。
对于盖构件164来说，在安装于引导构件148的状态下，紧固于与梁状构件135的另一端部连接的连结柱147下端部的紧固螺钉162的下表面与面对第2空间的面(图上上表面)相接。也就是说，供电连接器161在通过紧固螺钉132与导体环131紧固并且收纳在由盖构件164闭塞的引导构件148内部的第1、第2空间内的状态下，将紧固螺钉162以及连结柱147与盖构件164抵接地从下侧朝上地进行支承，从而做出使与连结柱147上端连接的梁状构件135的另一端部的上表面比与供电套筒133下端连接的梁状构件135的一端部上表面高的状态。
在该状态下，对于梁状构件135来说，和通过紧固螺钉163与供电套筒133下端连接的板状部分的一端部被安装前的没有除重力以外的外力作用的状态相比较，梁状构件135挠曲成位于高度方向的下方，对导体环131在朝上的按压供电套筒133的方向上作用梁状构件135的因作为板簧的挠曲产生的反作用力。并且，作为其反作用，结果是，与紧固螺钉162一体连接且与梁状构件135的另一端部一体连接的连结柱147的下端部以及紧固螺钉162对盖构件164在朝下按压的方向上作用来自梁状构件135的反作用力。
如此地，供电连接器161的下端部的朝下的移动通过盖构件164来防止，且梁状构件135的另一端部相对于向下方去的外力将位置固定。也就是说，相对于供电套筒133的变形或者其下端部的移位，梁状构件135作为其另一端部将位置固定的板或者梁状的弹簧来动作，对导体环131附加来自一端部的朝上的反作用力，其中，该一端部通过相比未对固定的另一端部施加外力的状态的位置更向下方地弯曲而将位置压低。在本实施例中，选择供电套筒133、梁状构件135的形状以及尺寸、材质，以使得即使发生晶片109的处理中产生的供电套筒133的移位、变形，也总是引发上述梁状构件135的一端部的变形以及由此导致的朝上的弹簧力，从而维持导体环131与供电套筒133的电连接。
在将电极基材108、其下方的绝缘板150和接地板151贯通的贯通孔120c的内侧，由绝缘性的材料构成的圆筒形的绝缘套筒(圆筒形构件)144使其外周的壁面与贯通孔120c的周壁面抵接并嵌入到贯通孔120c的周壁面。此外，在绝缘套筒144的内侧的空间141中，将供电套筒133空出间隙地插入来收纳，在绝缘套筒144的外侧的与电极基材108和接地板151之间绝缘。进一步地，配置有将下方的供电套筒133内部的空间141与上方的空间之间密封的O环134，该O环134在供电套筒133的外周的侧壁与绝缘套筒144的内周侧壁之间被它们夹着配置。棒状的供电套筒133使具有圆筒形的上端部与下端部之间的中间部的直径比上端部和下端部小，与绝缘套筒144增大间隙。
此外，在本实施例中，在将供电套筒133放置于绝缘环139上固定位置地安装于电极基材108来组装供电连接器161，并且将盖构件164安装在引导构件148下端，在这样的状态下，与连结柱147以及供电套筒133连接的梁状构件135对供电套筒133作用因向下方挠曲而产生的朝上的力。并不限于这样的结构，也可以是如下结构：在组装供电连接器161并安装于电极基材108的工序中，在将盖构件164安装于引导构件148的状态下，紧固螺钉162的下端不与盖构件164相接，供电连接器161相对于电极基材108定位并在贯通孔120c的内部在上端部被保持而垂吊，在由于半导体晶片109在处理中产生的热而使包含电极基材108的晶片载置用电极120发生变形或供电套筒133被加热而膨胀时，梁状构件135以及连结柱147向下方相对地移动的结果是与盖构件164抵接而被阻碍向下方的移位，从而将供电连接器161的下端的位置固定。
另外，在本实施方式中，作为密封部的O环134将绝缘套筒144或者贯通孔120c的上部的O环134上方的与处理室104连通的空间和绝缘套筒144的内部的、绝缘套筒144与供电套筒133之间的空间141气密封闭。由此，在绝缘套筒144或者供电套筒133下部与空间149连通并维持在相同的大气压的压力或者近似于可视作大气压的程度的压力的空间141内，将供电套筒133、薄板135、连结柱147等构成供电连接器161的构件彼此相接触的部位配置在设为气密的空间内部，可抑制处理室104内的反应性高的粒子进入到该空间，引发这些构件的腐蚀或者反应物，或产生因这些构件的变质导致的电连接的性能劣化。
此外，可促进来自被供给高频电力而被加热的导体环131的热传递到空间141、149内部，抑制基座环113的温度上升至必要以上而使晶片109外周部的处理的结果从期望的结果变成容许范围之外。
如图2所示，本实施例的供电连接器161在供电的路径的一部分具备梁状构件135，该梁状构件135在贯通孔120c的下方配置在接地板151下方的空间，作为在水平方向上延伸的板状或者梁状的部分的一端部与导电体制的供电套筒133的下端连接且另一端部的位置相对于接地板151或者晶片载置用电极120固定的固定端的梁状的构件。如此地，梁状构件135是从晶片载置用电极120的上方来看具有矩形形状的板状的构件，对应于在一端部受到的外力在上下方向(图2的箭头P)上挠曲变形。
并且，在梁状构件135的长边方向上对置的另一端部的下表面下方连接配置导电体制的连结柱147。伴随着与晶片109的处理相伴的晶片载置用电极120的翘曲引起的贯通孔120c的形状的变化，特别是伴随着贯通孔120c内的上下方向的供电路径的长度的变化，针对从在凹陷部120d上表面的上方相对于该上表面将位置固定的上端垂吊而保持的供电套筒133下端的位置的变动，具有弹性的梁状构件135的一端部追随与供电套筒133连接的连接部位的移位而挠曲，由此引发作为弹簧的朝上的反作用力，维持期望的高频电力向导体环131的供给。并且，由于供电连接器161的下部配置在设为大气压的空间141、149内部，因此金属制的梁状构件135的热的传递性能被较高维持，能够抑制导体环131的温度的过度上升。
此外，因施加至供电连接器161的高频电力，构件温度本身通过高频感应加热而上升并发生热膨胀，由此也有可能使供电连接器161本身、与供电连接器161相邻的构造物破损。将梁状构件135、连结柱147配置于与空间149连通的空间，通过考虑电阻率小的金属构件、趋肤效应而施加金镀覆等导体制的覆膜，从而能够降低导体的电阻，抑制温度上升。
另一方面，供电套筒133被供给高频电力，并且与设为大气压的空间141和处理室104这两者相接。因此，虽然为了抑制因来自处理室104的相互作用引起的污染而需要适当选定可在保持导电性的同时具有高耐等离子性的母材以及形成在该母材上的覆膜的材料，但这样的材料的选择分支是相斥的。因此，供电套筒133有可能发生电阻率很难降低的情况而产生大的热膨胀。
在本实施例中，在供电套筒133的下端在上下方向上进行了热膨胀的情况下，对于将一端部分与供电套筒133下端部连接的梁状构件135来说，其另一端部由于与其连接的连结柱147下端部的紧固螺钉162与盖构件164抵接而被妨碍高度方向的移动，从而将上下方向的位置固定，另一方面，伴随着一端部向下方移位，梁状构件135的矩形的板状部分一边向下方挠曲而变形一边在将供电套筒133的上端部向导体环131按压的同时维持它们之间的连接。将梁状构件135收纳于第1空间的内部的引导构件148具备距梁状构件135表面有充分距离的尺寸，以使得难以发生如此变形的梁状构件135与内部侧壁的接触。由此，可抑制供电连接器161本身、与供电连接器161相邻的构造物与供电连接器161接触而发生什么破损。
例如，在供电套筒133的材料为SUS304、具有在上下端部分使直径比中间部分大的圆筒形的该上下端之间的长度为100mm并且由于被供给高频电力而使温度达到200℃的情况下，由于供电套筒133上端与导体环131连接而将上下方向的位置固定，因此供电套筒133的下端向下方伸长约0.5mm。在该情况下，通过对第1空间进行配置，以使得在将梁状构件135收纳在引导构件148的第1空间内的状态下，内侧壁面的下表面以及上表面与梁状构件135上下表面空出0.5mm以上的距离，从而即使发生了梁状构件135的挠曲以及上下方向的移位，也可抑制供电套筒133以及梁状构件135与其他构件接触，或因该接触而发生破损。
进一步地，在本实施例的等离子蚀刻装置100中，在高频电力经由供电连接器161向导体环131的供电路径上，特别是在晶片载置用电极120的内部，具备配置使构件彼此之间空出适当的距离的间隙而增大高频电流流动的距离来抑制短路产生的结构。进一步地，被设为大气压的空间141的内部的供电套筒133、薄板135、导电构件147等能够促进经由大气压的气体的与电极基材108之间的热传递，抑制供电连接器161或者导体环131、基座环113的过度的温度上升。
并且，梁状构件135例如使用黄铜作为材料，为了降低高频电流的趋肤电阻而在板材的表面实施金镀覆。也可以使用能维持弹性的一般的不锈钢、钛、铝。
此外，通过将梁状构件135的厚度设为相对于给定频率的高频电流的趋肤深度×2的大小，能够使传递电流的效率最大。这里，在使用400kHz来作为高频电力的频率的本实施方式中，以金来计算趋肤深度的结果为0.1mm。因此，最优选板厚以0.1mm×2＝0.2mm来制作。若考虑制作上的公差、精度的界限，则优选0.1到1.0mm(0.1～1.0mm)程度。
本实施例的电介质制的基座环113可以由至少2个的多个构件构成。例如，基座环113具备以下而构成：上部基座环137，放置在电极基材108的凸部的外周侧的凹陷部120d上，与导体环131的上表面和内周以及外周的表面空出间隙地将它们覆盖而配置，电介质制；以及绝缘环139，在上部基座环137的下方被其覆盖而配置，并且将导体环131放置在其上，电介质制的。绝缘环139以及放置于其上表面的上方的导体环131使它们的上表面以及内周侧和外周侧的侧壁面被上部基座环137的上部以及内周侧部分和外周侧部分分别覆盖地内置于其内侧。
另外，基座环113可以不分割成多个构件而是连成一体的构件，并且，可以在该一体型的基座环113的内部配置导体环131。例如，可以在用2个石英制的构件夹着导体环131的状态下，使用石英彼此的扩散接合、一体烧结。
接着，使用图3说明本实施例的基座环113的另一部位的结构。图3是将图2所示的本实施例的等离子处理装置的基座环的另一部分的结构放大并示意性表示的截面图。
在图3所示的结构中，导体环131为了将其放置在电极基材108的上部的外周侧部分的凹陷部120d并将位置固定，而利用穿过配置在导体环131内部的贯通孔131b以及配置在绝缘环139内部的贯通孔139d这两者而插入的绝缘性螺钉136紧固于电极基材108。进一步地，导体环131的贯通孔131b由配置在导体环131内部的绝缘性的套管142形成。绝缘性套管142的上下表面与施予导体环外表面的绝缘性覆膜143连续地接触。
由此，导体环131和贯通孔131b被电绝缘，在导体环131与电极基材108之间不存在电连接的爬电距离，因此能够防止爬电放电。绝缘性套管142例如使用以陶瓷为材料的烧结体、热喷涂法等形成覆膜的现有的技术来形成。
此外，上部基座环137的构成具有圆筒形状的内周侧的侧壁的部分的底面具有供该部分在电极基材108的包围载置面120a的环状的凹陷部120d的表面上与其接触并抵接的对接面138。通过上部基座环137的对接面138和电极基材108的凹陷部120d的上表面相接触，从而收纳于上部基座环137的内部的导体环131的表面与处理室104相划分，由此可抑制在处理室104内部形成的等离子116与反应性高的粒子的相互作用，从而抑制来自晶片109的外周缘部、等离子116的内部的反应性生物附着于导体环131的表面。
根据以上的实施方式，通过在与导体环131相连的高频电力的供电路径上设置供电连接器161，从而能够降低将高频电力向配置在基座环113的内部并且被供给高频电力的导体环131供给的供电路径的阻抗，进一步地，能够效率良好地冷却供电路径特别是电极基材108的内部的供电连接器161。进一步地，可减轻因晶片载置用电极120或者电极基材108的由热导致的变形引起的供电连接器161的变形、和在其周围与其相接触地配置的构件之间的滑动，进而减轻因这些引起的故障、消耗的进展。由此，能够历经较长期间将等离子蚀刻装置100的可靠性和成品率维持得高。
在为了维护而更换导体环131、绝缘环139的情况下，通过将图2所示的紧固供电套筒133的导电性螺钉132以及图3所示的绝缘性螺钉136卸下，从而能将导体环131、绝缘环139自电极基材108的凹陷部120d卸下。因此，图2所示的供电套筒133、绝缘套筒144、O环134可保持配置于贯通孔120c的状态不变，能够进行最小限的部件的更换。
上述图1至3所示的实施例具备对电极基材108供给来自高频电源124的高频电力的结构。也可以取代这样的实施例的结构，而具备对电介质膜140内部的导电体膜111经由匹配器129电连接高频电源124并供给高频电力的结构。使用图4说明这样的变形例的结构。图4是将图2所示的本发明的实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。
在本例中，将配置在电介质膜140内部的导电体膜111和高频电源124经由匹配器129电连接并且将电极基材108与接地部位电连接，这一点是与图2所示的实施例在结构上不同的点。图4所示的其他结构的与图2所示的实施例同等，对被赋予相同附图标记的部位省略说明。在这样的结构中，也只要是担保了直至接地部位为止的耐电压的结构，就能够得到与实施例同样的作用/效果。
使用图5来说明实施例的另一变形例。图5是将图2所示的实施例的另一变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。在本图中，针对赋予了与实施例相同的附图标记的部分的说明除没有特别必要的情况以外都省略。
本图所示的变形例与图2以及图4所示的例子不同的点在于，取代供电连接器161所具备的梁状构件135，而是将连结柱147上端部与供电套筒133的下端部之间连接而配置绞合线导电构件153的结构，其中，该绞合线导电构件153是通过绞合由金属等导电性材料构成的多个电缆而形成的。本例的绞合线153以外的其他结构被设为与图2所示的实施例同等的结构。
对本变形例的绞合线153的材料例如使用奥氏体系的SUS304-CSP，为了降低相对于高频电力的趋肤电阻而在各个导线的表面实施锡镀覆。作为材料，可以是一般的不锈钢、钛、铝、铜。
此外，绞合线153的集合成的线的直径为趋肤深度×2时效率最佳。在本例中，供给至导体环131的高频电力使用400kHz的频率，因此相对于该频率的采用锡时的趋肤深度为0.3mm。因此，绞合线153的集合直径优选为0.3mm×2＝0.6mm以上。若考虑制造上的公差、精度，则绞合线153的集合直径优选为0.6～10mm程度。另外，所谓绞合线153的集合直径，是指集合成的绞合线153的直径最大的部位的直径。
进一步地，与图4的例子同样地，在图5所示的变形例中，也可以取代对电极基材108供给来自高频电源124的高频电力的结构，而具备对电介质膜140内部的导电体膜111经由匹配器129电连接高频电源124来供给高频电力的结构。使用图6来说明这样的变形例。图6是将图2所示的实施例的又另一变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。
在本例中，与图5所示的变形例同样地，供电连接器161具备将连结柱147上端部与供电套筒133的下端部之间连接而配置绞合线导电构件153的结构，其中，该绞合线导电构件153是通过绞合由金属等导电性材料构成的多个电缆而形成的。另一方面，在图5的变形例中，是高频电源124经由匹配器129与电极基材108电连接而将第1高频电力供给至电极基材108的结构，相对于此，图6的例子与图4所示的变形例同样地，是将配置在电介质膜140内部的导电体膜111和高频电源124经由匹配器129电连接并且将电极基材108与接地部位电连接的结构，这一结构是与图5的变形例不同的点。在本例的结构中，也是只要是担保了直至接地部位为止的耐电压的结构，就能得到与图5的方式同样的作用/效果。
在上述的实施例中，在插入到贯通孔120c内的具有圆筒形的绝缘套筒144的内部插入供电套筒133和嵌入到其周围的O环134，将供电套筒133的上端部与绝缘环139上方的导体环131紧固而在上下方向以及左右方向上将位置固定。另一方面，在上述的例子中，在组装时将供电套筒133以及O环134插入到绝缘套筒144内部，内周壁面与O环134相接的绝缘套筒144就容易在贯通孔120c内在上下方向上移动位置。
在这样的状态下，例如，若在图2中放置绝缘环139的电极基材108的上表面与插入到贯通孔120c内部的绝缘套筒144上端之间产生间隙为必要以上的间隙，则在对处理室104内供给电场而形成等离子并对电极基材108供给高频电力而进行的半导体晶片109的处理中，有可能在绝缘环139的下表面与绝缘套筒144的上端面之间的间隙内，产生预料不到的放电。这样的异常放电使半导体晶片109上表面上方的等离子116的分布从期望的分布发生变化，有可能对该处理的结果带来坏影响，并不优选，因而为了抑制异常的放电，需要用于将上述间隙设为容许的范围内的结构。
实施例2
以下使用图7至10来说明具备这样的结构的本发明的另一实施例。图7是将本发明的另一实施例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。另外，针对本图中被赋予了与图1至6所示的相同的附图标记的部位，只要没有必要就省略说明。
在本图所示的实施例中，与图2所示的实施例不同的结构是在绝缘套筒144上端部与绝缘环139下表面之间具备具有圆筒或者环形形状的绝缘件或者电介质制的隔离物165这一点。在本例中，具有圆筒形的绝缘套筒144的上端部具有遍及外周侧部分的整周地凹陷给定的高度方向上的长度的凹陷部。进一步地，绝缘环139在其贯通孔139a的下端部具备遍及内周壁面的整周地凹陷给定的高度方向上的长度的凹陷部。
在这些绝缘套筒144以及绝缘环139的凹陷部嵌入内径与绝缘套筒144的内侧的直径以及贯通孔139a的直径相等或具有近似于可视作相等的程度的值的内径的环形形状的隔离物165。也就是说，本实施例的具备圆筒形状的隔离物165在外侧的直径上具有与绝缘套筒144的下部的直径相等的值或近似于可视作相等的程度的值，在内周壁的下端部具备关于高度方向与绝缘套筒144上端部的凹陷部的长度相等或近似于其的长度的凹陷部，隔离物165的下端部的凹陷部的外周侧部分从凹陷部来看成为向上方突出的环状的凸部。该凸部插入到绝缘套筒144的上端部的凹陷部与电极基材108的圆筒形的贯通孔120c的上端部的内周壁面之间的环状的间隙中，在将凸部和凹陷部嵌合而将隔离物165插入到贯通孔120c内的状态下将其放置于绝缘套筒144的上端上方并进行支承。
进一步地，隔离物165的圆筒形的内周表面在其直径上具有与贯通孔139a的上部的直径相等的值或近似于可视作相等的程度的值，在其上端部遍及外周侧部分的整周地具备具有与绝缘环139的凹陷部相等或近似于相等的高度方向上的长度的凹陷部。隔离物165上端部的凹陷部的内周侧的部分从凹陷部来看成为向上方突出的环状的凸部。在绝缘环139放置于电极基材108的凹陷部120d上表面的状态下，将放置于绝缘套筒144的上端上方的隔离物165上端部插入到贯通孔139a内，将隔离物165的环状的凸部插入到圆筒形的供电套筒133上端部的外周侧壁面与绝缘环139的贯通孔139a下端部的环状的凹陷部的圆筒形的内周侧壁面之间的间隙内，并进行嵌合。
在该状态下，绝缘环139的贯通孔139a下端部的凹陷部与隔离物165上端部的凹陷部之间、以及绝缘套筒144上端部的凹陷部与隔离物165下端部的凹陷部之间即使出现接触的部位，也会形成微小的间隙。该间隙若在上下方向的截面上观察，则关于半径方向(水平方向)成为以级差状具有折曲的空间。通过在隔离物165与绝缘环139以及绝缘套筒144之间形成具有这样的级差的空间，即使在增大所谓爬电距离而使绝缘环139与绝缘套筒144之间的距离大到必要以上的情况下，也可抑制间隙内的异常的放电的引发。
本例的隔离物165能够使用氧化铝、氧化钇、石英等陶瓷的单体或者它们的混合物来作为材料。
在图7中，具备以下结构：在绝缘环139与绝缘套筒144之间配置隔离物165，它们具有环状的凹陷部，相互的凸部和凹陷部被嵌合的上下的构件彼此形成具有多个级差的间隙，从而将间隙内产生的电场的放电的爬电距离增大。另一方面，也可以不使用隔离物165来作为增大被嵌合的凸部和凹陷部的间隙的爬电距离的结构，而具备由绝缘环139和绝缘套筒144各自具备凸部或者凹陷部并使它们相互嵌合的结构。使用图8以及图9来说明这样的结构的例子。
图8以及图9分别是将图7所示的本发明的实施例的变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。在本图中，与图7所示的实施例之间的结构的差异在于以下一点：将绝缘套筒144的上端部的凹陷部144a和绝缘环139的贯通孔139a的下端部的凹陷部139b嵌合并在两者的表面之间形成在纵向的截面中观察以级差状折曲的间隙。
也就是说，本例的绝缘套筒144与图2、7所示的例子相比较，使插入到贯通孔120c内的绝缘套筒144的上端部比电极基材108的凹陷部120d上表面高而从贯通孔120c向上方突出。遍及该突出的上端部的外侧整周地在外周侧壁形成凹陷部144a。绝缘套筒144上端部的凹陷部144a的内周侧从该凹陷部144a来看成为向上方突出的环状的凸部。该凸部在将绝缘环139放置在凹陷部120d上时，插入到绝缘环139的贯通孔139a下端部的凹陷部的内周侧壁面与圆筒形的供电套筒133上端部的外周壁面之间的环状的间隙中而嵌合。
另一方面，在图9所示的例子中，绝缘环139具有从底面向下突出的环状的凸部139c，该环状的凸部139c的内周壁面具有与贯通孔139a相等或近似于可视作相等的程度的值的直径。进一步地，凸部139c在内周壁面的下端部具备遍及整周的凹陷部139b，在绝缘环139放置在电极基材108的凹陷部120d上的状态下，插入到贯通孔120c内。
环状的凸部139c的下端部的凹陷部139b的外周侧的部分从凹陷部139b来看成为向下方突出的环状的凸部，并插入到内部的绝缘套筒144上端部的环状的凹陷部144a的外周侧壁面与贯通孔120c的内周侧壁面之间的环状的间隙中。在绝缘环139放置在凹陷部120d上表面上的状态下，绝缘环139的环状的凸部139c和绝缘套筒144上端部例如即使相接触，也会在两者之间形成间隙，该间隙在上下方向的截面上来看成为在级差上折曲的形状。这样的本例的等离子处理装置100在增大高频电场的放电的爬电距离这一点上，起到与图7、8所示的例子同样的作用。
接着，使用图10来说明本实施例的另一变形例。图10是将图7所示的本发明的实施例的另一变形例涉及的等离子处理装置的样品台的基座环的部分的结构放大而示意性表示的截面图。
本例的结构与图7至8所示的例子的结构的差异是在绝缘套筒144内部具有形成在供电套筒133的侧壁上的凸部133a和形成在绝缘套筒144的内周侧壁上的凸部144b。进一步地，在于如下一点：在将供电连接器161安装于晶片载置用电极120并将供电套筒133插入到贯通孔120c内而将上端部定位的状态下，凸部133a、144b相卡合，在凸部133a上放置凸部144b，上端部与导体环131紧固而在贯通孔120c内垂吊的供电套筒133从下方对绝缘套筒144朝上地进行支承。
也就是说，本例的供电套筒133具备如下形状，即，在上端部、下端部以及它们之间的中间部具有不同的直径的圆筒形状且这些在上下方向上以同心状配置，并且中间部、下端部、上端部具有直径按照该顺序从大到小的尺寸。进一步地，在遍及上端部的外周侧壁的整周而形成且将O环134嵌入的环状的槽的下方的中间部的外周侧壁上，具有绕供电套筒133的上下方向的中心轴遍及半周(180°)或者其以下的角度范围而突出的凸部133a。使从中心轴的上方来看向外周侧突出的凸部133a的前端距中心的距离，比上端部的半径(也就是说，绝缘套筒144的内周侧壁的半径)小且比下端部的半径大。
进一步地，在具有圆筒形的绝缘套筒144的内周侧壁面上的距上端或下端给定的距离的部位，具备向中心侧突出的凸部144b。使从中心轴的上方来看向着中心突出的凸部144b的前端距中心的距离比供电套筒133的下端部的半径大，且比供电套筒133的凸部133a的前端距中心的距离小。进一步地，凸部144b遍及比绝缘套筒144的内周侧壁的整周小的角度范围来配置。
在本例中，将绝缘套筒144插入到贯通孔120c内，将绝缘环139放置于凹陷部120d，夹着O环134将供电套筒133插入到贯通孔139a以及绝缘套筒144内并通过紧固螺钉132与导体环131连接，从而相对于电极基材108将位置固定，在这样的状态下，配置这些凸部133a、144b，使得凸部133a的上表面以及凸部144b的下表面的高度的位置相同或者前者的位置稍微在下方。也就是说，通过将凸部144b放置在凸部133a的上表面之上，从而由供电套筒133从下方朝上地支承绝缘套筒144。并且，在本例中，在该状态下，成为绝缘套筒144的上端面配置在与凹陷部120d的上表面一致的位置或者接近于可视作一致的程度的距离的位置的状态。此外，使绝缘环139的下表面和绝缘套筒144的上端面接触，或者将它们之间的间隙的大小设为能够抑制该间隙内的放电的引发的容许范围内的值。
如上所述，由于在绝缘套筒144和供电套筒133中使各自的凸部133a、144b卡合，因此在将绝缘套筒144插入到贯通孔120c内的状态下，供电套筒133同O环134一起插入到绝缘套筒144内。此时，在供电套筒133的凸部133a向着未绕中心轴配置凸部144b的绝缘套筒144的内周壁面朝下地嵌入，从而凸部133a关于中心轴的上下方向到达比凸部144b更下方的位置，在这样的状态下，使供电套筒133或者绝缘套筒144绕轴旋转而移动到使得凸部133a上表面从上方来看位于与凸部144b下表面的向下方的投影范围重合的位置，优选位于正下方。在该状态下，在形成绝缘套筒144与接地板151之间的密封和与供电套筒133之间的密封的同时，通过将供电套筒紧固于导体环131而将其定位。
通过由凸部133a从下方支承凸部144b，从而可阻碍绝缘套筒144的上下方向的位置从供电套筒133向下方相对地移动给定的距离以上。由此，可抑制在组装时绝缘套筒144的上端与放置于其上方的绝缘环139下端面之间的距离、间隙的大小成为期望的值以上，或者可抑制还由于等离子处理装置100运转的期间中的伴随晶片载置用电极120的温度的变化而产生的膨胀、收缩等移位、变形而上述距离、间隙增大的情况。
凸部133a、144b可以由如下部分的组合来构成：在圆筒形状的周向上以相同大小突出的环形形状的一部分具有切口部的部分；以及嵌合于该切口部分的内侧且具有比切口部分的大小稍小的形状以使得能够上下穿过的部分。此外，凸部133a的上表面以及凸部144b的下表面优选具有在水平方向上形成凹凸小的平坦的面的形状。在图7至图10中，说明了具有在供电连接器161具备梁状构件135的结构的图2的实施例的变形例，但并不限于此，将本变形例的结构应用到图4至6所示的例子的晶片载置用电极120，也可得到同样的作用/效果。
此外，在上述实施例或者变形例中，在处理前预先配置在晶片109的上表面的膜构造所含的处理对象的膜层的被蚀刻材料是硅氧化膜，作为供给到处理室104的该处理对象膜的蚀刻用的处理气体以及清洁用的清洁气体，使用四氟甲烷气体、氧气体、三氟甲烷气体。此外，作为处理对象的膜层的材料，不仅能够使用硅氧化膜，还能够使用多晶硅膜、光刻胶膜、防反射有机膜、防反射无机膜、有机系材料、无机系材料、硅氧化膜，氮化硅氧化膜、氮化硅膜、Low-k材料、High-k材料、非晶碳膜、Si基板、金属材料等，在这些情况下也可得到同等的效果。
此外，作为蚀刻用的处理气体，能够使用氯气体、溴化氢气体、四氟甲烷气体、三氟甲烷气体、二氟甲烷气体、氩气体、氦气体，氧气体，氮气体、二氧化碳气体、一氧化碳气体、氢气体等。进一步地，作为蚀刻用的处理气体，能够使用氨气体、八氟丙烷气体、三氟化氮气体、六氟化硫气体、甲烷气体、四氟化硅气体、四氯化硅气体、氖气体、氪气体、氙气体、氡气体等。
此外，本发明并不限定于上述的实施方式，而包含各种变形例。例如，上述的实施方式为了易于理解地说明本发明而详细地进行了说明，并不一定限定于具备所说明的全部结构的方式。例如，晶片载置用电极120也可以具备对电介质膜140的内部或者电极基材108的内部供给电流并对它们或者放置在它们之上的晶片109进行加热的加热器，由控制器170进行基于该加热器的加热的晶片109的温度的调节。此外，为了进行这样的温度调节，也可以在电极基材108内部具备按照与控制器170能通信的方式配置并探测温度的至少1个温度传感器。
此外，能够将某实施方式的结构的一部分置换成其他实施方式的结构，此外，也能够在某实施方式的结构中加入其他实施方式的结构。此外，能够对各实施方式的结构的一部分进行其他结构的追加、删除、置换。另外，图中记载的各构件、相对的尺寸为了易于理解本发明地进行说明而进行了简化、理想化，实际安装上为更复杂的形状。
在上述实施方式中，说明了对处理室104内供给频率为2.45GHz的微波的电场和能够与其一起形成ECR的磁场并使处理用气体放电而形成等离子的结构。但是，上述实施方式中说明的结构在使用其他放电(有磁场UHF放电、电容耦合型放电、感应耦合型放电、磁控管放电、表面波激发放电、转移耦合放电)来形成等离子的情况下，也能够起到与上述实施方式等中说明的内容同样的作用/效果。此外，关于对进行等离子处理的其他等离子处理装置例如等离子CVD装置、灰化装置、表面重整装置等中配置的晶片载置用电极应用上述实施方式以及变形例的情况，也能够得到同样的作用效果。
附图标记说明
100…等离子蚀刻装置
101…真空容器
102…簇射板
102a…气体导入孔
103…电介质窗
104…处理室
105…波导管
106…电场产生用电源
107…磁场产生线圈
108…电极基材
109…半导体晶片
110…真空排气口
111…导电体膜
112…接地部位
113…基座环
116…等离子
120…晶片载置用电极
120a…载置面
120b…上表面
120c…贯通孔
120d…凹陷部
124…高频电源
125…高频滤波器
126…直流电源
127…高频电源
128、129…匹配器
130…负载阻抗可变箱
131…导体环
132…紧固螺钉
133…供电套筒
134…O环
135…梁状构件
136…绝缘性螺钉
137…上部基座环
138…对接面
139…绝缘环
139a、139d…贯通孔
140…电介质膜
141…空间
142…绝缘性套管
143…绝缘性覆膜
144…绝缘套筒
145…密封构件
146…电极基体
147…连结柱
148…引导构件
149…空间
150…绝缘板
151…接地板
152…冷媒流路
153…绞合线
160…电场/磁场形成部
161…供电连接器
162、163…紧固螺钉
164…盖构件。

Claims (8)

1.一种等离子处理装置，具备：
处理室，配置在真空容器内部；
样品台，配置在该处理室内部，在其上表面载置处理对象的晶片；
环状电极，在该样品台的所述上表面的外周侧将其包围地配置，被供给高频电力，为导体制；
盖体，在该环状电极的上方放置，将该环状电极覆盖，为电介质制；
基材，构成所述样品台且具有圆板或者圆筒形状；
棒状构件，在配置在该基材的外周侧部分的贯通孔内垂吊配置，且在其上端部具有与所述环状电极连接并定位于所述环状电极的连接器部；
梁状的构件，在所述贯通孔的下方的所述样品台下方空出间隙地配置，在水平方向上延伸，其一端与所述棒状构件的下端部连结，另一端相对于所述样品台定位，关于所述另一端针对所述环状电极朝上地对所述棒状构件施力；以及
高频电源，经由供电路径与所述棒状构件连接，对所述环状电极供给高频电力。
2.根据权利要求1所述的等离子处理装置，其中，
所述梁状的构件的所述另一端在所述基材的中央部的下方相对于所述样品台定位。
3.根据权利要求1或2所述的等离子处理装置，其中，
所述棒状构件构成所述供电路径。
4.根据权利要求1～3中任一项所述的等离子处理装置，其中，
所述梁状的构件是朝上地对所述棒状构件施力的板簧。
5.根据权利要求1～4中任一项所述的等离子处理装置，其中，
金属制的所述梁状的构件构成所述供电路径。
6.根据权利要求1～5中任一项所述的等离子处理装置，其中，
所述等离子处理装置具备：
电介质制的膜，覆盖所述样品台的所述上表面，放置所述晶片；以及
膜状的电极，配置在该电介质制的膜内部，在所述晶片的处理中被供给高频电力，
所述基材与接地电位电连接。
7.根据权利要求1～6中任一项所述的等离子处理装置，其中，
所述等离子处理装置具备：
加热器，配置在所述样品台内部，对所述晶片进行加热。
8.一种等离子处理方法，在配置在真空容器内部的处理室内的样品台上配置处理对象的晶片，在所述处理室内形成等离子来对所述晶片进行处理，
在该等离子处理方法中，具备以下工序：在所述处理中，在对配置在所述样品台的内部的电极供给第1高频电力的同时，对在配置在所述样品台的所述晶片的外周侧的电介质制的环状盖体的下方被该环状盖体覆盖的环状的电极供给第2高频电力，
经过导电体制的棒状的构件以及导电体制的板状的弹簧构件将所述高频电力供给至所述环状的电极，其中，所述导电体制的棒状的构件配置在将所述样品台的内部贯通的贯通孔的内部且与所述环状的电极连接，所述导电体制的板状的弹簧构件使其一端部与该棒状的构件的下端部连接，另一端部相对于所述样品台将位置固定。
CN202080004939.9A 2019-06-20 2020-06-19 等离子处理装置以及等离子处理方法 Active CN112655069B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2019/024426 WO2020255319A1 (ja) 2019-06-20 2019-06-20 プラズマ処理装置およびプラズマ処理方法
JPPCT/JP2019/024426 2019-06-20
PCT/JP2020/024096 WO2020256094A1 (ja) 2019-06-20 2020-06-19 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
CN112655069A true CN112655069A (zh) 2021-04-13
CN112655069B CN112655069B (zh) 2023-09-08

Family

ID=74040365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004939.9A Active CN112655069B (zh) 2019-06-20 2020-06-19 等离子处理装置以及等离子处理方法

Country Status (6)

Country Link
US (1) US20220037127A1 (zh)
JP (1) JP7068555B2 (zh)
KR (1) KR102560321B1 (zh)
CN (1) CN112655069B (zh)
TW (1) TWI753457B (zh)
WO (2) WO2020255319A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101399557B1 (ko) * 2012-08-16 2014-05-27 주식회사 에버코스 저포성 세제 조성물
CN112599399A (zh) 2019-10-02 2021-04-02 东京毅力科创株式会社 等离子体处理装置
KR20220059640A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 플라즈마 공정 장치 및 이를 이용한 반도체 장치의 제조 방법
CN114843165A (zh) * 2021-02-01 2022-08-02 中微半导体设备(上海)股份有限公司 一种下电极组件及等离子体处理装置
JP7569752B2 (ja) * 2021-06-07 2024-10-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US20230067400A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Dry etcher uniformity control by tuning edge zone plasma sheath

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540277A (zh) * 2008-03-21 2009-09-23 东京毅力科创株式会社 等离子体处理装置
CN101625952A (zh) * 2008-07-07 2010-01-13 东京毅力科创株式会社 等离子体处理装置的腔室内部件的温度控制方法、腔室内部件和基板载置台、以及具备它的等离子体处理装置
CN102208322A (zh) * 2010-03-30 2011-10-05 东京毅力科创株式会社 等离子体处理装置和半导体装置的制造方法
US20160351404A1 (en) * 2015-05-28 2016-12-01 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357639B2 (ja) 2009-06-24 2013-12-04 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN105359265B (zh) * 2013-08-05 2018-12-14 应用材料公司 原位可移除式静电夹盘
JP6442296B2 (ja) * 2014-06-24 2018-12-19 東京エレクトロン株式会社 載置台及びプラズマ処理装置
US10163610B2 (en) * 2015-07-13 2018-12-25 Lam Research Corporation Extreme edge sheath and wafer profile tuning through edge-localized ion trajectory control and plasma operation
JP6586345B2 (ja) * 2015-10-23 2019-10-02 日本特殊陶業株式会社 基板保持装置
CN108428661B (zh) * 2017-02-15 2020-11-13 中微半导体设备(上海)股份有限公司 一种用于真空处理装置的基片承载台及其制造方法
JP7055039B2 (ja) * 2017-03-22 2022-04-15 東京エレクトロン株式会社 基板処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540277A (zh) * 2008-03-21 2009-09-23 东京毅力科创株式会社 等离子体处理装置
CN101625952A (zh) * 2008-07-07 2010-01-13 东京毅力科创株式会社 等离子体处理装置的腔室内部件的温度控制方法、腔室内部件和基板载置台、以及具备它的等离子体处理装置
CN102208322A (zh) * 2010-03-30 2011-10-05 东京毅力科创株式会社 等离子体处理装置和半导体装置的制造方法
US20160351404A1 (en) * 2015-05-28 2016-12-01 Hitachi High-Technologies Corporation Plasma processing apparatus and plasma processing method

Also Published As

Publication number Publication date
WO2020255319A1 (ja) 2020-12-24
CN112655069B (zh) 2023-09-08
JPWO2020256094A1 (ja) 2021-10-21
KR102560321B1 (ko) 2023-07-28
JP7068555B2 (ja) 2022-05-16
US20220037127A1 (en) 2022-02-03
TW202101525A (zh) 2021-01-01
WO2020256094A1 (ja) 2020-12-24
KR20210027488A (ko) 2021-03-10
TWI753457B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
JP7149068B2 (ja) プラズマ処理装置およびプラズマ処理方法
CN112655069B (zh) 等离子处理装置以及等离子处理方法
KR101800649B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US10741368B2 (en) Plasma processing apparatus
TWI411034B (zh) A plasma processing apparatus and a method and a focusing ring
JP4236329B2 (ja) プラズマ処理装置
US11152192B2 (en) Plasma processing apparatus and method
US10037909B2 (en) Plasma processing apparatus
JP6808782B2 (ja) プラズマ処理装置およびプラズマ処理方法
JP7200438B1 (ja) プラズマ処理装置およびプラズマ処理方法
US20220157576A1 (en) Plasma processing apparatus
KR102679639B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
KR20080060834A (ko) 플라즈마 처리 장치
JP2021048411A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant